JP6210777B2 - バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 - Google Patents

バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 Download PDF

Info

Publication number
JP6210777B2
JP6210777B2 JP2013155615A JP2013155615A JP6210777B2 JP 6210777 B2 JP6210777 B2 JP 6210777B2 JP 2013155615 A JP2013155615 A JP 2013155615A JP 2013155615 A JP2013155615 A JP 2013155615A JP 6210777 B2 JP6210777 B2 JP 6210777B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
bump structure
solder material
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013155615A
Other languages
English (en)
Other versions
JP2015026722A (ja
JP2015026722A5 (ja
Inventor
今藤　桂
桂 今藤
克巳 山崎
克巳 山崎
片桐　規貴
規貴 片桐
晃明 千野
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013155615A priority Critical patent/JP6210777B2/ja
Priority to US14/328,765 priority patent/US9485864B2/en
Publication of JP2015026722A publication Critical patent/JP2015026722A/ja
Publication of JP2015026722A5 publication Critical patent/JP2015026722A5/ja
Application granted granted Critical
Publication of JP6210777B2 publication Critical patent/JP6210777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法に関する。
最近、電子製品の高度化複雑化により電子素子のバンプピッチが小さくなっている。バンプピッチの小さい、狭ピッチの半導体チップのバンプ形成方法として、半導体チップの電極パッドに銅ポストを形成し、銅ポスト上の開口部に、シード層を電極とした電解メッキによりはんだを充填する技術が知られている（特許文献１参照）。
特開２００９−１７７１１８号公報
しかしながら、従来のバンプ構造では、配線基板に半導体チップを実装する際に、はんだが押しつぶされ、隣接するバンプ間にブリッジが発生する場合があった。
本発明の目的は、バンプ間にブリッジが発生するのを防止し得るバンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法を提供することにある。
実施形態の一観点によれば、電極パッド上に設けられるバンプ構造であって、はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないことを特徴とするバンプ構造が提供される。
実施形態の一観点によれば、電極パッド上に設けられるバンプ構造の製造方法であって、前記電極パッド上に第１の樹脂層を形成する工程と、前記第１の樹脂層上に、前記第１の樹脂層とは剥離特性が異なる第２の樹脂層を形成する工程と、前記第１の樹脂層及び前記第２の樹脂層に、上部が拡がった第１の開口を形成する工程と、前記第１の開口の内壁に、はんだ材よりも融点の高い金属の金属層を形成する工程と、前記金属層内に、前記はんだ材を充填する工程と、前記第２の樹脂層を除去する工程とを有することを特徴とするバンプ構造の製造方法が提供される。
開示のバンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法によれば、隣接するバンプ間にブリッジが発生する等の不具合を防止することができる。
図１は、第１実施形態によるバンプ構造を有する配線基板を示す断面図である。 図２は、第１実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置を示す断面図である。 図３は、製造誤差が生じた場合の第１実施形態による半導体装置を示す断面図である。 図４は、第１実施形態によるバンプ構造の製造方法を示す工程断面図（その１）である。 図５は、第１実施形態によるバンプ構造の製造方法を示す工程断面図（その２）である。 図６は、第１実施形態によるバンプ構造の製造方法を示す工程断面図（その３）である。 図７は、第１実施形態によるバンプ構造の製造方法を示す工程断面図（その４）である。 図８は、第２実施形態によるバンプ構造を有する配線基板を示す断面図である。 図９は、第２実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置を示す断面図である。 図１０は、第２実施形態によるバンプ構造の製造方法を示す工程断面図（その１）である。 図１１は、第２実施形態によるバンプ構造の製造方法を示す工程断面図（その２）である。 図１２は、第２実施形態によるバンプ構造の製造方法を示す工程断面図（その３）である。 図１３は、第２実施形態によるバンプ構造の製造方法を示す工程断面図（その４）である。 図１４は、第３実施形態によるバンプ構造を有する配線基板を示す断面図である。 図１５は、第３実施形態によるバンプ構造の製造方法を示す工程断面図である。
［第１実施形態］
第１実施形態によるバンプ構造について図１乃至図７を用いて説明する。
（配線基板）
第１実施形態によるバンプ構造を有する配線基板について図１を用いて説明する。図１は本実施形態によるバンプ構造を有する配線基板を示す断面図である。
本実施形態の配線基板１０は、例えば、樹脂からなる絶縁層やコア基板を用いたビルドアップ基板であり、絶縁層上に電極パッド１２や電極パッド３０が設けられている。配線基板１０の内部の構造については、図１において破線により示し、詳細な説明を省略する。
なお、配線基板１０の内部の構造は、図１に示したものに限らず、いかなる構造でもよい。例えば、コアレス基板等、各種配線基板であってもよい。
図１において、配線基板１０の上面は、半導体チップ（図示せず）が搭載される側の面である。配線基板１０の下面は、マザーボード（図示せず）に接続される側の面である。
配線基板１０のうちのチップが搭載される側の面には、搭載する半導体チップ（図示せず）の複数の電極ポスト（図示せず）のピッチに適合する小さなピッチで複数の電極パッド１２が形成されている。
電極パッド１２は、例えば、円形に形成されている。電極パッド１２は、例えば、直径は５０μｍであり、３０〜１００μｍの範囲内の直径であってもよい。電極パッド１２は、厚さは１５μｍであり、５〜２０μｍの範囲内の厚さであってもよい。
複数の電極パッド１２のピッチは、例えば、７５μｍであり、６０〜１２０μｍの範囲内のピッチであってもよい。
電極パッド１２は、例えば、銅、銅合金等により形成されている。
配線基板１０のうちのチップが搭載される側の面には、電極パッド１２全体を覆うように絶縁樹脂層１４が形成されている。絶縁樹脂層１４の電極パッド１２表面上の厚さは１５μｍである。絶縁樹脂層１４は、例えば、ソルダーレジスト等のエポキシ系樹脂やアクリル系樹脂からなる永久レジストにより形成される。
絶縁樹脂層１４には、各電極パッド１２上に、上部が拡がったテーパー状の開口１５が形成されている。
絶縁樹脂層１４のテーパー状の開口１５内には、電極パッド１２上に導電層１６が形成されている。導電層１６は、例えば、無電解メッキにより、図１において下から順にＮｉ層とＰｄ層とＡｕ層を積層したＮｉ／Ｐｄ／Ａｕメッキ層である。Ｎｉ層の厚さは、例えば５μｍであり、０．０５〜１０μｍの範囲内の厚さであってもよい。Ｐｄ層の厚さは、例えば、０．１μｍであり、０．０２〜０．２μｍの範囲内の厚さであってもよい。Ａｕ層の厚さは、例えば、０．１μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
絶縁樹脂層１４のテーパー状の開口１５内の導電層１６上及び開口１５の側壁上に、シード層１８を介して金属層２０が形成されている。シード層１８と金属層２０とは、その下端側が絶縁樹脂層１４に埋設され、その上端側が絶縁樹脂層１４上方に突出している。
金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有している。金属層２０の筒状部２０ｂの内側にはんだが充填されてはんだ材（はんだバンプ）２２が形成されている。
はんだ材２２は、上部が拡がった筒状部２０ｂの形状に適応して、上部が拡がっている逆円錐台形状となる。
金属層２０は、例えば、厚さは２μｍであり、０．５〜５μｍの範囲内の厚さであってもよい。
シード層１８は、例えば、厚さは０．５μｍであり、０．２〜２μｍの範囲内の厚さであってもよい。
上方が拡がった金属層２０の筒状部２０ｂの形状は、例えば、下端外周の直径が４０μｍで、上端外周の直径が５５μｍで、高さが４０μｍで、拡がりが１０度のテーパー形状をしている。
上方が拡がった金属層２０の筒状部２０ｂの形状は、下端外周の直径が３０〜６０μｍの範囲内で、上端外周の直径が４０〜１００μｍの範囲内で、高さが２５〜６０μｍの範囲内で、拡がりが５〜３０度の範囲内でテーパー形状であってもよい。
はんだ材２２のはんだは、例えば、Ｓｎ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｉｎ系はんだ等である。
金属層２０は、はんだ材２２の共晶温度（融点）よりも融点の高い金属により形成される。
例えば、はんだ材２２がＳｎの場合には、金属層２０は、Ｓｎの融点である２３２℃よりも融点の高い金属、例えば、Ｎｉにより形成され、シード層１８は、Ｃｕにより形成されている。
こうして、配線基板１０のうちの半導体チップが搭載される側の面には、金属層２０と、金属層２０の内側に充填されたはんだ材２２とを含む複数のバンプ構造２４が形成されている。
配線基板１０のうちのマザーボードに接続される側の面には、配線基板１０が搭載されるマザーボード（図示せず）の複数の電極（図示せず）に適合するピッチで複数の電極パッド３０が形成されている。
電極パッド３０は、例えば、銅、銅合金等により形成され、厚さは１５μｍであり、５〜２０μｍの範囲内の厚さであってもよい。各電極パッド３０は、例えば、直径が２００μｍであり、５０〜１０００μｍの範囲内の直径であってもよい。
複数の電極パッド３０のピッチは、マザーボード（図示せず）の複数の電極（図示せず）のピッチに適合し、例えば、３００〜１５００μｍの範囲内である。
配線基板１０のうちのマザーボードに接続される側の面には、電極パッド３０を覆うように絶縁層３２が形成されている。絶縁層３２の電極パッド３０表面上の厚さは１５μｍである。絶縁層３２は、例えば、ソルダーレジスト等のエポキシ系樹脂やアクリル系樹脂からなる永久レジストにより形成される。
絶縁層３２には、各電極パッド３０上に、開口３３が形成されている。各電極パッド３０上に導電層３４が形成されている。
導電層３４は、配線基板１０のうちのチップが搭載される側の面の導電層１６と同様の構成である。導電層３４は、例えば、図１において、上から順にＮｉ層とＰｄ層とＡｕ層を積層したＮｉ／Ｐｄ／Ａｕメッキ層である。Ｎｉ層の厚さは、例えば５μｍであり、０．０５〜１０μｍの範囲内の厚さであってもよい。Ｐｄ層の厚さは、例えば、０．１μｍであり、０．０２〜０．２μｍの範囲内の厚さであってもよい。Ａｕ層の厚さは、例えば、０．１μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
導電層３４上には、はんだ材（はんだバンプ）３６が形成されている。はんだ材３６のはんだは、例えば、Ｓｎ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｉｎ系はんだ等である。
なお、導電層１６、導電層３４は、上述したＮｉ／Ｐｄ／Ａｕメッキ層に限らない。
例えば、導電層１６、導電層３４は、Ｎｉ層とＡｕ層を積層したＮｉ／Ａｕメッキ層でもよい。Ｎｉ層の厚さは、例えば５μｍであり、０．０５〜１０μｍの範囲内の厚さであってもよい。Ａｕ層の厚さは、例えば、０．０５μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
また、導電層１６、導電層３４は、Ａｕメッキ層でもよい。Ａｕメッキ層の厚さは、例えば、０．０５μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
また、導電層１６、導電層３４は、Ｐｄ層とＡｕ層を積層したＰｄ／Ａｕメッキ層でもよい。Ｐｄ層の厚さは、例えば、０．１μｍであり、０．０２〜０．２μｍの範囲内の厚さであってもよい。Ａｕ層の厚さは、例えば、０．０５μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
また、導電層１６、導電層３４は、Ａｇメッキ層でもよい。Ａｇメッキ層の厚さは、例えば、０．１μｍであり、０．０２〜０．５μｍの範囲内の厚さであってもよい。
（半導体装置）
本実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置について図２を用いて説明する。図２は本実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置を示す断面図である。
搭載する半導体チップ４０には、図２に示すように、小さなピッチで複数の電極ポスト４２が形成されている。電極ポスト４２は、例えば、銅めっき等による柱状の電極ポストである。
配線基板１０のうちのチップが搭載される側の面の複数の電極パッド１２は、半導体チップ４０の複数の電極ポスト４２のピッチにあうように形成されている。複数の電極パッド１２上には、金属層２０とはんだ材２２とを含む複数のバンプ構造２４が複数の電極ポスト４２のピッチに合うように形成されている。
半導体チップ４０側の複数の電極ポスト４２と、配線基板１０側の複数のバンプ構造２４とがそれぞれ接合されている。
このようにして、配線基板１０上に半導体チップ４０が搭載されて半導体装置が形成されている。
以上の通り、本実施形態によれば、はんだ材２２の周囲を、はんだより融点の高い金属層２０により覆っているので、半導体チップ４０の電極ポスト４２の接続時に、溶融したはんだ材２２が押しつぶされて横方向に拡がるのを防止することができる。また、はんだ材２２の周囲を金属層２０により覆っているので、はんだの再結晶によるウィスカーの成長を抑制することができる。したがって、隣接するはんだ材２２間が、押しつぶされたはんだ材２２や、はんだ材２２から成長するウィスカーにより、電気的に接続されてショートすることを防止することができる。
また、配線基板１０のうちのチップが搭載される側の面の複数の電極パッド１２やはんだ材２２は、搭載する半導体チップ４０の電極ポスト４２のピッチに適合するように、小さなピッチで精度よく形成することが好ましいが、製造誤差が生じてしまうことがある。本実施形態によれば、はんだ材２２の上部が拡がったテーパー状であるので、実質的な接合部が大きくなる。したがって、半導体チップ４０の電極ポスト４２に対するバンプ構造２４の形成位置にずれが発生しても、良好に接続することができる。
例えば、図３に示すように、配線基板１０における左側にある３個のはんだ材２２の形成位置が、本来の形成位置に対して右側にずれたとしても、はんだ材２２の拡がった上部の範囲内であれば、半導体チップ４０の電極ポスト４２に接続することができる。
また、本実施形態によれば、はんだ材２２が、上部が拡がったテーパー状であるので、実質的な接合部が大きくなる。このため、配線基板１０と半導体チップとの位置合わせ精度を緩和することができる。
また、近年、配線基板１０の薄型化に伴い、配線基板１０の反りが発生しやすくなっている。配線基板１０が反った場合には、配線基板１０の複数のはんだ材２２の高さが揃わなくなり、半導体チップ４０を配線基板１０により近づけて全ての電極ポスト４２がはんだ材２２に接続するようにされる。本実施形態によれば、半導体チップ４０を配線基板１０に近づけた場合であっても、はんだ材２２がつぶれて横方向に拡がってしまうのを、金属層２０の筒状部２０ｂにより防止することができる。その結果、隣接するはんだ材２２間が電気的に接続されてショートすることを防止することができる。
また、配線基板１０が反った場合でも、後述する製造方法により製造した場合には、反った配線基板１０上に形成された複数のはんだ材２２の上面をそろえて平坦にすることができ、半導体チップ４０を良好に接続することができる。
（バンプ構造の製造方法）
本実施形態によるバンプ構造の製造方法について図４乃至図７を用いて説明する。図４乃至図７は本実施形態によるバンプ構造の製造方法を示す工程断面図である。
まず、配線基板１０の最外層となる電極パッド１２全体を覆うように絶縁樹脂層１４を形成する（図４（ａ））。絶縁樹脂層１４の電極パッド１２表面上の厚さは１５μｍである。
次に、絶縁樹脂層１４上に、絶縁樹脂層１４と剥離特性が異なる絶縁樹脂層５０を形成する（図４（ａ））。絶縁樹脂層５０の厚さは、例えば、３０μｍであり、１５〜５０μｍの範囲内の厚さであってもよい。
絶縁樹脂層５０として、ある溶剤により剥離可能な樹脂を用いる場合には、絶縁樹脂層１４としては、この溶剤によっては剥離されにくい樹脂を用いる。絶縁樹脂層１４と剥離特性が異なる絶縁樹脂層５０を形成するのは、後工程において絶縁樹脂層５０を選択的に剥離できるようにするためである。
絶縁樹脂層１４の材料として、例えば、ソルダーレジストを用いる場合には、絶縁樹脂層５０の材料として、例えば、エポキシ系の熱硬化樹脂を用いることができる。絶縁樹脂層５０は、例えば、有機溶剤により剥離することが可能であるが、絶縁樹脂層１４は、有機溶剤により剥離されにくい。
次に、レーザー加工により、絶縁樹脂層１４及び絶縁樹脂層５０を貫通して電極パッド１２に達する開口１５を形成する（図４（ｂ））。続いて、レーザー加工により生じたスミア（樹脂残渣）を除去するデスミア処理を行う。デスミア処理は、例えば、過マンガン酸の溶液等によりスミア（樹脂残渣）を除去する。
レーザーは深さ方向に対して減衰するため、レーザー加工による開口１５の形状は、図４（ａ）に示すように、上部が拡がったテーパー状となる。レーザー加工は、例えば、ＣＯ２レーザーにより行う。
上方が拡がった開口１５の形状は、例えば、下端の直径が４０μｍで、上端の直径が５５μｍで、拡がりが１０度のテーパー形状をしている。
上方が拡がった開口１５の形状は、下端の直径が３０〜６０μｍの範囲内で、上端の直径が４０〜１００μｍの範囲内で、拡がりが５〜３０度の範囲内でテーパー形状であってもよい。
次に、開口１５内の電極パッド１２上に導電層１６を形成する（図４（ｃ））。
なお、導電層１６は、配線基板１０のうちのマザーボードに接続される側の面の電極パッド３０上に導電層３４を形成する際に、一緒に形成されるものである。したがって、配線基板１０のうちの半導体チップが搭載される側の面をマスクした状態で、配線基板１０のうちのマザーボードに接続される側の面の電極パッド３０上に導電層３４を形成すれば、この導電層１６は形成されない。本実施形態では、配線基板１０のうちの半導体チップが搭載される側の面をマスクしない状態で、電極パッド３０上に導電層３４を形成しているため、電極パッド１２上にも導電層１６が形成される。
導電層１６は、例えば、無電解メッキにより、図４において下から順にＮｉ層とＰｄ層とＡｕ層を積層したＮｉ／Ｐｄ／Ａｕメッキ層である。同時に形成される導電層３４は、例えば、無電解メッキにより、図１において上から順にＮｉ層とＰｄ層とＡｕ層を積層したＮｉ／Ｐｄ／Ａｕメッキ層である。
Ｎｉ層の厚さは、例えば５μｍであり、０．０５〜１０μｍの範囲内の厚さであってもよい。Ｐｄ層の厚さは、例えば、０．１μｍであり、０．０２〜０．２μｍの範囲内の厚さであってもよい。Ａｕ層の厚さは、例えば、０．１μｍであり、０．０１〜０．５μｍの範囲内の厚さであってもよい。
次に、全面にシード層１８を形成する（図５（ａ））。例えば、無電解メッキにより、絶縁樹脂層５０の上面及び開口１５内の側面、絶縁樹脂層１４の開口１５内の側面、及び導電層１６の上面に、シード層１８を形成する。
シード層１８は、例えば、銅、銅合金等により形成され、厚さは０．５μｍであり、０．２〜２μｍの範囲内の厚さであってもよい。
次に、全面にドライフィルムレジスト（ＤＦＲ）５２を被覆する。次に、露光、現像により、絶縁樹脂層５０上のシード層１８の上面を覆い、電極パッド１２上の開口１５を含む領域を露出する開口５３が形成されるように、ドライフィルムレジスト５２をパターニングする（図５（ｂ））。ドライフィルムレジスト５２に形成する開口５３の開口寸法は、絶縁樹脂層１４，５０に形成された開口１５の開口寸法よりも大きく設定する。
次に、ドライフィルムレジスト５２により覆われていない領域に金属層２０を形成する（図５（ｃ））。例えば、シード層１８を給電に用いた電気メッキにより、シード層１８上に金属層２０を形成する。金属層２０は、はんだ材２２のはんだよりも融点の高い金属により形成されている。金属層２０は、例えば、厚さは２μｍであり、０．５〜５μｍの範囲内の厚さであってもよい。
金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有する形状となる。
次に、金属層２０上にはんだ材２２を形成する（図６（ａ））。例えば、シード層１８を給電に用いた電気メッキにより、金属層２０上にはんだを充填して、金属層２０の底部２０ａ上及び筒状部２０ｂ内にはんだ材２２を形成する。こうして、金属層２０と、金属層２０の内側に充填されたはんだ材２２とを含む複数のバンプ構造２４が形成される。
次に、絶縁樹脂層５０上のシード層１８の上面を覆っているドライフィルムレジスト５２を除去する（図６（ｂ））。
次に、フラッシュエッチングにより、絶縁樹脂層５０上に露出しているシード層１８を除去する（図６（ｃ））。
次に、化学機械研磨（ＣＭＰ)により全面を研磨して平坦化する（図７（ａ））。絶縁樹脂層５０上に金属層２０とはんだ材２２が残らなくなるまで、絶縁樹脂層５０と金属層２０とはんだ材２２を研磨し、全面を平坦化する。
なお、フラッシュエッチングによりシード層１８をエッチング除去することなく、化学機械研磨（ＣＭＰ)により全面を研磨して平坦化する際に、絶縁樹脂層５０上のシード層１８をも除去するようにしてもよい。
次に、溶剤により、露出した絶縁樹脂層５０を除去する（図７（ｂ））。例えば、有機溶剤を用いて絶縁樹脂層５０を選択的に剥離する。絶縁樹脂層１４は有機溶剤によっては剥離されずに残存する。
次に、はんだリフロー処理を行うと、はんだ材２２の頂上が表面張力によって丸くなる（図７（ｃ））。はんだリフロー処理は、はんだ材２２にＳｎを用いる場合、２５０℃に加熱する。はんだリフロー処理により、はんだ材２２は溶融するが、金属層２０は溶融しないので、はんだ材２２の頂上が丸くなるだけで、基本的なバンプ構造は変わらない。なお、このはんだリフロー処理は行わなくてもよい。
なお、図５（ｂ）〜図５（ｃ）の工程において、ドライフィルムレジスト５２を用いることなく、シード層１８の全面に金属層２０を形成してもよい。その場合には、フラッシュエッチングによりシード層１８を除去する（図６（ｃ））ことなく、化学機械研磨（ＣＭＰ)により全面を平坦化する際に、絶縁樹脂層５０上の金属層２０やシード層１８が研磨により除去される。
［第２実施形態］
第２実施形態によるバンプ構造について図８乃至図１３を用いて説明する。
（配線基板）
第２実施形態によるバンプ構造を有する配線基板について図８を用いて説明する。図８は本実施形態によるバンプ構造を有する配線基板を示す断面図である。第１実施形態によるバンプ構造を有する配線基板と同一の構成要素には同一の符号を付し、説明を省略又は簡略にする。
本実施形態によるバンプ構造は、第１実施形態のバンプ構造における導電層１６が設けられていない点に特徴がある。
本実施形態の配線基板１０の内部の構造については、図８において破線により示し、詳細な説明を省略する。
図８において、配線基板１０の上面は、半導体チップ（図示せず）が搭載される側の面である。配線基板１０の下面は、マザーボード（図示せず）に接続される側の面である。
配線基板１０のうちのチップが搭載される側の面には、搭載する半導体チップ（図示せず）の複数の電極ポスト（図示せず）のピッチに適合する小さなピッチで複数の電極パッド１２が形成されている。
配線基板１０のうちのチップが搭載される側の面には、電極パッド１２全体を覆うように絶縁樹脂層１４が形成されている。
絶縁樹脂層１４には、各電極パッド１２上に、上部が拡がったテーパー状の開口１５が形成されている。
絶縁樹脂層１４のテーパー状の開口１５内の側壁上に、シード層１８を介して金属層２０が形成されている。シード層１８と金属層２０とは、絶縁樹脂層１４上方に突出している。金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有している。金属層２０の筒状部２０ｂの内側にはんだが充填されてはんだ材２２が形成されている。金属層２０は、はんだ材２２のはんだよりも融点の高い金属により形成されている。
配線基板１０のうちのマザーボードに接続される側の面には、配線基板１０が搭載されるマザーボード（図示せず）の複数の電極（図示せず）に適合するピッチで複数の電極パッド３０が形成されている。
絶縁層３２には、各電極パッド３０上に、開口３３が形成されている。各電極パッド３０上に導電層３４が形成されている。
導電層３４は、例えば、図８において、上から順にＮｉ層とＰｄ層とＡｕ層を積層したＮｉ／Ｐｄ／Ａｕメッキ層である。
導電層３４上には、はんだ材３６が形成されている。
（半導体装置）
本実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置について図９を用いて説明する。図９は本実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置を示す断面図である。第１実施形態によるバンプ構造を有する配線基板に半導体チップを搭載した半導体装置と同一の構成要素には同一の符号を付し、説明を省略又は簡略にする。
搭載する半導体チップ４０は、図９に示すように、小さなピッチで複数の電極ポスト４２が形成されている。配線基板１０のうちのチップが搭載される側の面の複数の電極パッド１２は、半導体チップ４０の複数の電極ポスト４２のピッチにあうように形成されている。複数の電極パッド１２上には、金属層２０とはんだ材２２とを含む複数のバンプ構造２４が形成されている。
半導体チップ４０側の複数の電極ポスト４２と、配線基板１０側の複数のバンプ構造２４とがそれぞれ接合されている。
このようにして、配線基板１０上に半導体チップ４０が搭載されて半導体装置が形成されている。
以上の通り、本実施形態によれば、第１実施形態と同様な効果を奏する。例えば、はんだ材２２の周囲を、はんだより融点の高い金属層２０により覆っているので、半導体チップ４０の電極ポスト４２の接続時に、溶融されたはんだ材２２が押しつぶされて横方向に拡がるのを防止することができる。また、はんだ材２２の周囲を金属層２０により覆っているので、はんだの再結晶によるウィスカーの成長を抑制することができる。したがって、隣接するはんだ材２２間が、押しつぶされたはんだ材２２や、はんだ材２２から成長するウィスカーにより、電気的に接続されてショートすることを防止することができる。
また、本実施形態によれば、第１実施形態のバンプ構造における導電層１６が設けられていないので、バンプ構造２４と電極パッド１２との間の電気抵抗を小さくすることができ、半導体装置の電気的特性を向上することができる。
また、第１実施形態のバンプ構造における導電層１６が設けられていないので、導電層１６が存在しない分だけ、金属層２０の筒状部２０ｂを深く形成することができる。よって、筒状部２０ｂを深く形成できた分、半導体チップ４０の距離を配線基板１０に近づけすぎた際に、半導体チップ４０の電極ポスト４２が金属層２０の底部２０ａに接触し、電極ポスト４２や金属層２０が損傷することを防止できる。
また、第１実施形態のバンプ構造における導電層１６が設けられていないので、シード層１８と電極パッド１２との密着性を向上することができる。
（バンプ構造の製造方法）
本実施形態によるバンプ構造の製造方法について図１０乃至図１３を用いて説明する。図１０乃至図１３は本実施形態によるバンプ構造の製造方法を示す工程断面図である。第１実施形態によるバンプ構造の製造方法における構成要素と同一の構成要素には同一の符号を付し、説明を省略又は簡略にする。
まず、配線基板１０の最外層となる電極パッド１２全体を覆うように絶縁樹脂層１４を形成する（図１０（ａ））。
次に、絶縁樹脂層１４上に、絶縁樹脂層１４と剥離特性が異なる絶縁樹脂層５０を形成する（図１０（ａ））。
絶縁樹脂層１４及び絶縁樹脂層５０としては、第１実施形態によるバンプ構造の製造方法と同様の材料を用いることができる。
次に、レーザー加工により、絶縁樹脂層１４及び絶縁樹脂層５０を貫通して電極パッド１２に達する開口１５を形成する（図１０（ｂ））。続いて、レーザー加工により生じたスミア（樹脂残渣）を除去するデスミア処理を行う。デスミア処理は、例えば、過マンガン酸の溶液等によりスミア（樹脂残渣）を除去する。
レーザーは深さ方向に対して減衰するため、レーザー加工による開口１５の形状は、図１０（ｂ）に示すように、上部が拡がったテーパー状となる。
次に、本実施形態では、開口１５内の電極パッド１２上に導電層を形成しない。配線基板１０のうちのマザーボードに接続される側の面の電極パッド３０上に導電層３４を形成する。本実施形態では、配線基板１０のうちのマザーボードに接続される側の面の電極パッド３０上に導電層３４を形成する際に、配線基板１０のうちのチップが搭載される側の面をマスクして導電層が形成されないようにする。
次に、全面にシード層１８を形成する（図１１（ａ））。
次に、全面にドライフィルムレジスト（ＤＦＲ）５２を被覆する。次に、露光、現像により、絶縁樹脂層５０上のシード層１８の上面を覆い、電極パッド１２上の開口１５を含む領域を露出する開口５３が形成されるように、ドライフィルムレジスト５２をパターニングする（図１１（ｂ））。ドライフィルムレジスト５２に形成する開口５３の開口寸法は、絶縁樹脂層１４，５０に形成された開口１５の開口寸法よりも大きく設定する。
次に、ドライフィルムレジスト５２により覆われていない領域に金属層２０を形成する（図１１（ｃ））。金属層２０は、はんだ材２２のはんだよりも融点の高い金属により形成されている。
金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有する形状となる。
次に、金属層２０上にはんだ材２２を形成する（図１２（ａ））。
次に、絶縁樹脂層５０上のシード層１８の上面を覆っているドライフィルムレジスト５２を除去する（図１２（ｂ））。
次に、フラッシュエッチングにより、絶縁樹脂層５０上に露出しているシード層１８を除去する（図１２（ｃ））。
次に、化学機械研磨（ＣＭＰ)により全面を研磨して平坦化する（図１３（ａ））。
なお、ドライフィルムレジスト５２を除去した後に、フラッシュエッチングによるシード層１８をエッチング除去することなく、化学機械研磨（ＣＭＰ)により全面を研磨して平坦化する際に、絶縁樹脂層５０上のシード層１８をも除去するようにしてもよい。
次に、溶剤により、露出した絶縁樹脂層５０を除去する（図１３（ｂ））。例えば、有機溶剤を用いて絶縁樹脂層５０を選択的に剥離する。絶縁樹脂層１４は溶剤によっては剥離されずに残存する。
次に、はんだリフロー処理を行うと、はんだ材２２の頂上が表面張力によって丸くなる（図１３（ｃ））。なお、このはんだリフロー処理は行わなくてもよい。
［第３実施形態］
第３実施形態によるバンプ構造について図１４及び図１５を用いて説明する。
（配線基板）
第３実施形態によるバンプ構造を有する配線基板について図１４を用いて説明する。第１実施形態によるバンプ構造を有する配線基板と同一の構成要素には同一の符号を付し、説明を省略又は簡略にする。
本実施形態によるバンプ構造は、第１実施形態のバンプ構造と形状が異なる点に特徴がある。
本実施形態の配線基板１０の内部の構造については、図１４において破線により示し、詳細な説明を省略する。
図１４において、配線基板１０の上面は、半導体チップ（図示せず）が搭載される側の面である。配線基板１０の下面は、マザーボード（図示せず）に接続される側の面である。
配線基板１０のうちのチップが搭載される側の面には、搭載する半導体チップ（図示せず）の複数の電極ポスト（図示せず）のピッチに適合する小さなピッチで複数の電極パッド１２が形成されている。
配線基板１０のうちのチップが搭載される側の面には、絶縁樹脂層１４が形成されている。
絶縁樹脂層１４には、各電極パッド１２上に、上部が拡がったテーパー状の開口１５が形成されている。
絶縁樹脂層１４のテーパー状の開口１５内の側壁上に、シード層１８を介して金属層２０が形成されている。シード層１８と金属層２０とは、絶縁樹脂層１４上方に突出している。金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有している。本実施形態では、筒状部２０ｂの上端が、筒状部２０ｂの中心軸に垂直な方向に更に拡がっている。
金属層２０の筒状部２０ｂの内側にはんだが充填されてはんだ材２２が形成されている。金属層２０は、はんだ材２２のはんだよりも融点の高い金属により形成されている。
配線基板１０のうちのマザーボードに接続される側の面には、配線基板１０が搭載されるマザーボード（図示せず）の複数の電極（図示せず）に適合するピッチで複数の電極パッド３０が形成されている。
複数の電極パッド３０のピッチは、マザーボード（図示せず）の複数の電極（図示せず）に適合している。
配線基板１０のうちのマザーボードに接続される側の面には、電極パッド３０を覆うように絶縁層３２が形成されている。
絶縁層３２には、各電極パッド３０上に、開口３３が形成されている。各電極パッド３０上に導電層３４が形成されている。
導電層３４上には、はんだ材３６が形成されている。
以上の通り、本実施形態によれば、第１実施形態と同様な効果を奏する。例えば、はんだ材２２の周囲を、はんだより融点の高い金属層２０により覆っているので、半導体チップ４０の電極ポスト４２の接続時に、溶融したはんだ材２２が押しつぶされて横方向に拡がるのを防止することができる。また、はんだ材２２の周囲を金属層２０により覆っているので、はんだの再結晶によるウィスカーの成長を抑制することができる。したがって、隣接するはんだ材２２間が、押しつぶされたはんだ材２２や、はんだ材２２から成長するウィスカーにより、電気的に接続されてショートすることを防止することができる。
また、本実施形態によれば、金属層２０のうちの筒状部２０ｂの上端が、筒状部２０ｂの中心軸に対して垂直な方向に更に拡がっている。このため、第１実施形態や第２実施形態のバンプ構造に比べて、バンプ構造の実質的な接合部が更に大きくなり、半導体チップ４０の電極ポスト４２に対してバンプ構造の形成位置に更にずれが発生しても、良好に接続することができる。
（バンプ構造の製造方法）
本実施形態によるバンプ構造の製造方法について図１５を用いて説明する。図１５は本実施形態によるバンプ構造の製造方法を示す工程断面図である。第１実施形態によるバンプ構造の製造方法における構成要素と同一の構成要素には同一の符号を付し、説明を省略又は簡略にする。
本実施形態によるバンプ構造の製造方法は、第１実施形態によるバンプ構造の製造方法と、図４（ａ）〜図６（ｃ）の工程までは同様である。
図６（ｃ）と同様に、フラッシュエッチングにより、絶縁樹脂層５０上に露出しているシード層１８を除去する（図１５（ａ））。その後、露出した絶縁樹脂層５０を溶剤により除去する（図１５（ｂ））。これにより、シード層１８と金属層２０とは、絶縁樹脂層１４上方に突出している。金属層２０は、底部２０ａと、底部２０ａと一体に形成され、上部が拡がった筒状部２０ｂとを有している。本実施形態では、筒状部２０ｂの上端が、筒状部２０ｂの中心軸に垂直な方向に更に拡がっている。
次に、はんだリフロー処理を行うと、はんだ材２２の頂上が表面張力によって丸くなる（図１５（ｃ））。なお、このはんだリフロー処理は行わなくてもよい。
［変形実施形態］
上記実施形態は一例であって、必要に応じて種々の変形が可能である。
例えば、上記実施形態は、配線基板の電極パッド上に形成されるバンプ構造であったが、半導体チップのパッド上に形成されるバンプ構造であってもよい。
また、配線基板としては、片面のみにパターンがある片面基板、両面にパターンがある両面基板、絶縁層と配線層を積み重ねた多層配線基板、半導体チップと回路基板の間を中継するインターポーザ等のあらゆる種類の配線基板であってもよい。
また、配線基板としては、樹脂からなる絶縁層やコア基板を用いたビルドアップ基板に限らず、コアレス基板等の各種配線基板であってもよい。
また、上記実施形態は、配線基板がはんだ材（はんだバンプ）を介してマザーボードと接続されているが、配線基板をマザーボードに接続する方法としては、ピン接触や、ワイヤボンディング等の他の方法でもよい。
以上、好適な実施形態について詳述したが、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形や変更が可能である。
１０…配線基板
１２…電極パッド
１４…絶縁樹脂層
１５…開口
１６…導電層
１８…シード層
２０…金属層
２０ａ…底部
２０ｂ…筒状部
２２…はんだ材
２４…バンプ構造
３０…電極パッド
３２…絶縁層
３３…開口
３４…導電層
３６…はんだ材
４０…半導体チップ
４２…電極ポスト
５０…絶縁樹脂層
５２…ドライフィルムレジスト
５３…開口

Claims (8)

  1. 電極パッド上に設けられるバンプ構造であって、
    はんだ材と、
    前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、
    前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、
    前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、
    前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、
    前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していない
    ことを特徴とするバンプ構造。
  2. 請求項１記載のバンプ構造において、
    前記はんだ材は、上部が拡がっている逆円錐台形状である
    ことを特徴とするバンプ構造。
  3. 請求項１又は２に記載のバンプ構造において、
    前記はんだ材は、Ｓｎ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｃｕ系はんだ、又は、Ｓｎ−Ｉｎ系はんだであり、
    前記金属層は、Ｎｉである
    ことを特徴とするバンプ構造。
  4. 電極パッド上に設けられるバンプ構造であって、はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないバンプ構造が、前記電極パッド上に設けられている配線基板であって、前記電極パッドは前記配線基板の最外層に形成されていることを特徴とする配線基板。
  5. 電極パッド上に設けられるバンプ構造であって、はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないバンプ構造が、前記電極パッド上に設けられている配線基板であって、前記電極パッドは前記配線基板の最外層に形成されている配線基板と、
    前記配線基板に搭載され、前記バンプ構造を電極に接続された半導体チップと
    を有することを特徴とする半導体装置。
  6. 電極パッド上に設けられるバンプ構造の製造方法であって、
    前記電極パッド上に第１の樹脂層を形成する工程と、
    前記第１の樹脂層上に、前記第１の樹脂層とは剥離特性が異なる第２の樹脂層を形成する工程と、
    前記第１の樹脂層及び前記第２の樹脂層に、上部が拡がった第１の開口を形成する工程と、
    前記第１の開口の内壁に、はんだ材よりも融点の高い金属の金属層を形成する工程と、
    前記金属層内に、前記はんだ材を充填する工程と、
    前記第２の樹脂層を除去する工程と
    を有することを特徴とするバンプ構造の製造方法。
  7. 請求項６記載のバンプ構造の製造方法において、
    前記はんだ材を充填する工程の後、前記第２の樹脂層を除去する工程の前に、全面を平坦化する工程を更に有する
    ことを特徴とするバンプ構造の製造方法。
  8. 請求項６又は７記載のバンプ構造の製造方法において、
    前記第１の開口を形成する工程の後、前記金属層を形成する工程の前に、前記第１の開口を含む第２の開口が形成されたレジスト層を形成する工程を更に有し、
    前記金属層を形成する工程では、前記レジスト層をマスクとして、前記金属層を形成し、
    前記はんだ材を充填する工程では、前記レジスト層をマスクとして、前記はんだ材を充填し、
    前記はんだ材を充填する工程の後、前記第２の樹脂層を除去する工程の前に、前記レジスト層を剥離する工程を更に有する
    ことを特徴とするバンプ構造の製造方法。
JP2013155615A 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 Active JP6210777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013155615A JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US14/328,765 US9485864B2 (en) 2013-07-26 2014-07-11 Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013155615A JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法

Publications (3)

Publication Number Publication Date
JP2015026722A JP2015026722A (ja) 2015-02-05
JP2015026722A5 JP2015026722A5 (ja) 2016-07-21
JP6210777B2 true JP6210777B2 (ja) 2017-10-11

Family

ID=52390371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013155615A Active JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法

Country Status (2)

Country Link
US (1) US9485864B2 (ja)
JP (1) JP6210777B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
KR102184606B1 (ko) 2016-02-25 2020-11-30 밀워키 일렉트릭 툴 코포레이션 출력 위치 센서를 포함하는 전동 공구
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
US11270982B2 (en) * 2017-01-30 2022-03-08 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device and power semiconductor device
KR102572367B1 (ko) * 2017-11-28 2023-08-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP7154818B2 (ja) * 2018-05-10 2022-10-18 ローム株式会社 半導体装置および半導体装置の製造方法
CN113053833A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 一种半导体装置及其制作方法
US11302537B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with conductive adhesive layer and method for forming the same
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (ja) 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 電子部品接続用の端子装置および端子の製造方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
US6992379B2 (en) * 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4949279B2 (ja) * 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
KR20090080623A (ko) 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
JP5407269B2 (ja) * 2008-10-21 2014-02-05 富士通セミコンダクター株式会社 半導体装置
JP2010157690A (ja) * 2008-12-29 2010-07-15 Ibiden Co Ltd 電子部品実装用基板及び電子部品実装用基板の製造方法

Also Published As

Publication number Publication date
JP2015026722A (ja) 2015-02-05
US20150029689A1 (en) 2015-01-29
US9485864B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP4803844B2 (ja) 半導体パッケージ
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
JP4769056B2 (ja) 配線基板及びその製法方法
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US9380712B2 (en) Wiring substrate and semiconductor device
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2010232616A (ja) 半導体装置及び配線基板
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
JP2020087967A (ja) プリント配線板およびその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP2007220873A (ja) 半導体装置及びその製造方法
KR20210118043A (ko) 인쇄회로기판 및 그 제조방법
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2006210369A (ja) 半導体装置およびその製造方法
JP2012204732A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170912

R150 Certificate of patent or registration of utility model

Ref document number: 6210777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150