JP6220799B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6220799B2
JP6220799B2 JP2015019117A JP2015019117A JP6220799B2 JP 6220799 B2 JP6220799 B2 JP 6220799B2 JP 2015019117 A JP2015019117 A JP 2015019117A JP 2015019117 A JP2015019117 A JP 2015019117A JP 6220799 B2 JP6220799 B2 JP 6220799B2
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
wiring layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015019117A
Other languages
English (en)
Other versions
JP2015119195A (ja
Inventor
金子 健太郎
健太郎 金子
利晃 青木
利晃 青木
小林 和弘
和弘 小林
幸太郎 小谷
幸太郎 小谷
中村 順一
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015019117A priority Critical patent/JP6220799B2/ja
Publication of JP2015119195A publication Critical patent/JP2015119195A/ja
Application granted granted Critical
Publication of JP6220799B2 publication Critical patent/JP6220799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線層と絶縁層とが積層された配線基板、及びその製造方法に関する。
従来より、絶縁層と配線層とが積層された配線基板が知られている。図1〜図3は、従来の配線基板を例示する部分断面図である。図4は、従来の配線基板を例示する部分底面図である。
図1を参照するに、配線基板100は、第1配線層110、第1絶縁層120、第2配線層130、第2絶縁層140等が順次積層された構造を有する。第1配線層110と第2配線層130とは、第1絶縁層120を貫通するビアホール120x内に充填されたビア配線(第2配線層130の一部)を介して電気的に接続されている。第1配線層110の下面は第1絶縁層120から露出しており、半導体チップ等と接続される電極パッドとして機能する(以降、第1配線層110を電極パッド110と称する場合がある)。
ところで、図1のように、ビアホール120x内に充填されたビア配線の端面130aに電極パッド110が形成されている構造では、ビア配線の端面130aの面積よりも電極パッド110の下面の面積を大きくしなければならないため、電極パッド110を狭ピッチ化する際の障害となる。
そこで、図2に示す配線基板100Aのように、第1配線層110を形成せず、ビア配線の端部(端面130a近傍)を電極パッドとして機能させる構造が提案されている(以降、ビア配線の端部を電極パッド130と称する場合がある)。
又、図3及び図4に示す配線基板100Bのように、図2の電極パッド130の配置されていない領域に第1配線層110を配線パターンとして引き回す構造が提案されている。配線基板100Bでは、電極パッド130の配置されていない領域に第1配線層110を配線パターンとして引き回しているため、配線基板100や配線基板100Aに比べて配線設計の自由度が高く、かつ、電極パッド130の狭ピッチ化にもある程度は対応可能である。電極パッド130のピッチは、例えば、120〜150μm程度とすることができる。
特開2005−244104号公報 特開2006−059863号公報
しかしながら、配線基板100Bの構造では、電極パッド130の配置されていない領域に第1配線層110を形成しているため、電極パッド130の更なる狭ピッチ化には対応できない。
本発明は、上記の点に鑑みてなされたものであり、従来よりも電極パッドの狭ピッチ化を可能とする配線基板、及びその製造方法を提供することを課題とする。
本配線基板は、配線基板の表面となる絶縁層の一方の面から電極パッド及び配線層が露出している配線基板であって、前記電極パッドは、前記絶縁層を貫通する貫通配線の一方の端部の前記一方の面からの露出面であり、前記配線層は、前記一方の面からの露出面と、前記露出面の反対面と、前記露出面と前記反対面とを接続する側面と、を有し、前記配線層の一部は、前記貫通配線の一方の端部と接続されており、前記配線層と前記貫通配線の一方の端部との接続部分において、前記配線層に貫通孔はなく、前記配線層の前記反対面及び前記側面は、前記貫通配線に覆われ、前記反対面及び前記側面が前記貫通配線に覆われた部分の前記配線層の前記絶縁層の一方の面からの露出面が、前記電極パッドの一部であることを要件とする。
開示の技術によれば、従来よりも電極パッドの狭ピッチ化を可能とする配線基板、及びその製造方法を提供できる。
従来の配線基板を例示する部分断面図(その1)である。 従来の配線基板を例示する部分断面図(その2)である。 従来の配線基板を例示する部分断面図(その3)である。 従来の配線基板を例示する部分底面図である。 第1の実施の形態に係る配線基板を例示する断面図である。 第1の実施の形態に係る配線基板を例示する部分底面図である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その3)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その4)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その5)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その6)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その7)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その8)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その9)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その10)である。 第1の実施の形態に係る半導体パッケージについて説明するための図(その1)である。 第1の実施の形態に係る半導体パッケージについて説明するための図(その2)である。 第1の実施の形態の変形例に係る配線基板を例示する断面図である。 図19の一部を拡大して例示する部分断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図5は、第1の実施の形態に係る配線基板を例示する断面図である。図6は、第1の実施の形態に係る配線基板を例示する部分底面図である。なお、図5は、図6のA−A線に沿う断面を示している。図5及び図6を参照するに、第1の実施の形態に係る配線基板10は、第1配線層11、第1絶縁層12、第2配線層13、第2絶縁層14、第3配線層15、第3絶縁層16、第4配線層17、ソルダーレジスト層18が順次積層された構造を有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、第1絶縁層12側を下、ソルダーレジスト層18側を上とする。例えば第1絶縁層12の第2絶縁層14と接する面は上面であり、第1絶縁層12の露出面(第2絶縁層14と接する面の反対面)は下面である。
配線基板10において、第1配線層11は、上面(第2配線層13側の面)と側面とが第1絶縁層12で覆われ、下面(上面の反対面)が第1絶縁層12から露出するように形成されている。第1配線層11の下面は、第1絶縁層12の下面と略面一とされている。第1配線層11の材料としては、例えば銅(Cu)等を用いることができる。第1配線層11の厚さは、例えば、10〜20μm程度とすることができる。第1配線層11のピッチは、例えばライン/スペースで8μm/8μm〜15μm/15μm程度とすることができる。
なお、第1配線層11のライン幅を、後述の第1電極パッド13の直径より狭くすると、第1配線層11と第1電極パッド13との接続面積が増加し、接続信頼性が向上する。
第1絶縁層12は、第1配線層11の上面と側面とを覆い、下面を露出するように形成されている。第1絶縁層12の材料としては、例えばエポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。第1絶縁層12の材料である絶縁性樹脂としては、例えば熱硬化性樹脂を用いることができる。第1絶縁層12の厚さは、例えば、15〜35μm程度とすることができる。第1絶縁層12は、シリカ(SiO)等のフィラーを含有しても構わない。
第2配線層13は、第1絶縁層12上に形成されている。第2配線層13は、第1絶縁層12を貫通し、第1ビアホール12x(貫通孔)内に充填されたビア配線(貫通配線)、及び第1絶縁層12上に形成された配線パターンを含んで構成されている。第1ビアホール12xは、第2絶縁層14側の開口部の面積が配線基板10の外部側の開口部の面積よりも大となる円錐台状である。第2配線層13の材料としては、例えば銅(Cu)等を用いることができる。第2配線層13を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
第2配線層13を構成するビア配線の端面13aは第1絶縁層12の下面から露出しており、第1絶縁層12の下面と略面一とされている。つまり、第1絶縁層12の下面からは、第1配線層11の下面及びビア配線の端面13aが露出しており、第1配線層11の下面及びビア配線の端面13aは第1絶縁層12の下面と略面一とされている。なお、第2配線層13を構成するビア配線において、ビア配線の端面13aから第1配線層11と同程度の厚さの部分を、ビア配線の端部と称する場合がある。第2配線層13を構成するビア配線の端部は、半導体チップ等(図示せず)と電気的に接続される電極パッドとして機能する。以降、第2配線層13を構成するビア配線の端部を第1電極パッド13と称する場合がある。
本実施の形態では、第1電極パッド13側が半導体チップ搭載側である。第1電極パッド13の露出面(ビア配線の端面13a)の平面形状は例えば円形であり、その直径は例えば40〜60μm程度とすることができる。なお、第1電極パッド13の露出面(ビア配線の端面13a)の径は、第2絶縁層14側のビア配線端面の径よりも小さい。第1電極パッド13のピッチは、例えば、70〜100μm程度とすることができる。
第1電極パッド13(ビア配線の端部)は、第1配線層11を含んで構成されている。言い換えれば、第1配線層11は、第1電極パッド13を通って配線パターンとして引き回されている。但し、全部の第1電極パッド13が第1配線層11を含んで構成されていなくても構わない。第1配線層11を含んで構成されていない第1電極パッド13は、第1配線層11とは直接電気的に接続されず、第2配線層13を構成するビア配線や配線パターンを介して他の配線層と電気的に接続される。又、隣接する第1電極パッド13間に、第1配線層11の一部が引き回されていてもよい。
このように、本実施の形態では、第1電極パッド13(ビア配線の端部)の一部又は全部から、第1配線層11を配線パターンとして引き回している。このため、例えば、従来例の図3や図4のように、電極パッド130の配置されていない領域のみで第1配線層110を配線パターンとして引き回す構造(電極パッド130のピッチは、例えば、120〜150μm程度)と比べて、第1電極パッド13を狭ピッチ化(第1電極パッド13のピッチは、例えば、70〜100μm程度)できる。
又、第1電極パッド13(ビア配線の端部)は、露出面(端面13a)の径が第2絶縁層14側の径よりも小さいテーパー形状であり、かつ、第1電極パッド13の一部又は全部は第1配線層11の上面及び側面と接触している。このため、第1電極パッド13は引っ張り強度が強く、第1電極パッド13上に半導体チップが搭載された際の接続信頼性を向上できる。つまり、配線基板10の第1電極パッド13上に半導体チップが搭載された半導体パッケージ(例えば、図18参照)において、半導体チップとの接続部に熱応力が印加された場合等に、第1電極パッド13と半導体チップとの接続信頼性を向上できる。
第2絶縁層14は、第1絶縁層12上に、第2配線層13を覆うように形成されている。第2絶縁層14の材料としては、第1絶縁層12と同様の絶縁性樹脂を用いることができる。第2絶縁層14の厚さは、例えば15〜35μm程度とすることができる。第2絶縁層14は、シリカ(SiO)等のフィラーを含有しても構わない。
第3配線層15は、第2絶縁層14上に形成されている。第3配線層15は、第2絶縁層14を貫通し第2配線層13の上面を露出する第2ビアホール14x内に充填されたビア配線、及び第2絶縁層14上に形成された配線パターンを含んで構成されている。第2ビアホール14xは、第3絶縁層16側に開口されていると共に、第2配線層13の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第3配線層15は、第2ビアホール14xの底部に露出した第2配線層13と電気的に接続されている。第3配線層15の材料としては、例えば銅(Cu)等を用いることができる。第3配線層15を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
第3絶縁層16は、第2絶縁層14上に、第3配線層15を覆うように形成されている。第3絶縁層16の材料としては、第1絶縁層12及び第2絶縁層14と同様の絶縁性樹脂を用いることができる。第3絶縁層16の厚さは、例えば15〜35μm程度とすることができる。第3絶縁層16は、シリカ(SiO)等のフィラーを含有しても構わない。
第4配線層17は、第3絶縁層16上に形成されている。第4配線層17は、第3絶縁層16を貫通し第3配線層15の上面を露出する第3ビアホール16x内に充填されたビア配線、及び第3絶縁層16上に形成された配線パターンを含んで構成されている。第3ビアホール16xは、ソルダーレジスト層18側に開口されていると共に、第3配線層15の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第4配線層17は、第3ビアホール16xの底部に露出した第3配線層15と電気的に接続されている。第4配線層17の材料としては、例えば銅(Cu)等を用いることができる。第4配線層17を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
ソルダーレジスト層18は、第3絶縁層16上に、第4配線層17を覆うように形成されている。ソルダーレジスト層18は開口部18xを有し、開口部18xの底部には第4配線層17の一部が露出している。開口部18xの底部に露出する第4配線層17は、マザーボード等の実装基板(図示せず)と電気的に接続される電極パッドとして機能する。必要に応じ、開口部18xの底部に露出する第4配線層17上に、金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。
更に、開口部18xの底部に露出する第4配線層17上に(開口部18xの底部に露出する第4配線層17上に金属層が形成されている場合には、金属層上に)はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板(図示せず)と電気的に接続するための端子となる。但し、開口部18xの底部に露出する第4配線層17(第4配線層17上に金属層が形成されている場合には、金属層)自体を、外部接続端子としても良い。
以降、開口部18xの底部に露出する第4配線層17を第2電極パッド17と称する場合がある。本実施の形態では、第2電極パッド17側が外部接続端子側である。第2電極パッド17の平面形状は例えば円形であり、その直径は例えば200〜1000μm程度とすることができる。第2電極パッド17のピッチは、前述の第1電極パッド13のピッチ(例えば100〜200μm程度)よりも広く、例えば500〜1200μm程度とすることができる。
なお、配線基板10において、第4配線層17を構成する配線パターンを第3絶縁層16上に引き出して形成し、第3絶縁層16上に引き出された配線パターンをソルダーレジスト層18の開口部18xから露出させ、第2電極パッド17としても良い。つまり、第4配線層17の第3ビアホール16x上以外の部分を第2電極パッド17としても良い。
[第1の実施の形態に係る配線基板の製造方法]
続いて、第1の実施の形態に係る配線基板の製造方法について説明する。図7〜図16は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
まず、図7に示す工程では、支持体21を準備する。支持体21としては、シリコン板、ガラス板、金属板、金属箔等を用いることができるが、本実施の形態では、支持体21として銅箔を用いる。後述する図8や図10に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図16に示す工程で容易にエッチングにより除去可能だからである。支持体21の厚さは、例えば35〜100μm程度とすることができる。
次に、図8に示す工程では、支持体21をめっき給電層に利用する電解めっき法等により、支持体21の一方の面にエッチング停止層22を形成する。エッチング停止層22の材料としては、例えば、ニッケル(Ni)を用いることができる。エッチング停止層22の厚さは、例えば、1〜3μm程度とすることができる。但し、後述の図16に示す工程で、銅箔からなる支持体21をエッチングで除去する際に支持体21と一緒に除去されない材料であれば、エッチング停止層22として、例えば、錫(Sn)やクロム(Cr)等のニッケル(Ni)以外の材料を用いても構わない。
次に、図9に示す工程では、支持体21の一方の面に、エッチング停止層22を介して、第1配線層11に対応する開口部23xを有するレジスト層23を形成する。具体的には、エッチング停止層22上に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、エッチング停止層22上に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト(例えば、ドライフィルムレジスト等)をラミネートする。そして、塗布又はラミネートしたレジストを露光、現像することで開口部23xを形成する。これにより、開口部23xを有するレジスト層23が形成される。なお、予め開口部23xを形成したフィルム状のレジストをエッチング停止層22上にラミネートしても構わない。なお、開口部23xは、後述の図10に示す工程で形成される第1配線層11に対応する位置に形成される。
次に、図10に示す工程では、支持体21をめっき給電層に利用する電解めっき法等により、エッチング停止層22上の開口部23x内に第1配線層11を形成する。第1配線層11の材料としては、例えば銅(Cu)等を用いることができる。第1配線層11の厚さは、例えば、10〜20μm程度とすることができる。第1配線層11のピッチは、例えばライン/スペースで8μm/8μm〜15μm/15μm程度とすることができる。
次に、図11に示す工程では、図10に示すレジスト層23を除去した後、第1配線層11を覆うようにエッチング停止層22上に第1絶縁層12を形成する。第1絶縁層12の材料としては、例えばエポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。第1絶縁層12の厚さは、例えば15〜35μm程度とすることができる。第1絶縁層12は、シリカ(SiO)のフィラーを含有しても構わない。
第1絶縁層12の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂を主成分とする絶縁性樹脂等を用いた場合には、第1配線層11を覆うようにエッチング停止層22上にフィルム状の第1絶縁層12をラミネートする。そして、ラミネートした第1絶縁層12を押圧しつつ、第1絶縁層12を硬化温度以上に加熱して硬化させる。なお、第1絶縁層12を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
第1絶縁層12の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂を主成分とする絶縁性樹脂等を用いた場合には、第1配線層11を覆うようにエッチング停止層22上に液状又はペースト状の第1絶縁層12を例えばロールコート法等により塗布する。そして、塗布した第1絶縁層12を硬化温度以上に加熱して硬化させる。
なお、図11に示す工程の前に、第1配線層11の表面をエッチング等により粗化しておくと、図11に示す工程において、第1配線層11と第1絶縁層12との密着性を向上することができる。
次に、図12に示す工程では、第1絶縁層12に、第1絶縁層12を貫通する第1ビアホール12xを形成する。第1ビアホール12xの一部又は全部は、第1配線層11の上面及び側面を露出するように形成する。後述の図13で形成される第2配線層13を構成するビア配線の一部又は全部を、第1配線層11と接続するためである。つまり、第2配線層13を構成するビア配線の端部(第1電極パッド13)から、第1配線層11の一部を配線パターンとして引き回すためである。後述の図13で形成される第2配線層13を構成するビア配線の一部又は全部を、第1配線層11と接続することにより、第1配線層11と第1電極パッド13との接続面積が増加し、接続信頼性が向上する。
第1ビアホール12xは、例えばCOレーザ等を用いたレーザ加工法により形成できる。第1ビアホール12xは、後述の図14に示す工程で形成される第2絶縁層14側の開口部の面積がエッチング停止層22側の開口部の面積よりも大となる円錐台状となる。第1ビアホール12xのエッチング停止層22側の開口部の平面形状は例えば円形であり、その直径は例えば40〜60μm程度とすることができる。第1ビアホール12xのエッチング停止層22側の開口部のピッチは、例えば、70〜100μm程度とすることができる。
なお、他のビアホールもレーザ加工法により形成すると第1ビアホール12xと同様の形状となる。第1ビアホール12xをレーザ加工法により形成した場合には、デスミア処理を行い、第1ビアホール12xの底部に露出する第1配線層11又はエッチング停止層22の上面に付着した第1絶縁層12の樹脂残渣を除去する。
次に、図13に示す工程では、第1絶縁層12上に第2配線層13を形成する。第2配線層13の材料としては、例えば銅(Cu)等を用いることができる。第2配線層13は、第1ビアホール12x内に充填されたビア配線、及び第1絶縁層12上に形成された配線パターンを含んで構成される。第1ビアホール12xの底部に露出した第1配線層11は、第2配線層13を構成するビア配線の端部(第1電極パッド13)の一部を構成する。但し、全部のビア配線の端部(第1電極パッド13)が第1配線層11を含んで構成される必要はなく、一部のビア配線の端部(第1電極パッド13)は第1配線層11を含んで構成されなくても構わない。
第2配線層13は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できるが、一例としてセミアディティブ法を用いて第2配線層13を形成する方法を以下に示す。
始めに、無電解めっき法又はスパッタ法により、第1ビアホール12xの底部に露出した第1配線層11の上面及び側面、エッチング停止層22の上面、並びに第1ビアホール12xの側壁を含む第1絶縁層12上に銅(Cu)等からなるシード層(図示せず)を形成する。更に、シード層上に第2配線層13に対応する開口部を備えたレジスト層(図示せず)を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅(Cu)等からなる配線層(図示せず)を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、第1絶縁層12上に第1ビアホール12x内に充填されたビア配線、及び第1絶縁層12上に形成された配線パターンを含んで構成される第2配線層13が形成される。
次に、図14に示す工程では、上記と同様な工程を繰り返すことにより、第1絶縁層12上に、第2絶縁層14、第3配線層15、第3絶縁層16、第4配線層17、及びソルダーレジスト層18を積層する。すなわち、第1絶縁層12上に第2配線層13を被覆する第2絶縁層14を形成した後に、第2絶縁層14を貫通し第2配線層13の上面を露出する第2ビアホール14xを形成する。第2絶縁層14の材料としては、第1絶縁層12と同様の絶縁性樹脂を用いることが好ましい。第2絶縁層14の厚さは、例えば15〜35μm程度とすることができる。第2絶縁層14は、シリカ(SiO)等のフィラーを含有しても構わない。
更に、第2絶縁層14上に、第2ビアホール14xを介して第2配線層13に接続される第3配線層15を形成する。第3配線層15は、第2ビアホール14x内を充填するビア配線、及び第2絶縁層14上に形成された配線パターンを含んで構成されている。第3配線層15は、第2ビアホール14xの底部に露出した第2配線層13と電気的に接続される。第3配線層15の材料としては、例えば銅(Cu)等を用いることができる。第3配線層15は、例えばセミアディティブ法により形成される。第3配線層15を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
更に、第2絶縁層14上に第3配線層15を被覆する第3絶縁層16を形成した後、第3絶縁層16を貫通し第3配線層15の上面を露出する第3ビアホール16xを形成する。第3絶縁層16の材料としては、第1絶縁層12及び第2絶縁層14と同様の絶縁性樹脂を用いることができる。第3絶縁層16の厚さは、例えば15〜35μm程度とすることができる。第3絶縁層16は、シリカ(SiO)等のフィラーを含有しても構わない。
更に、第3絶縁層16上に、第3ビアホール16xを介して第3配線層15に接続される第4配線層17を形成する。第4配線層17は、第3ビアホール16x内に充填されたビア配線、及び第3絶縁層16上に形成された配線パターンを含んで構成されている。第4配線層17は、第3ビアホール16xの底部に露出した第3配線層15と電気的に接続される。第4配線層17の材料としては、例えば銅(Cu)等を用いることができる。第4配線層17は、例えばセミアディティブ法により形成される。第4配線層17を構成する配線パターンの厚さは、例えば10〜20μm程度とすることができる。
このようにして、支持体21の一方の面に、エッチング停止層22を介して、所定のビルドアップ配線層が形成される。本実施の形態では、3層のビルドアップ配線層(第2配線層13、第3配線層15、及び第4配線層17)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。
更に、第3絶縁層16上に第4配線層17を被覆するソルダーレジスト層18を形成する。ソルダーレジスト層18は、例えば液状又はペースト状の感光性のエポキシ系やアクリル系の絶縁性樹脂等を、第4配線層17を被覆するように第3絶縁層16上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えばフィルム状の感光性のエポキシ系やアクリル系の絶縁性樹脂等を、第4配線層17を被覆するように第3絶縁層16上にラミネートすることにより形成してもよい。ソルダーレジスト層18の厚さは、例えば15〜35μm程度とすることができる。
次に、図15に示す工程では、ソルダーレジスト層18に開口部18xを形成する。開口部18xは、例えば図14に示す工程で塗布又はラミネートした感光性の縁性樹脂を露光及び現像して形成する(フォトリソグラフィ法)。なお、図14に示す工程で、予め開口部18xを形成したフィルム状の絶縁性樹脂を、第4配線層17を被覆するように第3絶縁層16上にラミネートしても構わない。又、ソルダーレジスト層18の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、第3絶縁層16上にソルダーレジスト層18を形成して硬化させた後、例えばCOレーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部18xを形成できる。
図15に示す工程により、開口部18xを有するソルダーレジスト層18が形成され、第4配線層17の一部が開口部18x内に露出する。開口部18x内に露出する第4配線層17(第2電極パッド17)は、マザーボード等の実装基板(図示せず)に設けられたパッドと電気的に接続するため電極パッドとして機能する。
必要に応じ、開口部18xの底部に露出する第4配線層17上に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。
次に、図16に示す工程では、図15に示す支持体21を除去する。銅箔から構成されている支持体21は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液、過酸化水素水・硫酸系のエッチング液等を用いたウェットエッチングにより除去できる。この際、エッチング停止層22はニッケル(Ni)等の銅(Cu)と一緒に除去されない材料から構成されているため、銅箔から構成されている支持体21のみを選択的にエッチングできる。但し、第4配線層17が銅(Cu)から構成されている場合には、開口部18xの底部に露出する第4配線層17が支持体21とともにエッチングされることを防止するため、第4配線層17をマスクする必要がある。
次に、図16に示す工程の後、図16に示すエッチング停止層22を除去する。エッチング停止層22がニッケル(Ni)から構成されている場合は、例えば過酸化水素水・硝酸系のエッチング液等を用いたウェットエッチングにより除去できる。この際、第1絶縁層12から露出する第1配線層11及び第1電極パッド13は銅(Cu)であるため、ニッケル(Ni)から構成されているエッチング停止層22のみを選択的にエッチングできる。
エッチング停止層22を除去した後に、開口部18xの底部に露出する第4配線層17上に(開口部18xの底部に露出する第4配線層17上に金属層が形成されている場合には、金属層上に)はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板(図示せず)と電気的に接続するための端子となる。但し、開口部18xの底部に露出する第4配線層17(第4配線層17上に金属層が形成されている場合には、金属層)自体を、外部接続端子としても良い。又、支持体21やエッチング停止層22を除去する前に、はんだボールやリードピン等の外部接続端子を形成しても構わない。
なお、図7〜図16では、支持体21上に、エッチング停止層22を介して、1個の配線基板10を作製する例を示したが、支持体21上に、エッチング停止層22を介して、複数の配線基板10となる部材を作製し、支持体21及びエッチング停止層22の除去後、それを個片化して複数の配線基板10を得るような工程としても構わない。
又、図7〜図16では、支持体21として銅箔を用いる例を示したが、支持体21としてニッケル(Ni)や錫(Sn)、クロム(Cr)等からなる金属箔や金属板を用いてもよい。図8に示すエッチング停止層22を形成する工程と、図16に示す工程の後にエッチング停止層22を除去する工程とを省略できるため、配線基板10の製造工程を簡略化することができる。この場合には、図16に示す工程で、ニッケル(Ni)や錫(Sn)、クロム(Cr)等からなる金属箔や金属板を、これらを選択的に除去可能なエッチング液で除去する。この際、第1絶縁層12から露出する第1配線層11の下面及び第1電極パッド13は銅(Cu)であるため、ニッケル(Ni)や錫(Sn)、クロム(Cr)等からなる金属箔や金属板のみを選択的にエッチングできる。
以上の図7〜図16に例示した工程により、図5及び図6に示す配線基板10が完成するが、更に、図17及び図18に示すように、配線基板10に半導体チップを搭載した半導体パッケージを作製することができる。図17及び図18は、第1の実施の形態に係る半導体パッケージについて説明するための図である。なお、図17及び図18において、配線基板10は、図5とは上下が反転した状態で描かれている。
まず、図17に示すように、配線基板10の第1電極パッド13上にはんだボール74を形成する。はんだボール74は、例えば第1電極パッド13上にはんだボール74を搭載し、リフローして部分的に溶融させることで形成できる。はんだボール74の材料としては、例えばPbを含む合金、SnとCuの合金、SnとSbの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。はんだボール74は、半導体チップと接続される外部接続端子として機能する。なお、配線基板10の第1電極パッド13上にはんだボール74を形成した状態を、配線基板の完成状態(出荷形態)としてもよい。
次に、図18に示すように、配線基板10にはんだボール74を介して半導体チップ71を搭載した半導体パッケージ70を作製する。具体的には、配線基板10のはんだボール74と半導体チップ71の電極パッド73とが対応する位置に来るように配置する。そして、はんだボール74を例えば230℃に加熱し、はんだを融解させて、電極パッド73と電気的に接続する。なお、電極パッド73上に予めはんだが形成されている場合には、電極パッド73上のはんだとはんだボール74とが溶融して合金となり、1つのバンプが形成される。次いで、半導体チップ71と配線基板10との間にアンダーフィル樹脂75を充填することにより、半導体パッケージ70が完成する。
なお、図17及び図18では、配線基板10にはんだボール74を介して半導体チップ71を搭載した半導体パッケージ70を作製する例を示した。しかし、はんだボール74に代えて、異方性導電フィルム(異方性導電接着フィルム)及びバンプを用いてもよい。ここで、異方性導電フィルム(異方性導電接着フィルム)とは、ニッケル(Ni)や金(Au)、銀(Ag)等の導電粒子を分散させた半硬化状態の樹脂フィルム(エポキシ系等の熱硬化性樹脂)である。
具体的には、図17において、配線基板10の第1電極パッド13が形成された半導体チップ搭載領域上に、第1電極パッド13を被覆するように、半硬化状態の異方性導電フィルムを貼着する(仮貼り付け)。次に、電極パッド73上にワイヤボンディングで形成された金バンプや、銅めっきで形成された柱状電極等の各種バンプが設けられた半導体チップ71を準備する。そして、ボンディングツールにより、半導体チップ71を半導体チップ搭載領域上に位置合わせし、配線基板10の第1電極パッド13と半導体チップ71のバンプとが異方性導電フィルムを介して対応する位置に来るように配置する。次に、ボンディングツールにより、半導体チップ71を異方性導電フィルムに対して押圧し、半導体チップ71のバンプと配線基板10の第1電極パッド13とを接続する(本圧着)。この際、ボンディングツールにより、半導体チップ71を加熱しながら異方性導電フィルムに対する押圧を行い、半硬化状態の異方性導電フィルムを硬化させる。この際、異方性導電フィルムは、配線基板10の第1電極パッド13と半導体チップ71のバンプに挟持され圧縮されるため、異方性導電フィルム中に分散された導電粒子が相互に接触し、配線基板10の第1電極パッド13は半導体チップ71のバンプと電気的に接続される。
配線基板10と半導体チップ71とをはんだボール74を介して接続した場合に、はんだボール74を構成するはんだが、第1電極パッド13から直接引き回されている第1配線層11(配線パターン)に流れる場合がある。又、はんだボール74を構成するはんだが、第1電極パッド13の近傍に配置された第1配線層11(配線パターン)と接触して短絡する場合がある。このような場合には、特に、配線基板10と半導体チップ71とを異方性導電フィルムを介して接続する方法が有効である。
このように、第1の実施の形態によれば、ビア配線の端部を第1絶縁層12の下面から露出させて第1電極パッド13とし、第1電極パッド13(ビア配線の端部)の一部又は全部から、第1配線層11を配線パターンとして引き回すことにより、第1電極パッド13を従来よりも狭ピッチ化できる。
又、第1電極パッド13は、露出面(ビア配線の端面13a)の径が第2絶縁層14側の径よりも小さいテーパー形状であり、かつ、第1電極パッド13の一部又は全部は第1配線層11の上面及び側面と接触している。このため、第1電極パッド13は引っ張り強度が強く、第1電極パッド13上に半導体チップが搭載された際の接続信頼性を向上できる。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、第1絶縁層12から露出する第1配線層11の下面及びビア配線の端面13aにOSP処理(Organic Solderability Preservation処理)を施す例を示す。
図19は、第1の実施の形態の変形例に係る配線基板を例示する断面図である。図20は、図19の一部を拡大して例示する部分断面図である。図19及び図20を参照するに、第1の実施の形態の変形例に係る配線基板10Aは、第1絶縁層12の下面に設けられた凹部12y内に第1配線層11の下面及びビア配線の端面13aが位置し、第1配線層11の下面及びビア配線の端面13aにはOSP処理により有機膜30が形成されている点が第1の実施の形態に係る配線基板10(図5参照)と相違する。ここで、OSP処理とは、対象物の表面の酸化を防止するために、対象物の表面に有機膜を形成する処理である。
OSP処理を施すためには、まず、図5に示す配線基板10を準備する。この状態では、第1絶縁層12から露出する第1配線層11の下面及びビア配線の端面13aは、第1絶縁層12の下面と略面一である。
次に、第1絶縁層12から露出する第1配線層11の下面及びビア配線の端面13aをソフトエッチングし、凹部12yを形成する。ソフトエッチングには、例えば、過酸化水素水・硫酸系のエッチング液等を用いることができる。ソフトエッチング後の凹部12yの深さは、例えば、2〜3μm程度とすることができる。
次に、凹部12y内に露出する第1配線層11の下面及びビア配線の端面13aにOSP処理を施して、有機膜30を形成する。具体的には、凹部12y内に露出する第1配線層11の下面及びビア配線の端面13aに、例えばアゾール化合物やイミダゾール化合物等を含有する酸性水溶液を、スプレー法、シャワー法、浸漬法等により塗布し、その後、乾燥させて有機膜30を形成する。なお、有機膜30は、銅(Cu)に選択的に吸着する。有機膜30の膜厚は、例えば、1μm程度とすることができる。
このように、第1の実施の形態の変形例によれば、第1の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、第1絶縁層12から露出する第1配線層11の下面及びビア配線の端面13aをソフトエッチングして凹部12yを形成し、凹部12y内に露出する第1配線層11の下面及びビア配線の端面13aにOSP処理を施して有機膜30を形成する。これにより、凹部12y内に位置する第1配線層11の下面及びビア配線の端面13aの酸化を防止することが可能となり、第1電極パッド13とはんだボール等との接続信頼性を向上できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
10、10A 配線基板
11 第1配線層
12 第1絶縁層
12x 第1ビアホール
12y 凹部
13 第2配線層
13a 端面
14 第2絶縁層
14x 第2ビアホール
15 第3配線層
16 第3絶縁層
16x 第3ビアホール
17 第4配線層
18 第4絶縁層
18x、23x 開口部
21 支持体
22 エッチング停止層
23 レジスト層
30 有機膜
70 半導体パッケージ
71 半導体チップ
72 本体
73 電極パッド
74 はんだボール
75 アンダーフィル樹脂

Claims (16)

  1. 配線基板の表面となる絶縁層の一方の面から電極パッド及び配線層が露出している配線基板であって、
    前記電極パッドは、前記絶縁層を貫通する貫通配線の一方の端部の前記一方の面からの露出面であり、
    前記配線層は、前記一方の面からの露出面と、前記露出面の反対面と、前記露出面と前記反対面とを接続する側面と、を有し、
    前記配線層の一部は、前記貫通配線の一方の端部と接続されており、
    前記配線層と前記貫通配線の一方の端部との接続部分において、前記配線層に貫通孔はなく、前記配線層の前記反対面及び前記側面は、前記貫通配線に覆われ、前記反対面及び前記側面が前記貫通配線に覆われた部分の前記配線層の前記絶縁層の一方の面からの露出面が、前記電極パッドの一部であることを特徴とする配線基板。
  2. 前記貫通配線は、前記絶縁層に形成された貫通孔内に銅を充填してなることを特徴とする請求項1記載の配線基板。
  3. 前記貫通配線は、前記一方の端部が他方の端部より小径となる円錐台状であることを特徴とする請求項1又は2記載の配線基板。
  4. 前記配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記絶縁層の一方の面から配線基板の内方に後退して位置することを特徴とする請求項1乃至3の何れか一項記載の配線基板。
  5. 前記配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記絶縁層の一方の面と面一であることを特徴とする請求項1乃至3の何れか一項記載の配線基板。
  6. 前記配線層の露出面、及び、前記貫通配線の一方の端部の露出面に有機膜が形成されていることを特徴とする請求項1乃至5の何れか一項記載の配線基板。
  7. 隣接する前記貫通配線の一方の端部間には、前記配線層の一部が引き回されていることを特徴とする請求項1乃至6の何れか一項記載の配線基板。
  8. 前記絶縁層の他方の面側に他の電極パッドが設けられ、
    前記一方の面から露出する電極パッドは、半導体チップと電気的に接続するための電極パッドであり、
    前記他方の面側の電極パッドは、他の基板と電気的に接続するための電極パッドであることを特徴とする請求項1乃至7の何れか一項記載の配線基板。
  9. 配線基板の表面となる絶縁層の一方の面から電極パッド及び配線層が露出している配線基板の製造方法であって、
    支持体上に前記配線層を形成する第1工程と、
    前記配線層を覆うように前記支持体上に前記一方の面が前記支持体に接する前記絶縁層を形成する第2工程と、
    前記絶縁層に、前記絶縁層を貫通し、前記配線層の一部及び前記支持体の一部を露出する貫通孔を形成する第3工程と、
    前記貫通孔内に充填され、前記配線層の一部に一方の端部が接続された貫通配線を形成する第4工程と、
    前記支持体を除去し、前記絶縁層の前記一方の面から前記貫通配線の一方の端部、及び、前記配線層を露出させる第5工程と、を有し、
    前記電極パッドは、前記絶縁層を貫通する前記貫通配線の一方の端部の、前記一方の面からの露出面であり、
    前記配線層は、前記一方の面からの露出面と、前記露出面の反対面と、前記露出面と前記反対面とを接続する側面と、を有し、
    前記配線層と前記貫通配線の一方の端部との接続部分において、前記配線層に貫通孔はなく、前記配線層の前記反対面及び前記側面は、前記貫通配線に覆われ、前記反対面及び前記側面が前記貫通配線に覆われた部分の前記配線層の前記絶縁層の一方の面からの露出面が、前記電極パッドの一部であることを特徴とする配線基板の製造方法。
  10. 前記第4工程において、前記貫通配線は、前記貫通孔内に銅を充填して形成されることを特徴とする請求項9記載の配線基板の製造方法。
  11. 前記第5工程の後に、エッチングにより、前記配線層の露出面、及び、前記貫通配線の一方の端部の露出面を、前記絶縁層の一方の面から配線基板の内方に後退して位置させることを特徴とする請求項9又は10記載の配線基板の製造方法。
  12. 前記第5工程では、前記配線層の露出面及び前記貫通配線の一方の端部の露出面と、前記絶縁層の前記支持体の除去面とが、面一となることを特徴とする請求項9又は10記載の配線基板の製造方法。
  13. 前記配線層の露出面、及び、前記貫通配線の一方の端部の露出面に有機膜を形成することを特徴とする請求項9乃至12の何れか一項記載の配線基板の製造方法。
  14. 前記第3工程では、前記支持体側の開口径が、前記絶縁層の表面側の開口径よりも小さくなるように前記貫通孔を形成することを特徴とする請求項9乃至13の何れか一項記載の配線基板の製造方法。
  15. 前記貫通配線及び前記配線層と、前記支持体とは異なる材料からなり、
    前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去することを特徴とする請求項9乃至14の何れか一項記載の配線基板の製造方法。
  16. 前記第1工程よりも前に、前記支持体上にエッチング停止層を形成する工程を更に有し、
    前記貫通配線、前記配線層、及び前記支持体と、前記エッチング停止層とは異なる材料からなり、
    前記第1工程では、前記支持体上に前記エッチング停止層を介して前記配線層を形成し、
    前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去し、
    前記第5工程の後に、前記エッチング停止層を選択的に除去するエッチング液を用いて、前記エッチング停止層をエッチングにより除去することを特徴とする請求項9乃至14の何れか一項記載の配線基板の製造方法。
JP2015019117A 2015-02-03 2015-02-03 配線基板及びその製造方法 Active JP6220799B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015019117A JP6220799B2 (ja) 2015-02-03 2015-02-03 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015019117A JP6220799B2 (ja) 2015-02-03 2015-02-03 配線基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011003423A Division JP5693977B2 (ja) 2011-01-11 2011-01-11 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015119195A JP2015119195A (ja) 2015-06-25
JP6220799B2 true JP6220799B2 (ja) 2017-10-25

Family

ID=53531605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015019117A Active JP6220799B2 (ja) 2015-02-03 2015-02-03 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP6220799B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482502B2 (en) 2020-02-07 2022-10-25 Kioxia Corporation Semiconductor device and semiconductor device manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6632302B2 (ja) * 2015-10-02 2020-01-22 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888459A (ja) * 1994-07-19 1996-04-02 Hitachi Ltd プリント配線板の仕上げ処理方法、ソフトエッチング液及びプリント配線板
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002076634A (ja) * 2000-08-25 2002-03-15 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール
JP2003243790A (ja) * 2002-02-20 2003-08-29 Kyocera Corp 配線基板
JP2005243791A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482502B2 (en) 2020-02-07 2022-10-25 Kioxia Corporation Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2015119195A (ja) 2015-06-25

Similar Documents

Publication Publication Date Title
JP5693977B2 (ja) 配線基板及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5101169B2 (ja) 配線基板とその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP4361826B2 (ja) 半導体装置
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5415632B2 (ja) 配線基板
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP6341714B2 (ja) 配線基板及びその製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2018026437A (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP2016178247A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2019021752A (ja) 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法
JP2017152477A (ja) プリント配線板
JP5315447B2 (ja) 配線基板及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160930

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161011

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6220799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150