JP2019212692A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2019212692A
JP2019212692A JP2018105370A JP2018105370A JP2019212692A JP 2019212692 A JP2019212692 A JP 2019212692A JP 2018105370 A JP2018105370 A JP 2018105370A JP 2018105370 A JP2018105370 A JP 2018105370A JP 2019212692 A JP2019212692 A JP 2019212692A
Authority
JP
Japan
Prior art keywords
layer
resin layer
resin
wiring board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018105370A
Other languages
English (en)
Other versions
JP7148278B2 (ja
Inventor
義弘 北
Yoshihiro Kita
義弘 北
人資 近藤
Hitoshi Kondo
人資 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018105370A priority Critical patent/JP7148278B2/ja
Priority to US16/418,168 priority patent/US10510649B1/en
Publication of JP2019212692A publication Critical patent/JP2019212692A/ja
Application granted granted Critical
Publication of JP7148278B2 publication Critical patent/JP7148278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material

Abstract

【課題】ハローイングの発生を抑制した配線基板を提供する。【解決手段】本配線基板は、第１樹脂層と、前記第１樹脂層の一方の面を被覆する第２樹脂層と、を有する絶縁層と、一方の面及び側面が前記第１樹脂層に被覆され、他方の面が前記第１樹脂層の他方の面から露出する第１導体層と、前記第２樹脂層の前記第１樹脂層の一方の面と接する面の反対面に形成された配線パターン、及び前記第２樹脂層及び前記第１樹脂層を貫通し前記配線パターンと前記第１導体層の一方の面とを接続するビア配線、を含む第２導体層と、を有し、前記第１樹脂層は前記第２樹脂層よりも高弾性率かつ低伸び率の樹脂から構成されている。【選択図】図１

Description

本発明は、配線基板及びその製造方法に関する。
従来、ウェアラブル端末等に用いることが可能な可撓性を有する配線基板において、導体層を被覆する絶縁層の材料として、例えば、低弾性率かつ高伸び率の樹脂が用いられている。又、このような配線基板において、絶縁層上には配線パターンが形成され、導体層と配線パターンとは絶縁層に設けられたビアホールを充填するビア配線を介して電気的に接続される。ビアホールは、例えば、レーザにより形成される。
特開２００３−２０４１６９号公報
ところで、レーザにより絶縁層にビアホールを形成する際には、大きな熱エネルギーが生じる。ビア配線と導体層との接合部分を被覆する絶縁層の材料として低弾性率かつ高伸び率の樹脂を用いた場合、導体層と絶縁層との熱膨張係数の差により生じる応力を十分に緩和できず、導体層と絶縁層との密着力が低下してしまう。又は、低弾性率かつ高伸び率の樹脂が、レーザの熱エネルギーで劣化し、導体層と絶縁層との密着力が低下してしまう。
導体層と絶縁層との密着力が低下すると、レーザによるビアホール形成後のデスミア処理においてハローイング（機械的要因で生じる破壊又は剥離）が発生するおそれが高くなる。ハローイングが発生すると、隣接するビア配線間でショート不良が発生するため配線基板の配線間の接続信頼性が低下する。
本発明は、上記の点に鑑みてなされたものであり、ハローイングの発生を抑制した配線基板を提供することを課題とする。
本配線基板は、第１樹脂層と、前記第１樹脂層の一方の面を被覆する第２樹脂層と、を有する絶縁層と、一方の面及び側面が前記第１樹脂層に被覆され、他方の面が前記第１樹脂層の他方の面から露出する第１導体層と、前記第２樹脂層の前記第１樹脂層の一方の面と接する面の反対面に形成された配線パターン、及び前記第２樹脂層及び前記第１樹脂層を貫通し前記配線パターンと前記第１導体層の一方の面とを接続するビア配線、を含む第２導体層と、を有し、前記第１樹脂層は前記第２樹脂層よりも高弾性率かつ低伸び率の樹脂から構成されていることを要件とする。
開示の技術によれば、ハローイングの発生を抑制した配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。 第２の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例３に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板の製造工程を例示する図である。 第２の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。
図１を参照するに、第１の実施の形態に係る配線基板１は、絶縁層１０と、導体層２０と、絶縁層３０と、導体層４０と、ソルダーレジスト層５０とを有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層５０側を上側又は一方の側、絶縁層３０側を下側又は他方の側とする。又、各部位のソルダーレジスト層５０側の面を一方の面又は上面、絶縁層３０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層５０の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層５０の一方の面の法線方向から視た形状を指すものとする。
絶縁層１０は、第１樹脂層１１と、第１樹脂層１１の上面を被覆する第２樹脂層１２とを有する２層構造の層間絶縁層である。
第１樹脂層１１は、第２樹脂層１２よりも高弾性率かつ低伸び率の樹脂により構成されている。第１樹脂層１１の材料としては、例えば、ビフェニル構造、ビキシレノール構造、ビスフェノールアセトフェノン構造、及びビスフェノールフルオレン構造を含む熱硬化性樹脂組成物が挙げられる。第１樹脂層１１の熱硬化後の材質はプラスチックに近い。第１樹脂層１１は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
第１樹脂層１１の弾性率の範囲は３ＧＰａ以上１０ＧＰａ以下であり、５ＧＰａ程度であることが好ましい。又、第１樹脂層１１の伸び率の範囲は２％以上１０％以下であり、６％程度であることが好ましい。又、第１樹脂層１１の耐熱温度は、２６０℃以上であることが好ましい。
第１樹脂層１１の厚さは、例えば、５〜１０μｍ程度とすることができる。なお、導体層を被覆する樹脂層やソルダーレジスト層の厚さは、導体層の上面から導体層を被覆する樹脂層やソルダーレジスト層の上面までの厚さと定義する。
第２樹脂層１２は、第１樹脂層１１の上面全面を被覆している。第２樹脂層１２は、第１樹脂層１１よりも低弾性率かつ高伸び率の樹脂により構成されている。第２樹脂層１２の材料としては、例えば、エポキシ樹脂、ブタジエン構造及びフェノール性水酸基を有する化合物、並びにフェノキシ樹脂を含む熱硬化性樹脂組成物が挙げられる。第２樹脂層１２の熱硬化後の材質はゴムに近い。第２樹脂層１２は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
第２樹脂層１２の弾性率の範囲は０．０１ＧＰａ以上０．１ＧＰａ以下であり、０．０４ＧＰａ程度であることが好ましい。又、第２樹脂層１２の伸び率の範囲は５０％以上２００％以下であり、１００％程度であることが好ましい。又、第２樹脂層１２の耐熱温度は、２６０℃以上であることが好ましい。
第２樹脂層１２の厚さは、第１樹脂層１１よりも厚く、例えば、５０〜１５０μｍ程度とすることができる。
導体層２０は、密着層２１と、密着層２１の上面に形成された配線層２２とを有しており、第１樹脂層１１に埋め込まれている。より詳しくは、導体層２０は、上面及び側面（配線層２２の上面、配線層２２の側面、及び密着層２１の側面）が第１樹脂層１１に被覆され、下面（密着層２１の下面）が第１樹脂層１１の下面から露出している。第１樹脂層１１の下面と導体層２０の下面（密着層２１の下面）とは、例えば、面一とすることができる。
密着層２１の材料としては、例えば、銅（Ｃｕ）やニッケル（Ｎｉ）等を用いることができる。密着層２１の厚さは、例えば、０．０１〜１μｍ程度とすることができる。配線層２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２２の厚さは、例えば、１０〜２０μｍ程度とすることができる。
なお、導体層２０は、導体層４０のビア配線との接続部以外の絶縁層３０上に引き回されていてもよい。
絶縁層３０は、第１樹脂層１１の下面及び導体層２０の下面（密着層２１の下面）を被覆する最下層の絶縁層である。言い換えれば、絶縁層３０の上面に密着層２１が形成され、密着層２１上に配線層２２が形成されている。そして、絶縁層３０の上面に、導体層２０（配線層２２の上面、配線層２２の側面、及び密着層２１の側面）を被覆するように第１樹脂層１１が形成されている。絶縁層３０は、第２樹脂層１２と同じ樹脂、すなわち、第１樹脂層１１よりも低弾性率かつ高伸び率の樹脂により構成されている。絶縁層３０の厚さは、例えば、５０〜１５０μｍ程度とすることができる。
導体層４０は、絶縁層１０の上面側に形成されている。導体層４０は、絶縁層１０（第２樹脂層１２及び第１樹脂層１１）を貫通し導体層２０の上面（配線層２２の上面）を露出するビアホール１０ｘ内に充填されたビア配線、及び第２樹脂層１２の上面に形成された配線パターンを含んで構成されている。導体層４０を構成するビア配線は、導体層４０を構成する配線パターンと導体層２０の上面とを接続している。すなわち、導体層４０は、ビアホール１０ｘ内に露出した導体層２０と電気的に接続されている。
ビアホール１０ｘは、ソルダーレジスト層５０側に開口されている開口部の径が導体層２０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。
導体層４０を構成するビア配線及び配線パターンの各々は、密着層４１と、密着層４１の上面に積層された配線層４２とを有している。密着層４１の材料や厚さは、例えば、密着層２１の材料や厚さと同様とすることができる。配線層４２の材料や配線層４２の配線パターンの部分の厚さは、例えば、配線層２２の材料や厚さと同様とすることができる。
ソルダーレジスト層５０は、第２樹脂層１２の上面に、導体層４０を被覆するように形成されている。ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には導体層４０の一部が露出している。開口部５０ｘの底部に露出する導体層４０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層５０の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層５０の厚さは、例えば５〜１０μｍ程度とすることができる。
金属層６０は、開口部５０ｘから露出する導体層４０の上面に形成されている。但し、金属層６０は必要に応じて形成される層であり、配線基板１の必須の構成要素ではない。金属層６０の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層６０の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図５は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、便宜上支持体上に１個ずつ配線基板を作製し支持体を除去する工程の例を示すが、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程とすることができる。
まず、図２（ａ）に示す工程では、上面が平坦面である支持体３００を準備し、支持体３００の上面に絶縁層３０を形成する。支持体３００としては、金属板や金属箔等を用いることができるが、本実施の形態では、支持体３００として銅箔を用いる例を示す。支持体３００の厚さは、例えば１８〜１００μｍ程度とすることができる。絶縁層３０は、例えば、Ｂステージ状態（半硬化状態）のフィルム状の樹脂を支持体３００の上面にラミネートし、その後硬化させて形成できる。或いは、液状又はペースト状の樹脂をスクリーン印刷法、ロールコート法、又は、スピンコート法等で支持体３００の上面に塗布し、その後硬化させて形成してもよい。絶縁層３０の材料や厚さは前述の通りである。
次に、図２（ｂ）に示す工程では、絶縁層３０の上面全面に密着層２１を形成する。密着層２１は、配線層２２を形成する際のシード層となる。密着層２１は、例えば、無電解めっき法やスパッタ法等により形成することができる。密着層２１の材料や厚さは、前述の通りである。
次に、図２（ｃ）に示す工程では、密着層２１の上面に、配線層２２の形成位置に対応する開口部３１０ｘを備えたレジスト層３１０を形成する。具体的には、例えば、密着層２１の上面に、レジスト層３１０として感光性のドライフィルムレジストをラミネートし、露光及び現像をして開口部３１０ｘを形成する。
次に、図２（ｄ）に示す工程では、レジスト層３１０の開口部３１０ｘ内に露出する密着層２１の上面に配線層２２を形成する。配線層２２は、例えば、密着層２１を給電層に利用した電解めっき法により形成することができる。配線層２２の材料や厚さは、前述の通りである。
次に、図３（ａ）に示す工程では、レジスト層３１０を除去する。そして、図３（ｂ）に示す工程では、配線層２２をマスクにして、配線層２２に覆われていない部分の密着層２１をエッチングにより除去する。これにより、絶縁層３０の上面に密着層２１上に配線層２２が積層された導体層２０が形成される。
次に、図３（ｃ）に示す工程では、絶縁層３０の上面全面に導体層２０を被覆するようにＢステージ状態（半硬化状態）の第１樹脂層１１を形成する。第１樹脂層１１は、例えば、Ｂステージ状態（半硬化状態）のフィルム状の樹脂を絶縁層３０の上面全面にラミネートすることで形成できる。或いは、液状又はペースト状の樹脂をスクリーン印刷法、ロールコート法、又は、スピンコート法等で絶縁層３０の上面全面に塗布して形成してもよい。第１樹脂層１１の材料や厚さは前述の通りである。なお、この工程では、第１樹脂層１１の硬化は行わない。
次に、図３（ｄ）に示す工程では、第１樹脂層１１の上面全面にＢステージ状態（半硬化状態）の第２樹脂層１２を形成する。第２樹脂層１２は、例えば、Ｂステージ状態（半硬化状態）のフィルム状の樹脂を第１樹脂層１１の上面全面にラミネートすることで形成できる。或いは、液状又はペースト状の樹脂をスクリーン印刷法、ロールコート法、又は、スピンコート法等で第１樹脂層１１の上面全面に塗布して形成してもよい。第２樹脂層１２の材料や厚さは前述の通りである。第１樹脂層１１の上面に第２樹脂層１２を積層後、第１樹脂層１１及び第２樹脂層１２を所定温度に加熱して硬化させ、絶縁層１０を作製する。必要に応じて、加圧しながら加熱してもよい。
次に、図４（ａ）に示す工程では、絶縁層１０に、絶縁層１０（第２樹脂層１２及び第１樹脂層１１）を貫通し導体層２０の上面を露出させるビアホール１０ｘを形成する。ビアホール１０ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール１０ｘは、ソルダーレジスト層５０が形成される側に開口されている開口部の径が導体層２０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。ビアホール１０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール１０ｘの底部に露出する導体層２０の上面に付着した絶縁層１０の樹脂残渣を除去する。
次に、図４（ｂ）に示す工程では、絶縁層１０の上面全面、ビアホール１０ｘの内壁面、及びビアホール１０ｘ内に露出する導体層２０の上面を連続的に被覆する密着層４１を形成する。密着層４１は、配線層４２を形成する際のシード層となる。密着層４１は、例えば、無電解めっき法やスパッタ法等により形成することができる。密着層４１の材料や厚さは、前述の通りである。
次に、図４（ｃ）に示す工程では、密着層４１の上面に、配線層４２の形成位置に対応する開口部３２０ｘを備えたレジスト層３２０を形成する。具体的には、例えば、密着層４１の上面に、レジスト層３２０として感光性のドライフィルムレジストをラミネートし、露光及び現像をして開口部３２０ｘを形成する。
次に、図５（ａ）に示す工程では、レジスト層３２０の開口部３２０ｘ内に露出する密着層４１の上面に配線層４２を形成する。配線層４２は、例えば、密着層４１を給電層に利用した電解めっき法により形成することができる。配線層４２の材料や配線層４２の配線パターンの部分の厚さは、前述の通りである。
次に、図５（ｂ）に示す工程では、レジスト層３２０を除去した後、配線層４２をマスクにして、配線層４２に覆われていない部分の密着層４１をエッチングにより除去する。これにより、密着層４１上に配線層４２が積層された導体層４０が形成される。導体層４０は、ビアホール１０ｘ内に充填されたビア配線、及び絶縁層１０の上面に形成された配線パターンを含んで構成される。導体層４０は、ビアホール１０ｘの底部に露出した導体層２０と電気的に接続される。
次に、図５（ｃ）に示す工程では、絶縁層１０上に導体層４０を被覆するように開口部５０ｘを有するソルダーレジスト層５０を形成する。ソルダーレジスト層５０は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、導体層４０を被覆するように絶縁層１０上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、導体層４０を被覆するように絶縁層１０上にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部５０ｘを形成する（フォトリソグラフィ法）。これにより、開口部５０ｘを有するソルダーレジスト層５０が形成される。なお、予め開口部５０ｘを形成したフィルム状の絶縁性樹脂を、導体層４０を被覆するように絶縁層１０上にラミネートしても構わない。なお、ソルダーレジスト層５０の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層１０上にソルダーレジスト層５０を形成して硬化させた後、例えば、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部５０ｘを形成できる。又は、スクリーン印刷により、開口部５０ｘを有するソルダーレジスト層５０を形成してもよい。
これにより、導体層４０の一部が開口部５０ｘ内に露出する。開口部５０ｘ内に露出する導体層４０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。必要に応じ、開口部５０ｘ内に露出する導体層４０の上面に、例えば無電解めっき法等により金属層６０を形成する。金属層６０の例としては、前述の通りである。又、開口部５０ｘ内に露出する導体層４０の上面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
図５（ｃ）に示す工程の後、支持体３００を除去することにより、配線基板１（図１参照）が完成する。銅箔である支持体３００は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。
このように、配線基板１の絶縁層１０において、高弾性率かつ低伸び率の樹脂からなる第１樹脂層１１の厚さ（例えば、５〜１０μｍ）は、低弾性率かつ高伸び率の樹脂からなる第２樹脂層１２の厚さ（例えば、５０〜１５０μｍ程度）よりも大幅に薄い。これにより、ウェアラブル端末等に用いることが可能な可撓性を有する配線基板１を実現できる。
又、配線基板１では、導体層４０を構成するビア配線と、導体層２０の上面（配線層２２の上面）との接合部分は、高弾性率かつ低伸び率の樹脂からなる第１樹脂層１１により被覆されている。これにより、接合部分にかかる応力が緩和され、機械的な応力に対する接合部分の変形が少なくなるため、接合部分の接続信頼性を向上できる。接合部分の接続信頼性向上の具体例を以下に示す。
例えば、レーザにより絶縁層１０にビアホール１０ｘを形成する際には、大きな熱エネルギーが生じる。この場合、仮に、接合部分を低弾性率かつ高伸び率の樹脂からなる層（樹脂層Ｘとする）により被覆したとすると、導体層２０と樹脂層Ｘとの熱膨張係数の差により生じる応力を十分に緩和できず、導体層２０と樹脂層Ｘとの密着力が低下してしまう。導体層２０と樹脂層Ｘとの密着力が低下すると、レーザによるビアホール１０ｘ形成後のデスミア処理において導体層２０と樹脂層Ｘとの間でハローイング（機械的要因で生じる破壊又は剥離）が発生するおそれが高くなる。ハローイングが発生すると、隣接するビア配線間でショート不良が発生するため配線基板１の配線間の接続信頼性が低下する。
これに対して、配線基板１では、接合部分は高弾性率かつ低伸び率の樹脂からなる第１樹脂層１１により被覆されている。そのため、レーザにより絶縁層１０にビアホール１０ｘを形成する際に導体層２０と第１樹脂層１１との熱膨張係数の差により生じる応力が十分に緩和されるため、導体層２０と第１樹脂層１１と密着力を確保できる。その結果、レーザによるビアホール１０ｘ形成後のデスミア処理におけるハローイングの発生を抑制できるため、配線基板１の配線間の接続信頼性を向上できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、絶縁層１０の形成方法の他の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。まず、第１の実施の形態の図２（ａ）から図３（ｂ）と同様の工程を実行して図６（ａ）の構造体を作製する。
次に、図６（ｂ）に示す工程では、予め第１樹脂層１１上に第２樹脂層１２が積層された絶縁性多層フィルムからなる絶縁層１０を準備する。そして、図６（ａ）に示す構造体の絶縁層３０の上面に導体層２０を被覆するように絶縁層１０をラミネートする。その後、絶縁層１０を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。以降の工程は、第１の実施の形態の図４（ａ）以降と同様である。
このように、第１樹脂層１１及び第２樹脂層１２を絶縁層３０の上面に順次積層して絶縁層１０を形成してもよいし、予め第１樹脂層１１上に第２樹脂層１２が積層された絶縁性多層フィルムを絶縁層３０の上面にラミネートして絶縁層１０を形成してもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、導体層を被覆する第１樹脂層の形状が異なる例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図７を参照するに、第１の実施の形態の変形例２に係る配線基板１Ａは、絶縁層１０が絶縁層１０Ａに置換された点が配線基板１（図１参照）と相違する。
絶縁層１０Ａは、第１樹脂層１１Ａと、第２樹脂層１２Ａとを有する２層構造の層間絶縁層である。
第１樹脂層１１Ａは、導体層２０の上面及び側面を被覆している。但し、第１の実地の形態の第１樹脂層１１とは異なり、第１樹脂層１１Ａは導体層２０の上面及び側面に沿って形成され、絶縁層３０の上面全面には延在していない。第１樹脂層１１Ａは、第１樹脂層１１と同様の樹脂により構成することができる。
導体層２０の上面に形成された第１樹脂層１１Ａの厚さ、及び導体層２０の各々の側面に形成された第１樹脂層１１Ａの厚さは、例えば、５〜１０μｍ程度とすることができる。
第２樹脂層１２Ａは、第１樹脂層１１Ａの上面及び側面を被覆するように、絶縁層３０の上面に形成されている。第２樹脂層１２Ａは、第２樹脂層１２と同様の樹脂により構成することができる。第２樹脂層１２Ａの厚さ（第１樹脂層１１Ａの上面から第２樹脂層１２Ａの上面までの厚さ）は、第１樹脂層１１Ａよりも厚く、例えば、５０〜１５０μｍ程度とすることができる。
図８は、第２の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。まず、第１の実施の形態の図２（ａ）から図３（ｂ）と同様の工程を実行して図８（ａ）の構造体を作製する。
次に、図８（ｂ）に示す工程では、絶縁層３０の上面に導体層２０を被覆するように、Ｂステージ状態（半硬化状態）の第１樹脂層１１Ａを形成する。但し、第１樹脂層１１Ａは導体層２０の上面及び側面に沿って形成し、絶縁層３０の上面全面には延在させない。第１樹脂層１１Ａは、例えば、液状又はペースト状の樹脂をスクリーン印刷法やインクジェット印刷法等で絶縁層３０の上面の所望の位置のみに塗布して形成できる。
但し、図３（ｃ）と同様にＢステージ状態（半硬化状態）のフィルム状の樹脂を絶縁層３０の上面全面にラミネートし、その後不要部分をフォトリソグラフィ法やレーザ加工法等で除去し、導体層２０の上面及び側面に沿った第１樹脂層１１Ａを形成してもよい。第１樹脂層１１Ａの材料や厚さは前述の通りである。なお、この工程では、第１樹脂層１１Ａの硬化は行わない。
次に、図８（ｃ）に示す工程では、絶縁層３０の上面に、第１樹脂層１１Ａの上面及び側面を被覆するようにＢステージ状態（半硬化状態）の第２樹脂層１２Ａを形成する。第２樹脂層１２Ａは、例えば、絶縁層３０の上面に、Ｂステージ状態（半硬化状態）のフィルム状の樹脂を第１樹脂層１１Ａの上面及び側面を被覆するようにラミネートすることで形成できる。或いは、絶縁層３０の上面に、液状又はペースト状の樹脂をスクリーン印刷法、ロールコート法、又は、スピンコート法等で第１樹脂層１１Ａの上面及び側面を被覆するように塗布して形成してもよい。第２樹脂層１２Ａの材料や厚さは前述の通りである。絶縁層３０の上面に第１樹脂層１１Ａの上面及び側面を被覆する第２樹脂層１２Ａを積層後、第１樹脂層１１Ａ及び第２樹脂層１２Ａを所定温度に加熱して硬化させ、絶縁層１０Ａを作製する。必要に応じて、加圧しながら加熱してもよい。
次に、図８（ｄ）に示す工程では、絶縁層１０Ａに、絶縁層１０Ａ（第２樹脂層１２Ａ及び第１樹脂層１１Ａ）を貫通し導体層２０の上面を露出させるビアホール１０ｘを形成する。ビアホール１０ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール１０ｘは、ソルダーレジスト層５０が形成される側に開口されている開口部の径が導体層２０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。ビアホール１０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール１０ｘの底部に露出する導体層２０の上面に付着した絶縁層１０Ａの樹脂残渣を除去する。以降の工程は、第１の実施の形態の図４（ｂ）以降と同様である。
このように、配線基板１Ａの絶縁層１０Ａにおいて、高弾性率かつ低伸び率の樹脂からなる第１樹脂層１１Ａの厚さ（例えば、５〜１０μｍ）は、低弾性率かつ高伸び率の樹脂からなる第２樹脂層１２Ａの厚さ（例えば、５０〜１５０μｍ程度）よりも大幅に薄い。そして、配線基板１Ａにおいて、第１樹脂層１１Ａは導体層２０の上面及び側面に沿って形成され、絶縁層３０の上面全面には延在していない。そのため、配線基板１Ａにおいて絶縁層１０Ａ中に占める第１樹脂層１１Ａの割合は、配線基板１において絶縁層１０中に占める第１樹脂層１１の割合よりも少ない。その結果、配線基板１よりも更に可撓性に優れた配線基板１Ａを実現できる。
又、配線基板１Ａでは、導体層４０を構成するビア配線と、導体層２０の上面（配線層２２の上面）との接合部分は、配線基板１と同様に、高弾性率かつ低伸び率の樹脂からなる第１樹脂層１１Ａにより被覆されている。これにより、接合部分にかかる応力が緩和され、機械的な応力に対する接合部分の変形が少なくなるため、接合部分の接続信頼性を向上できる。例えば、配線基板１と同様に、レーザによるビアホール１０ｘ形成後のデスミア処理におけるハローイングの発生を抑制できるため、配線基板１Ａの配線間の接続信頼性を向上できる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、絶縁層３０に開口部を形成する例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第１の実施の形態の変形例３に係る配線基板を例示する断面図である。図９を参照するに、第１の実施の形態の変形例３に係る配線基板１Ｂは、絶縁層３０に、絶縁層３０を貫通し密着層２１の下面を露出する開口部３０ｘが形成されている点が配線基板１（図１参照）と相違する。
開口部３０ｘ内に露出する導体層２０は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。又、必要に応じ、開口部３０ｘ内に露出する導体層２０の下面に、例えば無電解めっき法により金属層を形成したり、ＯＳＰ処理を施してもよい。金属層やＯＳＰ処理は、第１の実施の形態の金属層６０やＯＳＰ処理と同様とすることができる。
開口部３０ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成した開口部３０ｘは、絶縁層３０の下面側に開口されている開口部の径が導体層２０の下面（密着層２１の下面）によって形成された開口部の底面の径よりも大きい円錐台状の凹部となる。開口部３０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、開口部３０ｘの底部に露出する導体層２０の下面に付着した絶縁層３０の樹脂残渣を除去する。
図２（ｂ）を参照して説明したように、密着層２１は、例えば、無電解めっき法やスパッタ法等により絶縁層３０の上面に形成される。すなわち、密着層２１は、絶縁層３０の上面に析出した層である。そのため、絶縁層３０の上面と密着層２１の下面との密着力は強固なものである。従って、レーザにより絶縁層３０に開口部３０ｘを形成する際に生じる熱エネルギーにより両者の密着力が大きく低下することはない。その結果、レーザによる開口部３０ｘ形成後のデスミア処理におけるハローイングの発生を抑制できるため、配線基板１Ｂの配線間の接続信頼性を向上できる。
〈第２の実施の形態〉
第２の実施の形態では、絶縁層１０が最下層となる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、第２の実施の形態に係る配線基板を例示する断面図である。図１０を参照するに、第２の実施の形態に係る配線基板１Ｃは、絶縁層１０の下面側に絶縁層３０（図１参照）に相当する絶縁層を有していなく、かつ、導体層２０が導体層２０Ｃに置換された点が配線基板１（図１参照）と相違する。
配線基板１Ｃでは、絶縁層１０が最下層である。絶縁層１０の第１樹脂層１１は導体層２０Ｃの上面及び側面を被覆し、導体層２０Ｃの下面は第１樹脂層１１の下面から露出している。第１樹脂層１１の下面と導体層２０Ｃの下面とは、例えば、面一とすることができる。但し、導体層２０の下面が第１樹脂層１１の下面よりも第１樹脂層１１の上面側に窪んだ位置にあってもよい。
導体層２０Ｃは、密着層２１に相当する層を有していなく、配線層２２に相当する単一層からなる。導体層２０Ｃの材料としては、例えば、銅（Ｃｕ）等を用いることができる。導体層２０Ｃの厚さは、例えば、１０〜２０μｍ程度とすることができる。
絶縁層１０から露出する導体層２０Ｃの下面を、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして使用してもよい。又、必要に応じ、絶縁層１０から露出する導体層２０Ｃの下面に、例えば無電解めっき法により金属層を形成したり、ＯＳＰ処理を施してもよい。金属層やＯＳＰ処理は、第１の実施の形態の金属層６０やＯＳＰ処理と同様とすることができる。
図１１は、第２の実施の形態に係る配線基板の製造工程を例示する図である。まず、図１１（ａ）に示す工程では、上面が平坦面である金属箔（例えば、銅箔）からなる支持体３００を準備し、支持体３００の上面に導体層２０Ｃの形成位置に対応する開口部３１０ｘを備えたレジスト層３１０を形成する。具体的には、例えば、支持体３００の上面に、レジスト層３１０として感光性のドライフィルムレジストをラミネートし、露光及び現像をして開口部３１０ｘを形成する。
次に、図１１（ｂ）に示す工程では、レジスト層３１０の開口部３１０ｘ内に露出する支持体３００の上面に導体層２０Ｃを形成する。導体層２０Ｃは、例えば、支持体３００を給電層に利用した電解めっき法により形成することができる。導体層２０Ｃの材料や厚さは、前述の通りである。
次に、図１１（ｃ）に示す工程では、レジスト層３１０を除去する。そして、
図１１（ｄ）に示す工程では、支持体３００の上面全面に導体層２０Ｃを被覆するようにＢステージ状態（半硬化状態）の第１樹脂層１１を形成する。第１樹脂層１１は、例えば、Ｂステージ状態（半硬化状態）のフィルム状の樹脂を支持体３００の上面全面にラミネートすることで形成できる。或いは、液状又はペースト状の樹脂をスクリーン印刷法、ロールコート法、又は、スピンコート法等で支持体３００の上面全面に塗布して形成してもよい。第１樹脂層１１の材料や厚さは前述の通りである。なお、この工程では、第１樹脂層１１の硬化は行わない。以降の工程は、第１の実施の形態の図３（ｄ）以降と同様である。
なお、支持体３００と導体層２０Ｃが共に銅からなる場合には、エッチングにより支持体３００を除去する際に、導体層２０Ｃの下面側がエッチングされ、導体層２０の下面が第１樹脂層１１の下面よりも第１樹脂層１１の上面側に窪んだ位置に露出する。又、導体層２０Ｃが銅からなり、支持体３００がニッケル、クロム、鉄等、銅からなる導体層２０とは異なるエッチング液で除去可能な金属箔からなる場合には、導体層２０の下面が第１樹脂層１１の下面と面一となる。
このように、配線基板１Ｃにおいて、絶縁層１０の下面側に絶縁層３０（図１参照）に相当する絶縁層を形成せず、かつ、導体層２０を密着層２１に相当する層を有しない配線層２２に相当する単一層から形成してもよい。この場合にも、第１の実施の形態と同様の効果を奏する。
〈第２の実施の形態の変形例１〉
第２の実施の形態の変形例１では、絶縁層３０の形成方法の他の例を示す。なお、第２の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２は、第２の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。まず、第２の実施の形態の図１１（ａ）から図１１（ｃ）と同様の工程を実行して図１２（ａ）の構造体を作製する。
次に、図１２（ｂ）に示す工程では、予め第１樹脂層１１上に第２樹脂層１２が積層された絶縁性多層フィルムからなる絶縁層１０を準備する。そして、図１２（ａ）に示す構造体の支持体３００の上面に導体層２０Ｃを被覆するように絶縁層１０をラミネートする。その後、絶縁層１０を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。以降の工程は、第１の実施の形態の図４（ａ）以降と同様である。
このように、第１樹脂層１１及び第２樹脂層１２を支持体３００の上面に順次積層して絶縁層１０を形成してもよいし、予め第１樹脂層１１上に第２樹脂層１２が積層された絶縁性多層フィルムを支持体３００の上面にラミネートして絶縁層１０を形成してもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、図９に示す配線基板１Ｂや図１０に示す配線基板１Ｃにおいて、図７に示す配線基板１Ａと同様に、第１樹脂層１１を導体層２０の上面及び側面に沿って形成してもよい。これにより、配線基板１Ｂや配線基板１Ｃよりも更に可撓性に優れた配線基板を実現できる。
１、１Ａ、１Ｂ、１Ｃ 配線基板
１０、３０、３０Ａ 絶縁層
１０ｘ ビアホール
１１、１１Ａ 第１樹脂層
１２、１２Ａ 第２樹脂層
２０、２０Ｃ、４０ 導体層
２１、４１ 密着層
２２、４２ 配線層
３０ｘ、５０ｘ、３１０ｘ、３２０ｘ 開口部
５０ ソルダーレジスト層
３００ 支持体
３１０、３２０ レジスト層

Claims (10)

  1. 第１樹脂層と、前記第１樹脂層の一方の面を被覆する第２樹脂層と、を有する絶縁層と、
    一方の面及び側面が前記第１樹脂層に被覆され、他方の面が前記第１樹脂層の他方の面から露出する第１導体層と、
    前記第２樹脂層の前記第１樹脂層の一方の面と接する面の反対面に形成された配線パターン、及び前記第２樹脂層及び前記第１樹脂層を貫通し前記配線パターンと前記第１導体層の一方の面とを接続するビア配線、を含む第２導体層と、を有し、
    前記第１樹脂層は前記第２樹脂層よりも高弾性率かつ低伸び率の樹脂から構成されている配線基板。
  2. 前記第１樹脂層の他方の面及び前記第１導体層の他方の面を被覆する他の絶縁層を有し、
    前記他の絶縁層は、前記第２樹脂層と同じ樹脂により構成されている請求項１に記載の配線基板。
  3. 前記第１導体層は、前記他の絶縁層と接する密着層と、前記密着層上に形成された配線層と、を有する請求項２に記載の配線基板。
  4. 前記他の絶縁層を貫通し、前記密着層を露出する開口部を有する請求項３に記載の配線基板。
  5. 前記第１樹脂層は前記第１導体層の一方の面及び側面に沿って形成され、前記第２樹脂層は前記第１樹脂層の一方の面及び側面を被覆する請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記第２樹脂層は、前記第１樹脂層の一方の面全面を被覆する請求項１乃至４の何れか一項に記載の配線基板。
  7. 支持体上に、第１導体層を形成する工程と、
    前記支持体上に、前記第１導体層の一方の面及び側面を被覆する第１樹脂層と、前記第１樹脂層の一方の面を被覆する第２樹脂層と、を有する絶縁層を形成する工程と、
    レーザ加工法により、前記第２樹脂層及び前記第１樹脂層を貫通し、前記第１導体層の一方の面を露出するビアホールを形成する工程と、
    前記第２樹脂層の前記第１樹脂層の一方の面と接する面の反対面に形成された配線パターン、及び前記ビアホールを充填し前記配線パターンと前記第１導体層の一方の面とを接続するビア配線、を含む第２導体層を形成する工程と、
    前記支持体を除去する工程と、を有し、
    前記絶縁層を形成する工程では、前記第１樹脂層を前記第２樹脂層よりも高弾性率かつ低伸び率の樹脂から構成する配線基板の製造方法。
  8. 前記第１導体層を形成する工程よりも前に、前記支持体の直上に他の絶縁層を形成する工程を有し、
    前記第１導体層を形成する工程では、前記他の絶縁層の直上に第１導体層を形成し、
    前記他の絶縁層を形成する工程では、前記他の絶縁層を前記第２樹脂層と同じ樹脂により構成する請求項７に記載の配線基板の製造方法。
  9. 前記他の絶縁層の直上に第１導体層を形成する工程は、
    前記他の絶縁層の直上に密着層を形成する工程と、
    前記密着層上に配線層を形成する工程と、を有する請求項８に記載の配線基板の製造方法。
  10. 前記絶縁層を形成する工程では、
    予め前記第１樹脂層上に前記第２樹脂層が積層された絶縁性多層フィルムを準備し、
    前記支持体上に、前記第１導体層の一方の面及び側面を被覆するように、前記絶縁性多層フィルムをラミネートする請求項７乃至９の何れか一項に記載の配線基板の製造方法。
JP2018105370A 2018-05-31 2018-05-31 配線基板及びその製造方法 Active JP7148278B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018105370A JP7148278B2 (ja) 2018-05-31 2018-05-31 配線基板及びその製造方法
US16/418,168 US10510649B1 (en) 2018-05-31 2019-05-21 Interconnect substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018105370A JP7148278B2 (ja) 2018-05-31 2018-05-31 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019212692A true JP2019212692A (ja) 2019-12-12
JP7148278B2 JP7148278B2 (ja) 2022-10-05

Family

ID=68695277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018105370A Active JP7148278B2 (ja) 2018-05-31 2018-05-31 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US10510649B1 (ja)
JP (1) JP7148278B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113260135A (zh) * 2020-02-13 2021-08-13 群创光电股份有限公司 电子装置以及制造可挠性电路板的方法
KR20220053310A (ko) * 2020-10-22 2022-04-29 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037365A (ja) * 2001-07-25 2003-02-07 Kyocera Corp 多層配線基板
JP2003204169A (ja) * 2002-01-10 2003-07-18 Toppan Printing Co Ltd 可撓性を有する多層配線板
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2018032827A (ja) * 2016-08-26 2018-03-01 大日本印刷株式会社 配線基板及び表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
EP3127699B1 (en) * 2014-03-31 2021-04-28 Sekisui Chemical Co., Ltd. Thermoplastic resin film and laminated glass
CN108476585B (zh) * 2015-12-02 2021-05-18 弗莱克斯有限公司 Pcb混合重分布层

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037365A (ja) * 2001-07-25 2003-02-07 Kyocera Corp 多層配線基板
JP2003204169A (ja) * 2002-01-10 2003-07-18 Toppan Printing Co Ltd 可撓性を有する多層配線板
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2018032827A (ja) * 2016-08-26 2018-03-01 大日本印刷株式会社 配線基板及び表示装置

Also Published As

Publication number Publication date
US10510649B1 (en) 2019-12-17
JP7148278B2 (ja) 2022-10-05
US20190371717A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP6133227B2 (ja) 配線基板及びその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP6169955B2 (ja) 配線基板及びその製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
US20070069360A1 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP4452650B2 (ja) 配線基板およびその製造方法
JP2018026437A (ja) 配線基板及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP6341714B2 (ja) 配線基板及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP6533680B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102449368B1 (ko) 다층 인쇄회로기판
JP7148278B2 (ja) 配線基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
US11923282B2 (en) Wiring substrate
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220711

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220719

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220922

R150 Certificate of patent or registration of utility model

Ref document number: 7148278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150