JP6133227B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6133227B2
JP6133227B2 JP2014066936A JP2014066936A JP6133227B2 JP 6133227 B2 JP6133227 B2 JP 6133227B2 JP 2014066936 A JP2014066936 A JP 2014066936A JP 2014066936 A JP2014066936 A JP 2014066936A JP 6133227 B2 JP6133227 B2 JP 6133227B2
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating layer
insulating
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014066936A
Other languages
English (en)
Other versions
JP2015191968A5 (ja
JP2015191968A (ja
Inventor
清水　規良
規良 清水
章司 渡辺
章司 渡辺
小山　利徳
利徳 小山
六川　昭雄
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014066936A priority Critical patent/JP6133227B2/ja
Priority to US14/613,591 priority patent/US9820391B2/en
Publication of JP2015191968A publication Critical patent/JP2015191968A/ja
Publication of JP2015191968A5 publication Critical patent/JP2015191968A5/ja
Application granted granted Critical
Publication of JP6133227B2 publication Critical patent/JP6133227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Description

本発明は、配線基板及びその製造方法に関する。
従来、受動部品を内蔵した配線基板において、配線層の高密度化を可能とする技術が検討されている。具体的には、熱硬化性樹脂を積層した絶縁層を含む低配線密度層上に、感光性樹脂を積層した絶縁層を含む高配線密度層を形成した配線基板が知られている。なお、受動部品は、低配線密度層に内蔵されている。
上記配線基板では、低配線密度層であるコア基板の表面の配線層をコア基板の表面の絶縁層（熱硬化性樹脂）に埋設させ、その上に高配線密度層を形成する手法を採用することで、配線層の高密度化が可能になるとしている（例えば、特許文献１参照）。
特開平１１−１２６９７８号公報
しかしながら、上記手法では、コア基板の表面の絶縁層（熱硬化性樹脂）には微細な配線を形成できず、コア基板の表面の絶縁層（熱硬化性樹脂）上に感光性樹脂からなる絶縁層を形成し、その上に微細配線を形成することになる。
すなわち、コア基板の表面の配線層を絶縁層（熱硬化性樹脂）に埋設させるだけでは、絶縁層（熱硬化性樹脂）に直接微細な配線を形成できないため、配線層の高密度化が十分に実現できたとはいえない。
本発明は、上記の点に鑑みてなされたものであり、配線層の高密度化を実現可能な配線基板を提供することを課題とする。
本配線基板は、複数の第１絶縁層と、前記複数の第１絶縁層のうち、最上層の第１絶縁層の上面に積層された複数の第２絶縁層と、を有し、前記複数の第１絶縁層間には第１配線層が形成され、前記最上層の第１絶縁層の上面及び前記複数の第２絶縁層間には第２配線層が形成され、前記複数の第１絶縁層は非感光性樹脂からなり、前記複数の第２絶縁層は感光性樹脂からなり、前記複数の第１絶縁層にはビアホールに金属が充填された第１ビア配線が埋設され、前記複数の第２絶縁層にはビアホールに金属が充填された第２ビア配線が埋設され、前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面から露出し、前記複数の第２配線層うち、前記最上層の第１絶縁層の上面に形成された最下層の前記第２配線層と直接接合されており、前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面と面一であり、前記複数の第２配線層は、前記第１配線層よりも配線密度が高く形成され前記複数の第２配線層は、シード層上に電解めっき層を積層した構造であり、前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面に形成された最下層の第２配線層を構成する前記シード層と直接接合されていることを要件とする。
開示の技術によれば、配線層の高密度化を実現可能な配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第２の実施の形態に係る配線基板を例示する図である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態の変形例に係る配線基板を例示する断面図である。 第１の実施の形態の変形例に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態の応用例１に係る半導体パッケージを例示する断面図である。 第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図（その１）である。 第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図（その２）である。 第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図（その３）である。 第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図（その４）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ｂ）は図１（ａ）のＡ部の拡大図である。図１を参照するに、第１の実施の形態に係る配線基板１は、第１の配線部材１０と、第１の配線部材１０の一方の側に積層された第２の配線部材３０と、第１の配線部材１０の他方の側に積層されたソルダーレジスト層４０とを有するコアレス基板である。配線基板１の平面形状は、例えば、４０ｍｍ角の正方形状とすることができる。但し、これには限定されず、平面形状は任意の形状とすることができる。
なお、本実施の形態では、便宜上、配線基板１の配線層３７側を上側又は一方の側、ソルダーレジスト層４０側を下側又は他方の側とする。又、各部位の配線層３７側の面を一方の面又は上面、ソルダーレジスト層４０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層３６の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層３６の一方の面の法線方向から視た形状を指すものとする。
以下、第１の配線部材１０、第２の配線部材３０、及びソルダーレジスト層４０について詳説する。まず、第１の配線部材１０について説明する。第１の配線部材１０は、第２の配線部材３０よりも配線密度の低い配線層が形成された低密度配線層である。
第１の配線部材１０は、配線層１２と、絶縁層１３と、配線層１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８とが順次積層された構造とされている。なお、絶縁層１３、１５、及び１７は、本発明に係る第１絶縁層の代表的な一例である。又、配線層１４及び１６は、本発明に係る第１配線層の代表的な一例である。又、配線層１８は、本発明に係る第１ビア配線の代表的な一例である。
配線層１２は、第１の配線部材１０の最下層に形成されている。配線層１２は、例えば、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜、及び銅（Ｃｕ）膜を、金（Ａｕ）膜がソルダーレジスト層４０側となるように、この順番で順次積層した構造とすることができる。なお、配線層１２において、パラジウム（Ｐｄ）膜やニッケル（Ｎｉ）膜は形成しなくてもよい。
配線層１２の下面（上記の場合、金（Ａｕ）膜の下面）は絶縁層１３の下面から露出しており、上面（配線層１４との接続部を除く）及び側面は絶縁層１３に覆われている。配線層１２の下面は、例えば、絶縁層１３の下面と面一とすることができる。配線層１２の厚さ（配線層１２を構成する各膜の総厚）は、例えば、１０〜２０μｍ程度とすることができる。配線層１２の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。配線層１２のピッチは、例えば１００〜２００μｍ程度とすることができる。
絶縁層１３は、配線層１２を覆うように形成されている。絶縁層１３の材料としては、例えば、エポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。絶縁層１３の厚さは、例えば２０〜４５μｍ程度とすることができる。絶縁層１３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１４は、絶縁層１３の一方の側に形成されており、配線層１２と電気的に接続されている。配線層１４は、絶縁層１３を貫通し配線層１２の一方の面を露出するビアホール１３ｘ内に充填されたビア配線、及び絶縁層１３の一方の面に形成された配線パターンを含んで構成されている。ビアホール１３ｘは、絶縁層１５側に開口されている開口部の径が配線層１２の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール１３ｘの開口部の径は、例えば、６０〜７０μｍ程度とすることができる。
配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４を構成する配線パターンの厚さは、例えば、１０〜２０μｍ程度とすることができる。配線層１４のラインアンドスペース（以降、ライン／スペースと略す）は、例えば、２０μｍ／２０μｍ程度とすることができる。なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが２０μｍ／２０μｍと記載されていた場合、配線幅が２０μｍで隣り合う配線同士の間隔が２０μｍであることを表す。
絶縁層１５は、絶縁層１３の一方の面に、配線層１４を覆うように形成されている。絶縁層１５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層１５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１６は、絶縁層１５の一方の側に形成されており、配線層１４と電気的に接続されている。配線層１６は、絶縁層１５を貫通し配線層１４の一方の面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の一方の面に形成された配線パターンを含んで構成されている。ビアホール１５ｘは、絶縁層１７側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール１５ｘの開口部の径は、例えば６０〜７０μｍ程度とすることができる。配線層１６の材料、配線層１６を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１４と同様とすることができる。
絶縁層１７は、絶縁層１５の一方の面に、配線層１６を覆うように形成されている。又、絶縁層１７の上面１７ａは研磨された面である。絶縁層１７の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。なお、絶縁層１７として感光性の絶縁性樹脂を用いることは好ましくない。感光性の絶縁性樹脂は１０μｍ程度の厚さにしか形成できないため、１０〜２０μｍ程度の厚さの配線層１６と絶縁層１５の上面とで形成される凹凸に沿った形状となり、絶縁層１７の上面１７ａを平坦にすることが困難だからである。
配線層１８は、絶縁層１７に埋設されたビア配線である。より詳しくは、配線層１８は、絶縁層１７を貫通し配線層１６の一方の面を露出するビアホール１７ｘ内に充填されたビア配線であり、配線層１６と電気的に接続されている。ビアホール１７ｘは、第２の配線部材３０側に開口されている開口部の面積が配線層１６の上面によって形成された開口部の底面の面積よりも大きくなる凹部とされている。例えば、ビアホール１７ｘの両側の開口部が円形であれば、ビアホール１７ｘは、逆円錐台状の凹部となる。この場合、ビアホール１７ｘの第２の配線部材３０側に開口されている開口部の径は、例えば６０〜７０μｍ程度とすることができる。
このようなビアホール１７ｘの形状により、配線層１８の一方の端面１８ａは、他方の端面（絶縁層１５側の端面）よりも面積が大きくなる。配線層１８の一方の端面１８ａは、例えば、絶縁層１７の上面１７ａと面一とすることができる。配線層１８の一方の端面１８ａは、絶縁層１７の上面１７ａから露出し、研磨された平滑な面であり、第２の配線部材３０を構成する配線層３１と直接接合されている。又、配線層１８の他方の端面は、絶縁層１７内で配線層１６を構成する配線パターンの上面と直接接合されている。配線層１８の材料は、例えば、配線層１４と同様とすることができる。
なお、絶縁層１７の上面１７ａは平坦度を向上するために研磨された面であり、例えば、Ｒａ１５〜４０ｎｍ程度とされている。これは、研磨前の１／１０程度の粗度である。又、絶縁層１７と同じ材料からなる絶縁層１３や絶縁層１５の上面と比べて粗度が小さく、平滑な面である。絶縁層１７の上面１７ａの粗度を低減して平坦度を向上することにより、絶縁層１７の上面１７ａに微細配線（高密度の配線パターン）である配線層３１の形成が可能となる。
このように、本実施の形態では、第２の配線部材３０側の配線層１８は、絶縁層１７のビアホール１７ｘに形成されたビア配線のみからなる。言い換えれば、配線層１８には、絶縁層１７の上面１７ａに一体的に形成される配線パターンはない。配線層１８と配線層３１は、電気的には接続されているが、一体的ではない。このような構造とすることにより、絶縁層１７の上面１７ａを平坦な面にできるため、絶縁層１７上に配線層３１として高密度の配線パターン（例えば、ライン／スペースが２μｍ／２μｍ程度）を形成することが可能となる。
なお、後述する製造方法において、配線層３１をセミアディティブ法で形成した場合には、図１（ｂ）に示すように、配線層３１は、シード層３１ａ上に電解めっき層３１ｂを積層した構造となる。そして、配線層１８の一方の端面１８ａは、配線層３１を構成するシード層３１ａ（例えば、チタン（Ｔｉ）層と銅（Ｃｕ）層との積層体等）と直接接合される。
なお、本実施の形態では、第１の配線部材１０に３層の絶縁層（絶縁層１３、１５、１７）が形成されている。しかし、第１の配線部材１０に形成される絶縁層の数は３層以外としても構わない。又、本実施の形態では、第１の配線部材１０に４層の配線層（配線層１２、１４、１６、１８）が形成されている。しかし、第１の配線部材１０に形成される配線層の数は４層以外としても構わない。
次に、第２の配線部材３０について説明する。第２の配線部材３０は、第１の配線部材１０よりも配線密度の高い配線層が形成された高密度配線層である。第２の配線部材３０は、第１の配線部材１０上に順次積層された配線層３１と、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７とを有する。なお、配線層３１、３３、及び３５は、本発明に係る第２配線層の代表的な一例である。又、絶縁層３２、３４、及び３６は、本発明に係る第２絶縁層の代表的な一例である。
第２の配線部材３０の厚さ（絶縁層３２、３４、３６、及び、配線層３１、３３、３５を含む部分の厚さ）は、例えば、２０〜４０μｍ程度とすることができる。なお、本願において『第２の配線部材３０の厚さ』は、配線層３７の突出部を含まない、絶縁層のみが積層された部分の厚さを指すものとする。
配線層３１は、第１の配線部材１０の絶縁層１７の上面１７ａに形成されている配線パターンである。配線層３１の下面の一部は、第１の配線部材１０の配線層１８の一方の端面１８ａと接しており、両者は電気的に接続されている。配線層３１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３１は、例えば、銅層と他の金属層との積層構造としてもよい。配線層３１の厚さは、例えば、１〜３μｍ程度とすることができる。配線層３１のライン／スペースは、例えば、２μｍ／２μｍ程度とすることができる。
絶縁層３２は、第１の配線部材１０の絶縁層１７の上面１７ａに、配線層３１を覆うように形成された、絶縁層１３、１５、及び１７よりも薄い絶縁層である。絶縁層３２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。絶縁層３２の厚さは、例えば５〜１０μｍ程度とすることができる。
絶縁層３２は、絶縁層１３、１５、及び１７よりも少ない量のフィラー（粒径１μｍ程度）を含有しているか、又は、フィラーを全く含有していないことが好ましい。フィラーの含有量が多くなると、絶縁層３２の上面にフィラーによる凹凸が形成されやすく、絶縁層３２の上面に形成する配線層３３の高密度化に不利となるためである。又、フィラーの含有量が多くなると、フォトリソグラフィ工程において露光が不可能となるためである。
配線層３３は、絶縁層３２の一方の側に形成されており、配線層３１と電気的に接続されている。配線層３３は、絶縁層３２を貫通し配線層３１の一方の面を露出するビアホール３２ｘ内に充填されたビア配線、及び絶縁層３２の一方の面に形成された配線パターンを含んで構成されている。なお、配線層３３を構成するビア配線は、本発明に係る第２ビア配線の代表的な一例である。ビアホール３２ｘは、絶縁層３４側に開口されている開口部の径が配線層３１の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール３２ｘの開口部の径は、例えば１０〜２０μｍ程度とすることができる。
配線層３３の材料、配線層３３を構成する配線パターンの厚さやライン／スペースは、例えば、配線層３１と同様とすることができる。なお、配線層３１は１〜３μｍ程度の厚さであり、１５〜３５μｍ程度の厚さの配線層１２より薄い。そのため、絶縁層３２として、第１の配線部材１０を構成する非感光性の絶縁性樹脂（厚さ２０〜４５μｍ程度）と比較して厚くすることが難しい感光性の絶縁性樹脂（厚さ５〜１０μｍ程度）を用いても、絶縁層３２の上面を平坦とすることができる。その結果、絶縁層３２の上面にも配線層３１と同程度の高密度の配線層３３を形成することが可能となる。
又、第２の配線部材３０を構成する各絶縁層として感光性の絶縁性樹脂を用いることにより、フォトリソグラフィ法によりビアホールを形成できるので、ビアホールの平面形状を小さくできる。ビアホールの平面形状が小さくなれば、ビアホールを介して上下に接続されるパッドの平面形状も小さくできる。その結果、各絶縁層に隣接する配線層の高密度化に有利となる。
又、感光性の絶縁性樹脂はフィラー（粒径１μｍ程度）を全く含有していないか、又はフィラーの含有量が少ないので、第２の配線部材３０を構成する各絶縁層の表面にフィラーによる凹凸が形成されにくい。その結果、各絶縁層上に形成する配線層の高密度化に有利となる。
絶縁層３４は、絶縁層３２の一方の面に、配線層３３を覆うように形成されている。絶縁層３４の材料や厚さは、例えば、絶縁層３２と同様とすることができる。絶縁層３４は、絶縁層３２と同様の理由により、絶縁層１３、１５、及び１７よりも少ない量のフィラーを含有しているか、又は、フィラーを全く含有していないことが好ましい。
配線層３５は、絶縁層３４の一方の側に形成されている。配線層３５は、絶縁層３４を貫通し配線層３３の一方の面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４の一方の面に形成された配線パターンを含んで構成されている。なお、配線層３５を構成するビア配線は、本発明に係る第２ビア配線の代表的な一例である。ビアホール３４ｘは、絶縁層３６側に開口されている開口部の径が配線層３３の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール３４ｘの開口部の径は、例えば１０〜２０μｍ程度とすることができる。
配線層３５の材料、配線層３５を構成する配線パターンの厚さやライン／スペースは、例えば、配線層３１と同様とすることができる。なお、配線層３３は１〜３μｍ程度の厚さであり、１５〜３５μｍ程度の厚さの配線層１２より薄いため、絶縁層３４として５〜１０μｍ程度の厚さの感光性の絶縁性樹脂を用いても、絶縁層３４の上面を平坦とすることができる。その結果、絶縁層３４の上面にも配線層３１と同程度の高密度の配線層３５を形成することが可能となる。
絶縁層３６は、絶縁層３４の一方の面に、配線層３５を覆うように形成されている。絶縁層３６の材料や厚さは、例えば、絶縁層３２と同様とすることができる。絶縁層３６は、絶縁層３２と同様の理由により、絶縁層１３、１５、及び１７よりも少ない量のフィラーを含有しているか、又は、フィラーを全く含有していないことが好ましい。
配線層３７は、絶縁層３６の一方の側に形成されている。配線層３７は、絶縁層３６を貫通し配線層３５の一方の面を露出するビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６の一方の面から突出するパッドを含んで構成されている。ビアホール３６ｘは、パッド側に開口されている開口部の径が配線層３５の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール３６ｘの開口部の径は、例えば１０〜２０μｍ程度とすることができる。
配線層３７の材料は、例えば、配線層３１と同様とすることができる。配線層３７の厚さ（絶縁層３６の一方の面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。配線層３７を構成するパッドの平面形状は、例えば、直径が２０〜３０μｍ程度の円形とすることができる。配線層３７を構成するパッドのピッチは、例えば、４０〜５０μｍ程度とすることができる。なお、配線層３７を構成するパッドは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線層３７を構成するパッドの表面（上面及び側面、又は上面のみ）に表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、配線層３７を構成するパッドの表面（上面及び側面、又は上面のみ）に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
次に、ソルダーレジスト層４０について説明する。ソルダーレジスト層４０は、第１の配線部材１０の他方の側に積層されている。より詳しくは、ソルダーレジスト層４０は、絶縁層１３の下面に配線層１２を選択的に露出するように形成された最外絶縁層である。ソルダーレジスト層４０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。ソルダーレジスト層４０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
ソルダーレジスト層４０は、開口部４０ｘを有し、開口部４０ｘの底部には第１の配線部材１０の配線層１２の一部が露出している。開口部４０ｘの底部に露出する配線層１２は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。なお、開口部４０ｘの底部に露出する配線層１２の下面に、前述の表面処理層を形成してもよい。
なお、第２の配線部材３０を構成する絶縁層の厚さ（絶縁層３２、３４、及び３６の合計の厚さ）に対するソルダーレジスト層４０の厚さを調整して上下のバランスを向上させることにより、配線基板１は反りに強い構造となる。例えば、ソルダーレジスト層４０の厚さは、第２の配線部材３０を構成する絶縁層の厚さ（絶縁層３２、３４、及び３６の合計の厚さ）と等しいか又は第２の配線部材３０よりも厚くすることができる。
配線基板１において、非感光性の絶縁性樹脂を主成分とする絶縁層１３、１５、１７の弾性率（せん断弾性係数＝横弾性係数）は約５〜１５ＧＰａ程度とし、熱膨張係数（線膨張係数）は約１０〜４０ｐｐｍ／℃程度とすることが好ましい。又、感光性の絶縁性樹脂を主成分とする絶縁層３２、３４、及び３６の弾性率は約５ＧＰａ程度とし、熱膨張係数は約５０〜７０ｐｐｍ／℃程度とすることが好ましい。又、感光性の絶縁性樹脂を主成分とするソルダーレジスト層４０の弾性率は約２〜４ＧＰａ程度とし、熱膨張係数は約４０〜５０ｐｐｍ／℃程度とすることが好ましい。
なお、各絶縁層の熱膨張係数は、例えば、フィラーの含有量により所定値に調整できる。但し、感光性樹脂を主成分とする絶縁層では、フィラーの含有量が多くなると露光が不可能となるため、含有可能なフィラーの量には制限（上限）がある。従って、感光性の絶縁性樹脂を主成分とする絶縁層の熱膨張係数は、非感光性の絶縁性樹脂を主成分とする絶縁層の熱膨張係数よりも大きくなる傾向がある。フィラーとしては、前述のシリカ（ＳｉＯ２）以外に、例えば、カオリン（Ａｌ２Ｓｉ２Ｏ５（ＯＨ４））、タルク（Ｍｇ３Ｓｉ４Ｏ１０（ＯＨ２））、アルミナ（Ａｌ２Ｏ３）等を用いてもよい。又、これらを混在させてもよい。
このような物性値（弾性率及び熱膨張係数）とすることにより、配線基板１は、第１の配線部材１０を中心として外側の方が軟らかくなる構造となる。そのため、上記のソルダーレジスト層４０と第２の配線部材３０の厚さの関係との相乗効果により、配線基板１の反りが抑制される。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図９は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
図２（ａ）〜図４（ａ）に示す工程は、第１の配線部材１０を作製する工程である。まず、図２（ａ）に示す工程では、支持体２５０を準備する。支持体２５０としては、金属箔、ガラス板、シリコン板等を用いることができるが、本実施の形態では、支持体２５０として銅箔を用いる。後述する図２（ｂ）に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図９（ａ）に示す工程で容易にエッチングで除去可能だからである。支持体２５０の厚さは、例えば３５〜１０５μｍ程度とすることができる。
次に、支持体２５０の一方の面２５０ａに、配線層１２に対応する開口部３００ｘを有するレジスト層３００を形成する。具体的には、支持体２５０の一方の面２５０ａに、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体２５０の一方の面２５０ａに、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。
そして、塗布又はラミネートしたレジストを露光及び現像することで開口部３００ｘを形成する。これにより、開口部３００ｘを有するレジスト層３００が形成される。なお、予め開口部３００ｘを形成したフィルム状のレジストを支持体２５０の一方の面２５０ａにラミネートしても構わない。開口部３００ｘは、配線層１２に対応する位置に形成されるが、その配設ピッチは、例えば１００〜２００μｍ程度とすることができる。開口部３００ｘの平面形状は、例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。
次に、図２（ｂ）に示す工程では、支持体２５０をめっき給電層に利用する電解めっき法等により、支持体２５０の一方の面２５０ａの開口部３００ｘ内に、配線層１２を形成する。具体的には、支持体２５０をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順に積層し、更に、銅（Ｃｕ）膜を積層する。なお、配線層１２において、パラジウム（Ｐｄ）膜やニッケル（Ｎｉ）膜は形成しなくてもよい。配線層１２を形成した後、図２（ａ）に示すレジスト層３００を除去する。
次に、図２（ｃ）に示す工程では、配線層１２を覆うように支持体２５０の一方の面２５０ａに絶縁層１３を形成する。絶縁層１３の材料としては、例えば、エポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（熱硬化性）を用いることができる。絶縁層１３の厚さは、例えば２０〜４５μｍ程度とすることができる。絶縁層１３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
絶縁層１３の材料として、フィルム状のエポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（熱硬化性）を用いた場合には、配線層１２を覆うように支持体２５０の一方の面２５０ａにフィルム状の絶縁性樹脂をラミネートする。そして、ラミネートした絶縁性樹脂を押圧しつつ、絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層１３を形成する。なお、絶縁性樹脂を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
絶縁層１３の材料として、液状又はペースト状のエポキシ系樹脂等を主成分とする非感光性の絶縁性樹脂（熱硬化性）を用いた場合には、配線層１２を覆うように支持体２５０の一方の面２５０ａに液状又はペースト状の絶縁性樹脂を塗布する。液状又はペースト状の絶縁性樹脂は、例えば、スピンコート法等により塗布できる。そして、塗布した絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層１３を形成する。
なお、絶縁層１３を形成する前に、配線層１２の上面を粗化しておくと、配線層１２と絶縁層１３との密着性が向上し好適である。配線層１２の上面の粗化は、例えば、蟻酸を用いたウェットエッチングにより行うことができる。
次に、図３（ａ）に示す工程では、絶縁層１３に、絶縁層１３を貫通し配線層１２の上面を露出するビアホール１３ｘを形成する。ビアホール１３ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法等により形成できる。ビアホール１３ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール１３ｘの底部に露出する配線層１２の表面に付着した樹脂残渣を除去することが好ましい。
次に、図３（ｂ）に示す工程では、絶縁層１３の一方の側に配線層１４を形成する。配線層１４は、絶縁層１３を貫通し配線層１２の一方の面を露出するビアホール１３ｘ内に充填されたビア配線、及び絶縁層１３の一方の面に形成された配線パターンを含んで構成される。配線層１４は、ビアホール１３ｘの底部に露出した配線層１２と電気的に接続される。
配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。一例として、セミアディティブ法を用いて配線層１４を形成する方法を以下に示す。
まず、無電解めっき法又はスパッタ法により、ビアホール１３ｘの底部に露出した配線層１２の上面及びビアホール１３ｘの内壁面を含む絶縁層１３上に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に配線層１４に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる電解めっき層（図示せず）を形成する。
続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層１４が形成される。つまり、絶縁層１３上にビアホール１３ｘ内に充填されたビア配線、及び絶縁層１３上に形成された配線パターンを含んで構成される配線層１４が形成される。
なお、この場合、配線層１４は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている（他の配線層についても同様）。
次に、図３（ｃ）に示す工程では、図２（ｃ）〜図３（ｂ）と同様の工程を繰り返すことにより、絶縁層１３上に、絶縁層１５、配線層１６、絶縁層１７、及び金属層１８０を積層する。各層の材料や厚さ等は、配線基板１の構造で説明した通りである。
なお、金属層１８０は、図４（ａ）に示す工程で配線層１８となる層であり、ビアホール１７ｘ内を充填すると共に絶縁層１７の上面１７ａに延在するように形成される。金属層１８０は、例えば、絶縁層１７の上面１７ａの全面に形成することができる。但し、金属層１８０において、絶縁層１７の上面１７ａに形成された部分は後工程で研磨により除去されてしまうので、ビアホール１７ｘ内を充填すると共に絶縁層１７の上面１７ａのビアホール１７ｘ近傍のみに延在するように金属層１８０を形成してもよい。
例えば、金属層１８０を絶縁層１７の上面１７ａの全面に形成する場合には、図３（ｂ）に示す工程において説明したセミアディティブ法において、シード層を形成後、レジスト層を形成せずに、シード層上の全面に電解めっき層を形成すればよい。
次に、図４（ａ）に示す工程では、金属層１８０を研磨して絶縁層１７の上面１７ａ及びビアホール１７ｘ内を充填する金属層１８０の上面を露出させ、ビアホール１７ｘ内に充填されたビア配線である配線層１８を形成する。配線層１８の一方の端面１８ａは、例えば、絶縁層１７の上面１７ａと面一とすることができる。
配線層１８は、例えば、図３（ｃ）に示す金属層１８０のビアホール１７ｘ内に充填された部分を除きＣＭＰ法（chemical mechanical polishing法）等を用いて研磨して除去することにより形成できる。この際、絶縁層１７の上面１７ａの一部を同時に除去してもよい。絶縁層１７の上面１７ａは、例えば、３〜５μｍ程度除去することができる。
なお、金属層１８０と共に絶縁層１７の上面１７ａを研磨し、絶縁層１７の上面１７ａの一部を除去することにより、絶縁層１７の上面１７ａの粗度を研磨前より小さくできる。つまり、絶縁層１７の上面１７ａの平坦度を向上できる。絶縁層１７の上面１７ａの粗度はＣＭＰ法を実行する前（研磨前）は、例えば、Ｒａ３００〜４００ｎｍ程度であり、ＣＭＰ法を実行することによりＲａ１５〜４０ｎｍ程度とすることができる。このように、絶縁層１７の上面１７ａの粗度を低減して平坦度を向上することにより、後工程において、微細配線（高密度の配線パターン）の形成が可能となる。以上の工程により、第１の配線部材１０が完成する。
図４（ｂ）〜図８（ｂ）に示す工程は、第２の配線部材３０を作製する工程である。まず、図４（ｂ）〜図５（ｂ）に示す工程では、第１の配線部材１０の絶縁層１７の上面１７ａに、所定の平面形状にパターニングされた配線層３１を形成する。配線層３１は、第１の配線部材１０の配線層１８と電気的に接続される。配線層３１は、セミアディティブ法等を用いて形成できる。
具体的には、まず、図４（ｂ）に示すように、支持体２５０の他方の面２５０ｂに、接着層２６０を介して、補強板２７０を貼り付ける。支持体２５０に更に補強板２７０を追加することにより、高密度配線層を形成する工程内における取り扱いを容易化することができる。
接着層２６０としては、例えば、自然光下では粘着力があり、紫外線を照射すると粘着力が低下し簡単に剥離するＵＶ（紫外線）発泡タイプの両面粘着テープを用いることができる。又、接着層２６０として、例えば、常温では粘着力があり、加熱すると粘着力が低下し簡単に剥離する熱発泡タイプの両面粘着テープ等を用いてもよい。又、接着層２６０として、例えば、機械的に剥離可能な両面粘着テープ等を用いてもよい。
補強板２７０としては、例えば、ガラス板、金属板、シリコン板等を用いることができる。但し、接着層２６０としてＵＶ（紫外線）発泡タイプの両面粘着テープを用いる場合には、ＵＶ（紫外線）を透過するガラス板を用いることが好ましい。補強板２７０の厚さは、例えば、２００μｍ程度とすることができる。
次に、例えば、スパッタ法により、絶縁層１７の上面１７ａ及び配線層１８の一方の端面１８ａにより形成される平坦面にチタン（Ｔｉ）層と銅（Ｃｕ）層を積層してシード層３１ａを形成する。チタン（Ｔｉ）層の厚さは、例えば、２０〜５０ｎｍ程度とすることができ、銅（Ｃｕ）層の厚さは、例えば、１００〜３００ｎｍ程度とすることができる。シード層３１ａの下層にチタン（Ｔｉ）層を形成することにより、絶縁層１７と配線層３１との密着性を向上できる。チタン（Ｔｉ）に代えて、窒化チタン（ＴｉＮ）等を用いても構わない。チタン（Ｔｉ）や窒化チタン（ＴｉＮ）は、銅よりも耐腐食性の高い金属である。なお、シード層３１ａの形成に無電解めっき法を用いてもよいが、スパッタ法を用いる方が薄い膜を形成できるので、配線層の高密度化に対してはスパッタ法を用いた方が有利である。
次に、図５（ａ）に示すように、シード層３１ａ上に配線層３１に対応する開口部３１０ｘを備えたレジスト層３１０を形成する。そして、シード層３１ａを給電層に利用した電解めっき法により、レジスト層３１０の開口部３１０ｘに銅（Ｃｕ）等からなる電解めっき層３１ｂを形成する。
次に、図５（ｂ）に示すように、図５（ａ）に示すレジスト層３１０を除去した後に、電解めっき層３１ｂをマスクにして、電解めっき層３１ｂに覆われていない部分のシード層３１ａをエッチングにより除去する。これにより、シード層３１ａ上に電解めっき層３１ｂが積層された配線層３１が形成される。配線層１８の一方の端面１８ａは、配線層３１のシード層３１ａを介して、配線層３１の電解めっき層３１ｂと接合される。配線層３１の厚さ（シード層３１ａ及び電解めっき層３１ｂの合計の厚さ）は、例えば、１〜３μｍ程度とすることができる。配線層３１のライン／スペースは、例えば、２μｍ／２μｍ程度とすることができる。
シード層３１ａを形成する前に、絶縁層１７の上面１７ａに、Ｏ２プラズマアッシング等のプラズマ処理を施してもよい。プラズマ処理を施すことにより、絶縁層１７の上面１７ａを粗化できる。絶縁層１７の上面１７ａを粗化することにより、シード層３１ａとの密着性を高めることができる。但し、前述のように、絶縁層１７の上面１７ａの粗度を低減して平坦度を向上することにより微細配線の形成が可能となるため、粗化を行う場合は、後工程での微細配線の形成に支障がない程度に絶縁層１７の上面１７ａを粗化する。
次に、図６（ａ）に示す工程では、配線層３１を覆うように第１の配線部材１０の絶縁層１７の上面１７ａに絶縁層３２を形成する。そして、絶縁層３２に、絶縁層３２を貫通し配線層３１の上面を露出するビアホール３２ｘを形成する。絶縁層３２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層３２の厚さは、例えば５〜１０μｍ程度とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層３２の具体的な形成方法については、図３（ａ）に示す工程で説明した絶縁層１３の形成方法と同様とすることができる。なお、この時点では、絶縁層３２は硬化されていない。ビアホール３２ｘは、例えば、フォトリソグラフィ法により形成できる。すなわち、感光性の絶縁性樹脂を主成分とする絶縁層３２を露光及び現像し、その後硬化させてビアホール３２ｘを形成できる。
次に、図６（ｂ）に示す工程では、図２（ｃ）〜図３（ｂ）と同様の工程を繰り返し、絶縁層３２上に、配線層３３、絶縁層３４、配線層３５、及び絶縁層３６を積層し、更に、絶縁層３６を貫通し配線層３５の上面を露出するビアホール３６ｘを形成する。各層の材料や厚さ、直径等は、配線基板１の構造で説明した通りである。
次に、図７（ａ）に示す工程では、例えば、無電解めっき法又はスパッタ法により、ビアホール３６ｘの底部に露出した配線層３５の上面、ビアホール３６ｘの内壁面、及び絶縁層３６の上面を連続的に被覆するシード層３７ａを形成する。シード層３７ａは、例えば、チタン（Ｔｉ）層と銅（Ｃｕ）層を積層して形成することができる。チタン（Ｔｉ）層の厚さは、例えば、２０〜５０ｎｍ程度とすることができ、銅（Ｃｕ）層の厚さは、例えば、１００〜３００ｎｍ程度とすることができる。チタン（Ｔｉ）に代えて、窒化チタン（ＴｉＮ）等を用いても構わない。
次に、図７（ｂ）に示す工程では、絶縁層３６の上面に形成されたシード層３７ａ上に配線層３７に対応する開口部３２０ｘを備えたレジスト層３２０を形成する。次に、図８（ａ）に示す工程では、シード層３７ａを給電層に利用した電解めっき法により、レジスト層３２０の開口部３２０ｘに銅（Ｃｕ）等からなる電解めっき層３７ｂを形成する。
次に、図８（ｂ）に示す工程では、図８（ａ）に示すレジスト層３２０を除去した後に、電解めっき層３７ｂをマスクにして、電解めっき層３７ｂに覆われていない部分のシード層３７ａをエッチングにより除去する。これにより、シード層３７ａ上に電解めっき層３７ｂが積層された配線層３７が形成される。配線層３７を構成するパッドの平面形状は、例えば、直径が２０〜３０μｍ程度の円形とすることができる。その後、配線層３７を構成するパッドの表面（上面及び側面、又は上面のみ）に、前述の表面処理層を形成してもよい。以上の工程により、第２の配線部材３０が完成する。
次に、図９（ａ）に示す工程では、補強板２７０を除去し、更に支持体２５０を除去する。例えば、接着層２６０としてＵＶ（紫外線）発泡タイプの両面粘着テープを用い、補強板２７０としてガラス板を用いた場合には、補強板２７０の下面側から補強板２７０を介して接着層２６０に紫外線を照射する。これにより、接着層２６０の粘着力が低下し、補強板２７０を支持体２５０から簡単に剥離できる。
銅箔から構成されている支持体２５０は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、絶縁層３６から露出する配線層３７の表面に金（Ａｕ）膜等の表面処理層が形成されている場合には、銅箔から構成されている支持体２５０のみを選択的にエッチングできる。但し、絶縁層３６から露出する配線層３７の表面に銅（Ｃｕ）が露出している場合には、配線層３７が支持体２５０とともにエッチングされることを防止するため、配線層３７をマスクする必要がある。
次に、図９（ｂ）に示す工程では、第１の配線部材１０の絶縁層１３の他方の面に、第１の配線部材１０の配線層１２を覆うように最外絶縁層であるソルダーレジスト層４０を形成する。ソルダーレジスト層４０は、図６（ａ）に示す絶縁層３２と同様の方法により形成できる。
その後、例えば、図６（ａ）に示すビアホール３２ｘと同様の方法により開口部４０ｘを形成する。開口部４０ｘの底部には第１の配線部材１０の配線層１２の一部が露出する。開口部４０ｘの底部に露出する配線層１２は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。開口部４０ｘの底部に露出する配線層１２の下面に、前述の表面処理層を形成してもよい。
図９（ｂ）に示す工程の後、図９（ｂ）に示す構造体を、ダイサー等を用いて切断位置Ｃで切断することにより、個片化された複数の配線基板１（図１参照）が完成する。
このように、配線基板１では、第１の配線部材１０を構成する各絶縁層（絶縁層、１３、１５、１７）は非感光性樹脂を主成分としているため、感光性樹脂を主成分とする場合に比べて各絶縁層の厚さを厚くできる。そのため、下層の絶縁層及び配線層（例えば、絶縁層１５及び配線層１６）により形成された凹凸を吸収し、その上に形成する絶縁層の上面（例えば、絶縁層１７の上面１７ａ）を平坦にすることが容易となる。
更に、絶縁層１７の上面１７ａを研磨することにより、例えば、Ｒａ１５〜４０ｎｍ程度に絶縁層１７の上面１７ａの粗度を低減して平坦度を向上している。これにより、絶縁層１７の上面１７ａに、例えば、ライン／スペースが２μｍ／２μｍ程度の高密度の配線層３１（配線パターン）を形成することができる。つまり、配線層の高密度化を実現できる。
又、配線基板１はコア層を有しないコアレス構造であるため、配線基板の総厚を薄くできる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは低密度配線層の構造が異なる配線基板の例を示す。なお、第２実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
［第２の実施の形態に係る配線基板の構造］
まず、第２の実施の形態に係る配線基板の構造について説明する。図１０は、第２の実施の形態に係る配線基板を例示する図であり、図１０（ｂ）は図１０（ａ）のＢ部の拡大図である。図１０を参照するに、第２の実施の形態に係る配線基板１Ａは、低密度配線層である第１の配線部材１０が第１の配線部材２０に置換された点が、配線基板１（図１参照）と相違する。
第１の配線部材２０において、第２の配線部材３０の他方の面側には、絶縁層２３と、配線層２４と、絶縁層２５と、配線層２６と、絶縁層２７と、配線層２８とが順次積層されている。なお、絶縁層２３、２５、及び２７は、本発明に係る第１絶縁層の代表的な一例である。又、配線層２４及び２６は、本発明に係る第１配線層の代表的な一例である。又、配線層２４を構成するビア配線は、本発明に係る第１ビア配線の代表的な一例である。
絶縁層２３は、第２の配線部材３０の他方の面（配線層３１の下面及び絶縁層３２の下面）に形成されている。絶縁層２３の上面２３ａは、第２の配線部材３０の他方の面（配線層３１の下面及び絶縁層３２の下面）と接している。絶縁層２３の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２４は、絶縁層２３の下面側に形成されており、第２の配線部材３０の配線層３１と電気的に接続されている。配線層２４は、絶縁層２３を貫通し配線層３１の下面を露出するビアホール２３ｘ内に充填されたビア配線、及び絶縁層２３の他方の面に形成された配線パターンを含んで構成されている。ビアホール２３ｘは、絶縁層２５側に開口されている開口部の面積が配線層３１の下面によって形成された開口部の底面の面積よりも大きくなる凹部とされている。例えば、ビアホール２３ｘの両側の開口部が円形であれば、ビアホール２３ｘは、円錐台状の凹部となる。この場合、ビアホール２３ｘの絶縁層２５側に開口されている開口部の径は、例えば６０〜７０μｍ程度とすることができる。配線層２４の材料、配線層２４を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１４と同様とすることができる。
このようなビアホール２３ｘの形状により、配線層２４を構成するビア配線の一方の端面２４ａ（以降、配線層２４の一方の端面２４ａとする）は、他方の端面（絶縁層２５側の端面）よりも面積が小さくなる。但し、配線層２４を構成するビア配線は、配線層２４を構成する配線パターン（絶縁層２３の他方の面に形成された配線パターン）と一体に形成されている。すなわち、便宜上、配線層２４を構成するビア配線において、ビアホール２３ｘの絶縁層２５側に開口されている開口部に対応する部分を『他方の端面』と称しているが、配線層２４を構成するビア配線と配線パターンとの間に界面が存在するわけではない。
配線層２４の一方の端面２４ａは、絶縁層２３の上面２３ａから露出し、研磨された平滑な面を有している。配線層２４の一方の端面２４ａは、例えば、絶縁層２３の上面２３ａと面一とすることができる。配線層２４の一方の端面２４ａは、第２の配線部材３０を構成する配線層３１と直接接合されている。
又、ビアホール２３ｘは、配線層３１の下面側の開口径が絶縁層２５側の開口径よりも小さい。又、ビアホール３２ｘは、配線層３１の上面側の開口径が絶縁層３４側の開口径よりも小さい。つまり、ビアホール２３ｘとビアホール３２ｘは、夫々の開口径が小さい側が配線層３１を介して対向するように配置されている。言い換えれば、ビアホール２３ｘの開口径が小さい側から露出する配線層２４の一方の端面２４ａと、ビアホール３２ｘの開口径が小さい側から露出する配線層３３のビア配線の下端面とが、配線層３１を介して対向するように、配線層２４及び３３が形成されている。
なお、絶縁層２３の上面２３ａは平坦度を向上するために研磨された面であり、例えば、Ｒａ１５〜４０ｎｍ程度とされている。これは、研磨前の１／１０程度の粗度である。又、絶縁層２３と同じ材料からなる絶縁層２５や絶縁層２７の上面と比べて粗度が小さく、平滑な面である。絶縁層２３の上面２３ａの粗度を低減して平坦度を向上することにより、絶縁層２３の上面２３ａに微細配線（高密度の配線パターン）である配線層３１の形成が可能となる。
このように、本実施の形態では、配線層２４と配線層３１は、電気的には接続されているが、一体的ではない。このような構造とすることにより、絶縁層２３の上面２３ａを平坦な面にできるため、絶縁層２３上に配線層３１として高密度の配線パターン（例えば、ライン／スペースが２μｍ／２μｍ程度）を形成することが可能となる。
なお、後述する製造方法において、配線層３１をセミアディティブ法で形成した場合には、図１０（ｂ）に示すように、配線層３１は、シード層３１ａ上に電解めっき層３１ｂを積層した構造となる。そして、ビア配線である配線層２４の一方の端面２４ａは、配線層３１を構成するシード層３１ａ（例えば、チタン（Ｔｉ）層と銅（Ｃｕ）層との積層体等）と直接接合される。
絶縁層２５は、絶縁層２３の他方の面に、配線層２４を覆うように形成されている。絶縁層２５の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２６は、絶縁層２５の他方の側に形成されており、配線層２４と電気的に接続されている。配線層２６は、絶縁層２５を貫通し配線層２４の他方の面を露出するビアホール２５ｘ内に充填されたビア配線、及び絶縁層２５の他方の面に形成された配線パターンを含んで構成されている。ビアホール２５ｘは、絶縁層２７側に開口されている開口部の径が配線層２４の下面によって形成された開口部の底面の径よりも大きくなる円錐台状の凹部とされている。ビアホール２５ｘの開口部の径は、例えば６０〜７０μｍ程度とすることができる。配線層２６の材料、配線層２６を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１４と同様とすることができる。
絶縁層２７は、絶縁層２５の他方の面に、配線層２６を覆うように形成されている。絶縁層２７の材料や厚さは、例えば、絶縁層１３と同様とすることができる。絶縁層２７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２８は、絶縁層２７の他方の側に形成されており、配線層２６と電気的に接続されている。配線層２８は、絶縁層２７を貫通し配線層２６の他方の面を露出するビアホール２７ｘ内に充填されたビア配線、及び絶縁層２７の他方の面に形成された配線パターンを含んで構成されている。ビアホール２７ｘは、ソルダーレジスト層４０側に開口されている開口部の径が配線層２６の下面によって形成された開口部の底面の径よりも大きくなる円錐台状の凹部とされている。ビアホール２７ｘの開口部の径は、例えば６０〜７０μｍ程度とすることができる。配線層２８の材料、配線層２８を構成する配線パターンの厚さやライン／スペースは、例えば、配線層１４と同様とすることができる。
ソルダーレジスト層４０は、第１の配線部材２０の絶縁層２７の下面に、第１の配線部材２０の配線層２８を選択的に露出するように形成された最外絶縁層である。ソルダーレジスト層４０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。ソルダーレジスト層４０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
ソルダーレジスト層４０は、開口部４０ｘを有し、開口部４０ｘの底部には第１の配線部材２０の配線層２８の一部が露出している。開口部４０ｘの底部に露出する配線層２８は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。なお、開口部４０ｘの底部に露出する配線層２８の下面に、前述の表面処理層を形成してもよい。
［第２の実施の形態に係る配線基板の製造方法］
次に、第２の実施の形態に係る配線基板の製造方法について説明する。図１１及び図１２は、第２の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
まず、図１１（ａ）に示す工程では、図２（ａ）に示す工程と同様の支持体２５０を準備し、支持体２５０の一方の面２５０ａに絶縁層２３を形成する。そして、絶縁層２３に、絶縁層２３を貫通して支持体２５０の一方の面２５０ａを露出するビアホール２３ｘを形成する。絶縁層２３及びビアホール２３ｘを形成する方法は、例えば、図２（ｃ）及び図３（ａ）に示した工程と同様とすることができる。
次に、図１１（ｂ）に示す工程では、絶縁層２３上に配線層２４を形成する。具体的には、まず、支持体２５０の一方の面２５０ａに、配線層２４に対応する開口部を有するレジスト層（図示せず）を形成する。レジスト層及び開口部の形成方法は、例えば、図２（ａ）に示す工程と同様とすることができる。そして、支持体２５０をめっき給電層に利用する電解めっき法等によりレジスト層の開口部内に銅等を析出させて、ビアホール２３ｘ内を充填するビア配線、及び絶縁層２３上に形成された配線パターンを含んで構成される配線層２４を形成する。配線層２４を形成した後、レジスト層を除去する。
次に、図１１（ｃ）に示す工程では、図３（ｃ）に示す工程と同様にして、絶縁層２３及び配線層２４上に、絶縁層２５、配線層２６、絶縁層２７、及び配線層２８を順次積層し、第１の配線部材２０を作製する。すなわち、絶縁層２３上に配線層２４を被覆する絶縁層２５を形成後、絶縁層２５を貫通し配線層２４の上面を露出するビアホール２５ｘを形成する。そして、絶縁層２５上に、ビアホール２５ｘを介して配線層２４に接続される配線層２６を形成する。配線層２６は、ビアホール２５ｘ内を充填するビア配線、及び絶縁層２５上に形成された配線パターンを含んで構成される。配線層２６は、ビアホール２５ｘの底部に露出した配線層２４と電気的に接続される。配線層２６は、例えば、セミアディティブ法により形成できる。
更に、絶縁層２５上に配線層２６を被覆する絶縁層２７を形成後、絶縁層２７を貫通し配線層２６の上面を露出するビアホール２７ｘを形成する。更に、絶縁層２７上に、ビアホール２７ｘを介して配線層２６に接続される配線層２８を形成する。配線層２８は、ビアホール２７ｘ内に充填されたビア配線、及び絶縁層２７上に形成された配線パターンを含んで構成される。配線層２８は、ビアホール２７ｘの底部に露出した配線層２６と電気的に接続される。配線層２８は、例えば、セミアディティブ法により形成できる。
そして、図９（ｂ）に示す工程と同様にして、第１の配線部材２０上に、第１の配線部材２０の配線層２８を選択的に露出する開口部４０ｘを備えたソルダーレジスト層４０を形成する。
次に、図１２（ａ）に示す工程では、図１１（ｃ）に示す構造体を上下反転させる。そして、図４（ｂ）に示す工程と同様にして、ソルダーレジスト層４０の下面側に、接着層２６０を介して、補強板２７０を貼り付ける。そして、支持体２５０を除去する。支持体２５０を除去するには、まず、支持体２５０を塩化第二鉄水溶液等を用いてハーフエッチングして薄化する。この時点では、絶縁層２３の上面２３ａ及び配線層２４の一方の端面２４ａは支持体２５０から露出していない。次に、薄化した支持体２５０をＣＭＰ法等を用いて研磨して除去し、絶縁層２３の上面２３ａ及び配線層２４の一方の端面２４ａを露出させる。この際、絶縁層２３の上面２３ａ及び配線層２４の一方の端面２４ａの一部を同時に除去してもよい。絶縁層２３の上面２３ａ及び配線層２４の一方の端面２４ａは、例えば、３〜５μｍ程度除去することができる。
絶縁層２３の上面２３ａを研磨し、絶縁層２３の上面２３ａの一部を除去することにより、絶縁層２３の上面２３ａの粗度を研磨前より小さくできる。つまり、絶縁層２３の上面２３ａの平坦度を向上できる。絶縁層２３の上面２３ａの粗度はＣＭＰ法を実行する前（研磨前）は、例えば、Ｒａ３００〜４００ｎｍ程度であり、ＣＭＰ法を実行することによりＲａ１５〜４０ｎｍ程度とすることができる。このように、絶縁層２３の上面２３ａの粗度を低減して平坦度を向上することにより、後工程において、微細配線（高密度の配線パターン）の形成が可能となる。
次に、図１２（ｂ）に示す工程では、図４（ｂ）〜図８（ｂ）に示す工程と同様にして、絶縁層２３の上面２３ａに、高密度配線層である第２の配線部材３０を形成する。その後、図９（ａ）に示す工程と同様にして接着層２６０及び補強板２７０を除去し、更にダイサー等を用いて切断位置Ｃで切断することにより、個片化された複数の配線基板１Ａ（図１０参照）が完成する。
このように、配線基板１Ａでは、配線基板１と同様に、絶縁層２３の上面２３ａを研磨することにより、例えば、Ｒａ１５〜４０ｎｍ程度に絶縁層２３の上面２３ａの粗度を低減して平坦度を向上している。これにより、絶縁層２３の上面２３ａに、例えば、ライン／スペースが２μｍ／２μｍ程度の高密度の配線層３１（配線パターン）を形成することができる。つまり、配線層の高密度化を実現できる。
又、配線基板１Ａはコア層を有しないコアレス構造であるため、配線基板の総厚を薄くできる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、電子部品搭載用のパッドの形状が異なる配線基板の例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１３は、第１の実施の形態の変形例に係る配線基板を例示する断面図である。図１３を参照するに、第１の実施の形態の変形例に係る配線基板１Ｂは、第２の配線部材３０が第２の配線部材３０Ａに置換された点が、配線基板１（図１参照）と相違する。第２の配線部材３０Ａでは、第２の配線部材３０のビアホール３６ｘに代えてビアホール３６ｙが設けられ、配線層３７に代えて配線層５７が設けられている。
配線層５７は、絶縁層３６の一方の側に形成されている。配線層５７は、絶縁層３６を貫通し配線層３５の一方の面を露出するビアホール３６ｙ内に充填されたビア配線、及び絶縁層３６の一方の面から突出するパッドを含んで構成されている。ビアホール３６ｙは、円柱状の凹部とされている。ビアホール３６ｙの開口部の径は、例えば２０〜３０μｍ程度とすることができる。
配線層５７の材料は、例えば、配線層３７と同様とすることができる。配線層５７の厚さ（絶縁層３６の一方の面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。配線層５７は、例えば、直径が２０〜３０μｍ程度の円柱状とすることができる。つまり、ビア配線の直径とパッド部分の直径が同一であり、例えば、２０〜３０μｍ程度である。配線層５７のピッチは、例えば、４０〜５０μｍ程度とすることができる。なお、配線層５７を構成するパッドは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。なお、配線層５７を構成するパッドの表面（上面及び側面、又は上面のみ）に、前述の表面処理層（図示せず）を形成してもよい。
配線層５７は、以下のような工程により形成できる。図１４及び図１５は、第１の実施の形態の変形例に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
まず、図１４（ａ）に示す工程では、第１の実施の形態の図２（ａ）〜図６（ｂ）に示す工程と同様にして、最上層に絶縁層３６が形成された構造体を作製する。次に、図１４（ｂ）に示す工程では、絶縁層３６の上面に感光性のレジスト層３３０を形成し、露光及び現像を行って開口部３３０ｘを形成する。次に、開口部３３０ｘ内に露出する絶縁層３６をドライエッチング等により除去し、開口部３３０ｘに連通するビアホール３６ｙを形成する。ビアホール３６ｙの底部には配線層３５の上面が露出する。ビアホール３６ｙ及び開口部３３０ｘは、例えば、直径が２０〜３０μｍ程度の円柱状とすることができる。ビアホール３６ｙ及び開口部３３０ｘのピッチは、例えば、４０〜５０μｍ程度とすることができる。
次に、図１５（ａ）に示す工程では、例えば、ビアホール３６ｙの底部に露出した配線層３５の上面、ビアホール３６ｙの内壁面、開口部３３０ｘの内壁面、及びレジスト層３３０の上面を連続的に被覆するシード層５７ａを形成する。シード層５７ａは、例えば、無電解めっき法やスパッタ法等により形成できる。シード層５７ａの材料や厚さは、例えば、シード層３７ａと同様とすることができる。
次に、図１５（ｂ）に示す工程では、ビアホール３６ｙ内及び開口部３３０ｘ内に、シード層５７ａ及び電解めっき層５７ｂを含む配線層５７を形成した後、レジスト層３３０を除去する。具体的には、レジスト層３３０の上面に形成されたシード層５７ａ上に配線層５７に対応する開口部を備えた他のレジスト層（図示せず）を形成する。そして、シード層５７ａを給電層に利用した電解めっき法により、他のレジスト層の開口部に銅（Ｃｕ）等からなる電解めっき層５７ｂを形成する。
続いて、他のレジスト層を除去することにより、シード層５７ａ上に電解めっき層５７ｂが積層された配線層５７が形成される。配線層５７は、例えば、直径が２０〜３０μｍ程度の円柱状とすることができる。つまり、ビア配線の直径とパッド部分の直径が同一であり、例えば、２０〜３０μｍ程度となる。
このように、第１の実施の形態の変形例では、ビア配線の直径とパッド部分の直径が同一である円柱状の配線層５７を形成する。これにより、第１の実施の形態の効果に加えて更に以下の効果を奏する。すなわち、配線層５７は、配線基板１の配線層３７（図１参照）と比べて、直下の配線層３５と接続される部分の面積が大きいため、配線層３５との接続信頼性を向上できる。
又、配線層５７では、配線層３７とは異なり、パッドの側面が銅よりも耐腐食性の高い金属であるチタン（Ｔｉ）や窒化チタン（ＴｉＮ）等を含むシード層５７ａで被覆されているため、配線層５７の酸化防止やマイグレーション対策として有効である。
なお、第２の実施の形態についても、第１の実施の形態の変形例と同様に変形することができる。
〈第１の実施の形態の応用例１〉
第１の実施の形態の応用例１では、第１の実施の形態に係る配線基板に半導体チップが搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、第１の実施の形態の応用例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１６は、第１の実施の形態の応用例１に係る半導体パッケージを例示する断面図である。図１６を参照するに、半導体パッケージ２Ａは、配線基板１Ｃと、半導体チップ６１と、バンプ６２と、アンダーフィル樹脂６３と、バンプ６９とを有する。
配線基板１Ｃは、図１に示す配線基板１と基本構造は同一であるが、第２の配線部材３０が第２の配線部材３０Ｃに置換されている。第２の配線部材３０Ｃは、絶縁層３６に配線層３５の上面を選択的に露出する開口部３６ｚが設けられ、開口部３６ｚ内に配線層３８が設けられている点が第２の配線部材３０（図１参照）と相違する。又、配線層３７のパッドとなる部分は、搭載する半導体チップ６１に対応する位置に設けられている。
配線層３８は、開口部３６ｚ内に露出する配線層３５の上面から開口部３６ｚの内側面に延在し、更に開口部３６ｚの周囲の絶縁層３６の上面に延在している凹形状の配線層である。配線層３８は、例えば、半導体チップ６１を搭載する領域の周囲にペリフェラル状に配置されている。配線層３８の平面形状は、例えば、直径が１２０〜１７０μｍ程度の円形とすることができる。必要に応じ、配線層３８の表面に前述の表面処理層を形成してもよい。
なお、配線層３８は、配線基板１Ｃを他の配線基板や半導体パッケージと接続するパッドとして設けられたものである。そのため、配線基板１Ｃに半導体チップ６１を搭載するだけであって、配線基板１Ｃの半導体チップ６１側を他の配線基板等と接続しない場合には、開口部３６ｚ及び配線層３８を設けなくてもよい。
半導体チップ６１は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド（図示せず）が形成されている。
バンプ６２は、半導体チップ６１の電極パッド（図示せず）と、配線基板１Ｃの配線層３７とを電気的に接続している。アンダーフィル樹脂６３は、半導体チップ６１と配線基板１Ｃの上面との間に充填されている。バンプ６９は、ソルダーレジスト層４０の開口部４０ｘの底部に露出する配線層１２の下面に形成されている。バンプ６９は、例えば、マザーボード等に接続される。バンプ６２及び６９は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
このように、第１の実施の形態に係る配線基板に半導体チップを搭載することにより、半導体パッケージを実現できる。なお、配線基板１Ｃを、第１の実施の形態の変形例や第２の実施の形態のように変形してもよい。
〈第１の実施の形態の応用例２〉
第１の実施の形態の応用例２では、第１の実施の形態の応用例１に係る半導体パッケージ上に更に他の半導体パッケージが搭載されたＰＯＰ（Package on package）構造の半導体パッケージの例を示す。なお、第１の実施の形態の応用例２において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１７は、第１の実施の形態の応用例２に係る半導体パッケージを例示する断面図である。図１７を参照するに、半導体パッケージ２Ｂでは、第１の実施の形態の応用例１に係る半導体パッケージ２Ａ上に更に他の半導体パッケージ３Ａが搭載されている。半導体パッケージ３Ａは、配線基板８０と、半導体チップ６６と、バンプ６７と、アンダーフィル樹脂６８とを有する。
配線基板８０において、コア層８１の下面には配線層８２が形成され、更に配線層８２をパッドとして選択的に露出する開口部８５ｘを備えたソルダーレジスト層８５が設けられている。又、コア層８１の上面には配線層８３が形成され、更に配線層８３をパッドとして選択的に露出する開口部８６ｘを備えたソルダーレジスト層８６が設けられている。配線層８２と配線層８３とは、コア層８１を貫通する貫通配線８４を介して接続されている。必要に応じ、開口部８５ｘ内に露出する配線層８２、及び開口部８６ｘ内に露出する配線層８３の表面に前述の表面処理層を形成してもよい。又、コア層８１内に他の配線層を設けてもよい。
半導体チップ６６の電極パッド（図示せず）は、はんだバンプ等であるバンプ６７を介して、配線基板８０の開口部８６ｘ内に露出する配線層８３（パッド）と電気的に接続されている。アンダーフィル樹脂６８は、半導体チップ６６と配線基板８０の上面との間に充填されている。半導体チップ６６は、半導体チップ６１と同一の機能を有するものであっても異なる機能を有するものであっても構わない。
開口部８５ｘ内に露出する配線層８２（パッド）は、半導体パッケージ２Ａの配線層３８（パッド）と対向するように配置されており、配線層３８（パッド）と略同形状とされている。配線層８２（パッド）と配線層３８（パッド）とは、銅コアボール７１の周囲をはんだ７２で覆った構造のはんだボール７０を介して接続されている。
はんだボール７０は、半導体パッケージ２Ａと半導体パッケージ３Ａとを接続（接合）する接合材として機能するとともに、半導体パッケージ２Ａと半導体パッケージ３Ａとの間の距離（離間距離）を規定値に保持するスペーサとしても機能する。つまり、はんだ７２が接合材として機能し、銅コアボール７１がスペーサとして機能する。なお、はんだボール７０の高さは、半導体チップ６１の厚さと、バンプ６２の厚さと、配線層３７の配線基板１Ｃからの突出部の厚さとを合算した高さよりも高く設定されている。
半導体パッケージ２Ａと半導体パッケージ３Ａとの間の空間には、封止樹脂７３が充填されている。封止樹脂７３によって、半導体パッケージ２Ａが半導体パッケージ３Ａに対して固定されるとともに、配線基板１Ｃに実装された半導体チップ６１が封止される。すなわち、封止樹脂７３は、半導体パッケージ２Ａと半導体パッケージ３Ａとを接着する接着剤として機能するとともに、半導体チップ６１を保護する保護層として機能する。更に、封止樹脂７３を設けたことにより、半導体パッケージ２Ｂ全体の機械的強度を高めることができる。
なお、図１８に示す半導体パッケージ２Ｃのように、配線基板１Ｃ上に複数の半導体チップ６１を実装してもよい。この場合には、例えば、ロジックチップとメモリチップとを組み合わせて配線基板１Ｃに搭載してもよい。或いは、配線基板１ＣにＣＰＵチップとＤＲＡＭチップとを搭載してもよいし、ＧＰＵチップとＤＲＡＭチップとを搭載してもよい。
又、図１９に示す半導体パッケージ２Ｄのように、封止樹脂７３を省略してもよい。又、図２０に示す半導体パッケージ２Ｅのように、半導体パッケージ２Ａ上に、バンプ９１を介して、半導体チップ６１とは別の半導体チップ９２を実装してもよい。半導体チップ９２としては、ＣＰＵやＧＰＵ等のロジックチップ、ＤＲＡＭチップやＳＲＡＭチップ等のメモリチップを用いることができる。又、バンプ９１としては、例えば、金バンプやはんだバンプを用いることができる。
このように、第１の実施の形態の応用例１に係る半導体パッケージ上に、更に他の半導体チップや他の半導体パッケージを搭載することができる。なお、配線基板１Ｃを、第１の実施の形態の変形例や第２の実施の形態のように変形してもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、各実施の形態の低配線密度層を構成する絶縁層の全部又は一部において、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた絶縁層を用いてもよい。
１Ａ、１Ｂ、１Ｃ 配線基板
２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、３Ａ 半導体パッケージ
１０、２０ 第１の配線部材
１２、１４、１６、１８、２２、２４、２６、２８、３１、３３、３５、３７、３８、５７、８２、８３ 配線層
１３、１５、１７、２３、２５、２７、３２、３４、３６ 絶縁層
１３ｘ、１５ｘ、１７ｘ、２３ｘ、２５ｘ、２７ｘ、３２ｘ、３４ｘ、３６ｘ、３６ｙ ビアホール
１７ａ、１８ａ、２３ａ 上面
２４ａ 一方の端面
３０、３０Ａ、３０Ｃ 第２の配線部材
３１ａ、３７ａ、５７ａ シード層
３１ｂ、３７ｂ、５７ｂ 電解めっき層
３６ｚ、４０ｘ、８５ｘ、８６ｘ、３００ｘ、３１０ｘ、３２０ｘ、３３０ｘ 開口部
４０、８５、８６ ソルダーレジスト層
６１、６６、９２ 半導体チップ
６２、６７、６９、９１ バンプ
６３、６８ アンダーフィル樹脂
７０ はんだボール
７１ 銅コアボール
７２ はんだ
８０ 配線基板
８１ コア層
８４ 貫通配線
１８０ 金属層
２５０ 支持体
２５０ａ 一方の面
２５０ｂ 他方の面
２６０ 接着層
２７０ 補強板
３００、３１０、３２０、３３０ レジスト層

Claims (9)

  1. 複数の第１絶縁層と、
    前記複数の第１絶縁層のうち、最上層の第１絶縁層の上面に積層された複数の第２絶縁層と、を有し、
    前記複数の第１絶縁層間には第１配線層が形成され、
    前記最上層の第１絶縁層の上面及び前記複数の第２絶縁層間には第２配線層が形成され、
    前記複数の第１絶縁層は非感光性樹脂からなり、
    前記複数の第２絶縁層は感光性樹脂からなり、
    前記複数の第１絶縁層にはビアホールに金属が充填された第１ビア配線が埋設され、
    前記複数の第２絶縁層にはビアホールに金属が充填された第２ビア配線が埋設され、
    前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面から露出し、前記複数の第２配線層うち、前記最上層の第１絶縁層の上面に形成された最下層の前記第２配線層と直接接合されており、
    前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面と面一であり、
    前記複数の第２配線層は、前記第１配線層よりも配線密度が高く形成され、
    前記複数の第２配線層は、シード層上に電解めっき層を積層した構造であり、
    前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は、前記最上層の第１絶縁層の上面に形成された最下層の第２配線層を構成する前記シード層と直接接合されている配線基板。
  2. 前記最上層の第１絶縁層の上面及び前記最上層の第１絶縁層に埋設された前記第１ビア配線の一方の端面は研磨された面である請求項１記載の配線基板。
  3. 前記第１ビア配線の一方の端面は、他方の端面よりも面積が小さく、
    前記第１ビア配線の他方の端面は、前記最上層の第１絶縁層と前記最上層の第１絶縁層に隣接する他の第１絶縁層との間に形成された前記第１配線層と一体に形成されている請求項１又は２記載の配線基板。
  4. 前記第１ビア配線の一方の端面は、他方の端面よりも面積が大きく、
    前記第１ビア配線の他方の端面は、前記最上層の第１絶縁層と前記最上層の第１絶縁層に隣接する他の第１絶縁層との間に形成された前記第１配線層と直接接合されている請求項１又は２記載の配線基板。
  5. 前記最上層の第１絶縁層の上面は、前記第１配線層が形成された前記他の第１絶縁層の面よりも平坦面である請求項３又は４記載の配線基板。
  6. 前記複数の第１絶縁層はフィラーを含有しており、
    前記複数の第２絶縁層は、前記複数の第１絶縁層よりも少ない量のフィラーを含有しているか、又は、フィラーを含有していない請求項１乃至５の何れか一項記載の配線基板。
  7. 前記複数の第２配線層のそれぞれの配線の厚さは、前記第１配線層の配線の厚さよりも薄く、
    前記複数の第２絶縁層のそれぞれの絶縁層の厚さは、前記複数の第１絶縁層のそれぞれの絶縁層の厚さよりも薄い請求項１乃至６の何れか一項記載の配線基板。
  8. 前記複数の第２配線層のそれぞれの配線幅及び配線間隔は、前記第１配線層の配線幅及び配線間隔よりも小さい請求項１乃至７の何れか一項記載の配線基板。
  9. 支持体上に、非感光性樹脂からなる第１絶縁層を形成する工程と、
    前記第１絶縁層に、前記第１絶縁層を貫通して前記支持体の表面を露出するビアホールを形成する工程と、
    前記第１絶縁層に形成された前記ビアホールに金属を充填して第１ビア配線を形成すると共に、前記第１ビア配線から前記第１絶縁層上に延在する第１配線層を形成する工程と、
    前記第１絶縁層上に、非感光性樹脂からなる他の第１絶縁層を、前記第１配線層を被覆するように積層する工程と、
    前記支持体を除去し、前記支持体と接していた前記第１絶縁層の一方の面及び前記第１絶縁層に埋設された前記第１ビア配線の一方の端面を露出する工程と、
    前記第１絶縁層の一方の面及び前記第１絶縁層に埋設された前記第１ビア配線の一方の端面を研磨し、前記第１絶縁層に埋設された前記第１ビア配線の一方の端面と、前記第１絶縁層の一方の面とを面一とする工程と、
    前記第１絶縁層の一方の面に、前記第１絶縁層に埋設された前記第１ビア配線の一方の端面と直接接合された第２配線層を形成する工程と、
    前記第１絶縁層の一方の面に、感光性樹脂からなる第２絶縁層を、前記第２配線層を被覆するように積層する工程と、
    前記第２絶縁層に、前記第２絶縁層を貫通して前記第２配線層の表面を露出するビアホールを形成する工程と、
    前記第２絶縁層に形成された前記ビアホールに金属を充填して第２ビア配線を形成すると共に、前記第２ビア配線から前記第２絶縁層上に延在する他の第２配線層を形成する工程と、
    前記第２絶縁層上に、感光性樹脂からなる他の第２絶縁層を、前記他の第２配線層を被覆するように積層する工程と、を有し、
    前記第２配線層及び前記他の第２配線層は、前記第１配線層よりも配線密度が高く形成される配線基板の製造方法。
JP2014066936A 2014-03-27 2014-03-27 配線基板及びその製造方法 Active JP6133227B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014066936A JP6133227B2 (ja) 2014-03-27 2014-03-27 配線基板及びその製造方法
US14/613,591 US9820391B2 (en) 2014-03-27 2015-02-04 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014066936A JP6133227B2 (ja) 2014-03-27 2014-03-27 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015191968A JP2015191968A (ja) 2015-11-02
JP2015191968A5 JP2015191968A5 (ja) 2016-09-15
JP6133227B2 true JP6133227B2 (ja) 2017-05-24

Family

ID=54192457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014066936A Active JP6133227B2 (ja) 2014-03-27 2014-03-27 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9820391B2 (ja)
JP (1) JP6133227B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679930B2 (en) * 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303983B1 (ko) 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JP6661232B2 (ja) 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6612189B2 (ja) * 2016-06-24 2019-11-27 新光電気工業株式会社 配線基板、半導体装置、および、配線基板の製造方法
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR102604148B1 (ko) * 2016-10-14 2023-11-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
JP2019041041A (ja) 2017-08-28 2019-03-14 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
US10892213B2 (en) * 2018-12-28 2021-01-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
CN112351571B (zh) 2019-08-06 2022-08-16 奥特斯(中国)有限公司 半柔性部件承载件及其制造方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP7391692B2 (ja) * 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN112530926B (zh) 2020-08-24 2023-04-18 錼创显示科技股份有限公司 拼接式微型发光二极管显示面板
KR20220033289A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지
WO2022059166A1 (ja) 2020-09-18 2022-03-24 昭和電工マテリアルズ株式会社 有機コア材及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126939A (ja) * 1997-07-07 1999-01-29 Kyocera Corp 多層配線基板
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP2003069230A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 薄膜多層配線基板
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
KR100826716B1 (ko) * 2006-12-28 2008-04-30 엘지전자 주식회사 냉장고
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
KR101884430B1 (ko) * 2012-10-15 2018-08-01 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9000302B2 (en) * 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679930B2 (en) * 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package

Also Published As

Publication number Publication date
US20150282307A1 (en) 2015-10-01
US9820391B2 (en) 2017-11-14
JP2015191968A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
JP6133227B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6169955B2 (ja) 配線基板及びその製造方法
JP5693977B2 (ja) 配線基板及びその製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2019192885A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2018026437A (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4549695B2 (ja) 配線基板の製造方法
JP2019212692A (ja) 配線基板及びその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP7265877B2 (ja) 配線基板
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP2024025484A (ja) 配線基板、半導体装置
JP2012248891A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160729

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160729

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R150 Certificate of patent or registration of utility model

Ref document number: 6133227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150