JP5693977B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5693977B2 JP5693977B2 JP2011003423A JP2011003423A JP5693977B2 JP 5693977 B2 JP5693977 B2 JP 5693977B2 JP 2011003423 A JP2011003423 A JP 2011003423A JP 2011003423 A JP2011003423 A JP 2011003423A JP 5693977 B2 JP5693977 B2 JP 5693977B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- outermost
- insulating layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図5は、第1の実施の形態に係る配線基板を例示する断面図である。図6は、第1の実施の形態に係る配線基板を例示する部分底面図である。なお、図5は、図6のA−A線に沿う断面を示している。図5及び図6を参照するに、第1の実施の形態に係る配線基板10は、第1配線層11、第1絶縁層12、第2配線層13、第2絶縁層14、第3配線層15、第3絶縁層16、第4配線層17、ソルダーレジスト層18が順次積層された構造を有するコアレスのビルドアップ配線基板である。
続いて、第1の実施の形態に係る配線基板の製造方法について説明する。図7〜図16は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例では、第1絶縁層12から露出する第1配線層11の下面及びビア配線の端面13aにOSP処理(Organic Solderability Preservation処理)を施す例を示す。
11 第1配線層
12 第1絶縁層
12x 第1ビアホール
12y 凹部
13 第2配線層
13a 端面
14 第2絶縁層
14x 第2ビアホール
15 第3配線層
16 第3絶縁層
16x 第3ビアホール
17 第4配線層
18 第4絶縁層
18x、23x 開口部
21 支持体
22 エッチング停止層
23 レジスト層
30 有機膜
70 半導体パッケージ
71 半導体チップ
72 本体
73 電極パッド
74 はんだボール
75 アンダーフィル樹脂
Claims (13)
- 複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板であって、
前記電極パッドは、前記最外絶縁層を貫通する貫通配線の一方の端部であり、
前記貫通配線は、前記一方の端部が他方の端部より小径となる円錐台状であり、
前記最外配線層の一部は、前記貫通配線の一方の端部と接続されており、
前記最外配線層の露出面は、前記貫通配線の一方の端部の露出面と面一であり、
前記最外配線層と前記貫通配線の一方の端部との接続部分において、前記最外配線層の露出面を除く面は、前記貫通配線に覆われていることを特徴とする配線基板。 - 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記最外絶縁層の一方の面から配線基板の内方に後退して位置することを特徴とする請求項1記載の配線基板。
- 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記最外絶縁層の一方の面と面一であることを特徴とする請求項1記載の配線基板。
- 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面に、OSP処理による有機膜が形成されていることを特徴とする請求項1乃至3の何れか一項記載の配線基板。
- 隣接する前記貫通配線の一方の端部間には、前記最外配線層の一部が引き回されていることを特徴とする請求項1乃至4の何れか一項記載の配線基板。
- 他方の側には他の電極パッドが露出し、
前記一方の側から露出する電極パッドは、半導体チップと電気的に接続するための電極パッドであり、
前記他方の側から露出する電極パッドは、他の基板と電気的に接続するための電極パッドであることを特徴とする請求項1乃至5の何れか一項記載の配線基板。 - 複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板の製造方法であって、
支持体の一方の面に前記最外配線層を形成する第1工程と、
前記最外配線層を覆うように前記支持体の一方の面に前記最外絶縁層を形成する第2工程と、
前記最外絶縁層に、前記最外絶縁層を貫通し、前記最外配線層の一部を露出する貫通孔を形成する第3工程と、
前記最外絶縁層上に、前記貫通孔内に充填された貫通配線、及び前記最外絶縁層上に形成された配線パターンを含んで構成される他の配線層を形成する第4工程と、
前記支持体を除去し、前記最外絶縁層から電極パッドとなる前記貫通配線の端部、及び、前記貫通配線の端部と接続されている前記最外配線層を露出させる第5工程と、を有し、
前記最外配線層の露出面は、前記貫通配線の端部の露出面と面一となり、
前記最外配線層と前記貫通配線の端部との接続部分において、前記最外配線層の露出面を除く面は、前記貫通配線に覆われることを特徴とする配線基板の製造方法。 - 前記第5工程の後に、エッチングにより、前記最外配線層の露出面、及び、前記貫通配線の端部の露出面を、前記最外絶縁層の一方の面から配線基板の内方に後退して位置させることを特徴とする請求項7記載の配線基板の製造方法。
- 前記第5工程では、前記最外配線層の露出面及び前記貫通配線の端部の露出面と、前記最外絶縁層の前記支持体の除去面とが、面一となることを特徴とする請求項7記載の配線基板の製造方法。
- 前記最外配線層の露出面、及び、前記貫通配線の端部の露出面に、OSP処理による有機膜を形成することを特徴とする請求項7乃至9の何れか一項記載の配線基板の製造方法。
- 前記第3工程では、前記支持体側の開口径が、前記最外絶縁層の内層側の開口径よりも小さくなるように前記貫通孔を形成することを特徴とする請求項7乃至10の何れか一項記載の配線基板の製造方法。
- 前記貫通配線及び前記最外配線層と、前記支持体とは異なる材料からなり、
前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去することを特徴とする請求項7乃至11の何れか一項記載の配線基板の製造方法。 - 前記第1工程よりも前に、前記支持体の一方の面にエッチング停止層を形成する工程を更に有し、
前記貫通配線、前記最外配線層、及び前記支持体と、前記エッチング停止層とは異なる材料からなり、
前記第1工程では、前記支持体の一方の面に前記エッチング停止層を介して前記最外配線層を形成し、
前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去し、
前記第5工程の後に、前記エッチング停止層を選択的に除去するエッチング液を用いて、前記エッチング停止層をエッチングにより除去することを特徴とする請求項7乃至11の何れか一項記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003423A JP5693977B2 (ja) | 2011-01-11 | 2011-01-11 | 配線基板及びその製造方法 |
US13/344,864 US8797757B2 (en) | 2011-01-11 | 2012-01-06 | Wiring substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003423A JP5693977B2 (ja) | 2011-01-11 | 2011-01-11 | 配線基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015019117A Division JP6220799B2 (ja) | 2015-02-03 | 2015-02-03 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012146793A JP2012146793A (ja) | 2012-08-02 |
JP2012146793A5 JP2012146793A5 (ja) | 2013-12-19 |
JP5693977B2 true JP5693977B2 (ja) | 2015-04-01 |
Family
ID=46454377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003423A Active JP5693977B2 (ja) | 2011-01-11 | 2011-01-11 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8797757B2 (ja) |
JP (1) | JP5693977B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10886232B2 (en) | 2019-05-10 | 2021-01-05 | Applied Materials, Inc. | Package structure and fabrication methods |
US10937726B1 (en) | 2019-11-27 | 2021-03-02 | Applied Materials, Inc. | Package structure with embedded core |
US11063169B2 (en) | 2019-05-10 | 2021-07-13 | Applied Materials, Inc. | Substrate structuring methods |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5793849B2 (ja) * | 2010-11-02 | 2015-10-14 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法 |
US8698303B2 (en) * | 2010-11-23 | 2014-04-15 | Ibiden Co., Ltd. | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device |
JP5972137B2 (ja) * | 2012-10-05 | 2016-08-17 | 新光電気工業株式会社 | 配線基板の製造方法 |
KR101451502B1 (ko) * | 2013-03-05 | 2014-10-15 | 삼성전기주식회사 | 인쇄회로기판 |
JP6247032B2 (ja) * | 2013-07-01 | 2017-12-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
KR101516072B1 (ko) * | 2013-07-09 | 2015-04-29 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
JP6287206B2 (ja) * | 2013-12-27 | 2018-03-07 | 富士通株式会社 | 配線構造及びその製造方法 |
WO2015170539A1 (ja) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
US20150332996A1 (en) * | 2014-05-19 | 2015-11-19 | United Microelectronics Corp. | Interposer and method of fabricating the same |
KR20150136914A (ko) * | 2014-05-28 | 2015-12-08 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
US10537123B2 (en) | 2015-04-30 | 2020-01-21 | Kraft Foods Group Brands Llc | Quillaja-stabilized liquid beverage concentrates and methods of making same |
KR101727657B1 (ko) * | 2015-08-31 | 2017-04-26 | 주식회사 심텍 | 박형의 인쇄회로기판 및 그 제조 방법 |
JP6834121B2 (ja) | 2015-09-17 | 2021-02-24 | 味の素株式会社 | 配線板の製造方法 |
US10334728B2 (en) * | 2016-02-09 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Reduced-dimension via-land structure and method of making the same |
WO2017199747A1 (ja) * | 2016-05-19 | 2017-11-23 | 株式会社村田製作所 | 多層基板及び多層基板の製造方法 |
JP6671256B2 (ja) | 2016-07-08 | 2020-03-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6786372B2 (ja) * | 2016-12-09 | 2020-11-18 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
US10373893B2 (en) * | 2017-06-30 | 2019-08-06 | Intel Corporation | Embedded bridge with through-silicon vias |
US11101186B2 (en) * | 2018-03-16 | 2021-08-24 | Advanced Semiconductor Engineering, Inc. | Substrate structure having pad portions |
US11640934B2 (en) * | 2018-03-30 | 2023-05-02 | Intel Corporation | Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate |
CN110783728A (zh) * | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种柔性连接器及制作方法 |
CN115547846A (zh) * | 2019-02-21 | 2022-12-30 | 奥特斯科技(重庆)有限公司 | 部件承载件及其制造方法和电气装置 |
KR20210047528A (ko) * | 2019-10-22 | 2021-04-30 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
CN115379640A (zh) * | 2021-05-17 | 2022-11-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP3976954B2 (ja) * | 1999-08-27 | 2007-09-19 | 新光電気工業株式会社 | 多層配線基板の製造方法及び半導体装置 |
JP2002050876A (ja) * | 2000-07-31 | 2002-02-15 | Ngk Spark Plug Co Ltd | 基板の製造方法および基板 |
JP2002299512A (ja) * | 2001-03-30 | 2002-10-11 | Nec Corp | 半導体装置及びその製造方法 |
JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
JP2005108941A (ja) * | 2003-09-29 | 2005-04-21 | Toppan Printing Co Ltd | 多層配線板及びその製造方法 |
JP4547164B2 (ja) | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2006059863A (ja) * | 2004-08-17 | 2006-03-02 | Cmk Corp | パッケージ基板及びその製造方法 |
US7621041B2 (en) * | 2005-07-11 | 2009-11-24 | E. I. Du Pont De Nemours And Company | Methods for forming multilayer structures |
EP1951015A4 (en) * | 2005-10-14 | 2011-03-23 | Fujikura Ltd | PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD |
JP5183893B2 (ja) * | 2006-08-01 | 2013-04-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
WO2008053833A1 (fr) * | 2006-11-03 | 2008-05-08 | Ibiden Co., Ltd. | Tableau de câblage imprimé multicouche |
KR20080111701A (ko) | 2007-06-19 | 2008-12-24 | 삼성전기주식회사 | 실장기판 및 그 제조방법 |
US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
JP2009272512A (ja) * | 2008-05-09 | 2009-11-19 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4991637B2 (ja) * | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5339928B2 (ja) * | 2009-01-15 | 2013-11-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5397744B2 (ja) * | 2009-01-23 | 2014-01-22 | 日立金属株式会社 | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 |
-
2011
- 2011-01-11 JP JP2011003423A patent/JP5693977B2/ja active Active
-
2012
- 2012-01-06 US US13/344,864 patent/US8797757B2/en active Active
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
US11417605B2 (en) | 2019-05-10 | 2022-08-16 | Applied Materials, Inc. | Reconstituted substrate for radio frequency applications |
US11063169B2 (en) | 2019-05-10 | 2021-07-13 | Applied Materials, Inc. | Substrate structuring methods |
US11362235B2 (en) | 2019-05-10 | 2022-06-14 | Applied Materials, Inc. | Substrate structuring methods |
US11887934B2 (en) | 2019-05-10 | 2024-01-30 | Applied Materials, Inc. | Package structure and fabrication methods |
US11476202B2 (en) | 2019-05-10 | 2022-10-18 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11264331B2 (en) | 2019-05-10 | 2022-03-01 | Applied Materials, Inc. | Package structure and fabrication methods |
US11264333B2 (en) | 2019-05-10 | 2022-03-01 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11715700B2 (en) | 2019-05-10 | 2023-08-01 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11398433B2 (en) | 2019-05-10 | 2022-07-26 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US10886232B2 (en) | 2019-05-10 | 2021-01-05 | Applied Materials, Inc. | Package structure and fabrication methods |
US11521935B2 (en) | 2019-05-10 | 2022-12-06 | Applied Materials, Inc. | Package structure and fabrication methods |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US11881447B2 (en) | 2019-11-27 | 2024-01-23 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US10937726B1 (en) | 2019-11-27 | 2021-03-02 | Applied Materials, Inc. | Package structure with embedded core |
US11742330B2 (en) | 2020-03-10 | 2023-08-29 | Applied Materials, Inc. | High connectivity device stacking |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11927885B2 (en) | 2020-04-15 | 2024-03-12 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Also Published As
Publication number | Publication date |
---|---|
US8797757B2 (en) | 2014-08-05 |
JP2012146793A (ja) | 2012-08-02 |
US20120175153A1 (en) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6752553B2 (ja) | 配線基板 | |
JP6133227B2 (ja) | 配線基板及びその製造方法 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP6375159B2 (ja) | 配線基板、半導体パッケージ | |
JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5415632B2 (ja) | 配線基板 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5341227B1 (ja) | 配線基板 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
JP2018026437A (ja) | 配線基板及びその製造方法 | |
JP2015041630A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6341714B2 (ja) | 配線基板及びその製造方法 | |
JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
JP2017152477A (ja) | プリント配線板 | |
JP2019212692A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |