JP4547164B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4547164B2
JP4547164B2 JP2004054996A JP2004054996A JP4547164B2 JP 4547164 B2 JP4547164 B2 JP 4547164B2 JP 2004054996 A JP2004054996 A JP 2004054996A JP 2004054996 A JP2004054996 A JP 2004054996A JP 4547164 B2 JP4547164 B2 JP 4547164B2
Authority
JP
Japan
Prior art keywords
layer
thin film
metal
film layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004054996A
Other languages
English (en)
Other versions
JP2005244104A (ja
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004054996A priority Critical patent/JP4547164B2/ja
Publication of JP2005244104A publication Critical patent/JP2005244104A/ja
Application granted granted Critical
Publication of JP4547164B2 publication Critical patent/JP4547164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(例えば、スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板の製造方法に関しては、特許文献1の段落0012〜0029及び図1〜4に記載があり、まず、金属板主表面上にめっきレジストを形成し、これをマスクとして、金属板に対して選択エッチング性を有するレジスト金属層と配線パターンをなす導体層とをこの順で、電解めっきにより積層する。次いで、その配線パターン上に、誘電体層及び導体層を有するビルドアップ層を形成する。積層後には、金属板及びレジスト金属層をエッチングにより除去する。これにより、コア基板を有さない薄膜のビルドアップ層を得ることが可能であるとされている。
特開2002−26171号公報
しかしながら、上述のような製造方法によって配線基板を製造した場合に、支持基板である金属板とレジスト金属層とが、その製造過程における熱処理により、合金化して新たな合金層が形成される場合があり、形成された合金層を含む層のエッチング処理には、通常よりも時間がかかるという問題が生じた。
本発明は、上記問題に鑑みてなされたものであり、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を効率的に得ることが可能な製造方法を提供することを課題とする。
課題を解決するための手段及び作用・発明の効果
上記課題を解決するため、本発明配線基板の製造方法では、
支持基板として用いる金属板の第一主表面の全体を覆うように、該金属板に対して選択エッチング性を有する金属薄膜層を被膜する被膜工程と、
前記被膜工程後に、前記金属薄膜層の第一主表面に、該金属薄膜層に対して選択エッチング性を有し、且つ表面粗化処理の可能な薄膜層を形成し、該薄膜層の第一主表面を粗化処理する粗化処理工程と、
粗化処理が施された前記薄膜層の第一主表面に、金属端子パッドをなす導体パターンを形成した上で、高分子材料からなる誘電体層と金属導体層とを交互に積層して配線積層部を形成する積層工程と、
前記積層工程後に、前記金属板を選択エッチングにより除去し、次いで、前記金属薄膜層及び前記薄膜層をそれぞれ選択エッチングにより除去することで、前記薄膜層の第一主表面側に形成された前記導体パターンを露出させるエッチング工程と、
をこの順で行うことを特徴とする。
なお、配線基板の製造方法としては、支持基板として用いる金属板の第一主表面の全体を覆うように、該金属板に対して選択エッチング性を有する金属薄膜層を被膜する被膜工程と、
前記被膜工程後に、前記金属薄膜層の第一主表面に、下部第一誘電体層を形成し、該下部第一誘電体層の所定位置に開口を貫通形成し、該開口の壁部および底部を含む領域を覆うように金属端子パッドとなるべき被覆導体部を形成する金属端子パッド形成工程と、
前記下部第一誘電体層上に形成された上部第一誘電体層に、前記被覆導体部のうち、前記開口の底部を覆う部位と接続するビア導体を形成するビア導体形成工程と、
前記上部第一誘電体層の第一主表面側に、金属導体層と誘電体層とを交互に積層して配線積層部を形成する積層工程と、
前記積層工程後に、前記金属板を選択エッチングにより除去し、次いで、前記金属薄膜層を選択エッチングにより除去することで、前記金属薄膜層の第一主表面側に形成された前記被覆導体部を露出させるエッチング工程と、をこの順で行うようにすることも考えられる
金属板を支持基板としてビルドアップ層を積層する従来までの配線基板の製造方法においては、上記特許文献1の段落0014及び図1(b)に示されているレジスト金属層103ような、金属板と異なるエッチング選択比を有するエッチングガードメタルを、予め所定のパターンで形成する。次いで図1(c)に示すように、このエッチングガードメタルと密着して配線パターン104のような導体パターンを形成する。これにより、金属板エッチング時に使用されるエッチング液から導体パターンは保護され、その侵食及び腐食等を防ぐことができる。ところが、本発明の配線基板の製造方法によれば、上記の役割を果たすエッチングガードメタルの形成が不要であり、代わりに金属薄膜層を金属板の第一主表面全面を覆う形で形成することができる。
金属板を支持基板としてビルドアップ層を積層する場合、その金属板としてCu板が使用されることが多い。この場合、Cu板は積層時の支持基板として機能する必要があるため、比較的厚みのあるものを使用する(Cu板であれば、例えば0.8mm程度)。このようなCu板をエッチングする場合は、エッチング時間の短縮のために、強い腐食性を有し、且つ通常よりも高濃度の薬液を使用する場合がある。ところが、上記特許文献1に記載のように、金属板と誘電体層とが密着して形成される場合は、金属板のエッチング液は、誘電体層と接し、このときたとえ誘電体層が腐食に対して耐性を有する材料であっても、誘電体層へのダメージを与える可能性がある。本発明によれば、厚いCu板のエッチング処理は金属薄膜層表面でストップし、その高濃度の薬液が誘電体と接することは無い。その後の金属薄膜層のエッチングは、その金属薄膜層が薄い層であるため高濃度の薬液を使用する必用は無く、誘電体層へのダメージを大幅に減じることが可能である。
本発明の配線基板の製造方法において形成される金属薄膜層は、Ti,Cr,Al,Ag,Snのうち少なくとも1種以上からなる金属材料からなることを特徴とすることができる。上記特許文献1に記載の配線基板の製造方法にならって、例えば、金属板をCu板とし、エッチングガードメタルをNi/Auめっき処理によって形成する場合、積層時の各種熱処理工程において、CuとAuが合金化し、その界面近傍に合金化層が新たに形成される可能性がある。このような金属板とエッチングガードメタルとの金属材料からなる合金層は、金属板エッチング時に使用するエッチング液に対して高い選択比を有する場合があり、こうした場合、金属板のエッチング処理時間は増加し、エッチング工程の処理能力が大きく落ちる。また、場合によっては、その合金層をエッチングするための新たなエッチング工程が必用となり、工程数の増加を招く可能性もある。本発明によれば、上述した金属材料からなる金属薄膜層を形成することにより、該金属薄膜層は、上記エッチングガードメタルと同様の効果を有すると共に、配線基板を製造過程における各熱処理によっても合金化されることが無いため、合金化による金属板のエッチング処理時間の増加、あるいはエッチング工程の追加等を必用としない。
そして、本発明配線基板の製造方法においては、金属薄膜層の第一主表面に、金属薄膜層に対して選択エッチング性を有し、且つ表面粗化処理の可能な薄膜層が被膜されてなるとともに、該薄膜層はその第一主表面に粗化処理が施されていることを特徴とする。これによれば、金属薄膜層とその上に積層形成されるビルドアップ層との密着性が悪い場合には、金属薄膜層の第一主表面に薄膜層を形成し、その表面を粗化することで、金属薄膜層上に積層されるビルドアップ層との密着性を高めることが可能となる。
発明の実施の形態
以下、本発明の実施の形態について述べる。図1は本発明の配線基板の製造方法によって形成された配線基板100の断面を示すものである。なお、はんだバンプFB上には、別途形成された電子部品ICが搭載されている。以下、図2〜図4を用いて図1に示す配線基板100の製造方法の一実施形態について説明する。
図2の工程1にて、支持基板としての役割を果たす金属板2の第一主表面MP1に、例えば片面のスパッタリング処理によって、金属薄膜層3を被膜する(被膜工程)。ここで、金属板2は、エッチング処理によって除去可能な金属材料で形成される必要があり、例えばCu、Cu合金、SUS(JIS規格)、Ni、Fe−Ni合金、Al、Al合金、インバー、インバー合金等を用いることができる。また、金属薄膜層3は、金属板2に対する選択エッチング性を有し、且つ配線基板製造時の各種熱処理によって金属板2と合金化されにくい金属材料、例えばTi,Cr,Al,Ag,Sn等のうちの少なくとも1つ以上からなるものを用いることができる。本実施形態においては、金属板として銅板(Cu)、金属薄膜層としてTiを用いるものとする。
次に工程2に示すように、金属薄膜層3の第一主表面MP2に、紫外線感光性のドライフィルムレジスト4をラミネート(貼り合わせ)した上で、紫外線照射による露光、現像を用いてパターニング処理する。そして、パターニングされたドライフィルムレジスト4をマスクとして用い、金属端子パッドとなるべき導体パターン11(第一金属導体層M1)を形成する。このとき形成される導体パターン11は、後述する金属薄膜層3のエッチング処理におけるエッチング液に対して耐性を有する必要があり、例えば銅、ニッケル、金、錫、銀、パラジウム等を用いることができる。本実施形態においては、電解めっき処理により、Cuを主成分とする導体パターンを形成するものとする。
工程3では、工程2でマスクとして用いたドライフィルムレジスト4をエッチング除去する。このとき、エッチング処理前に導体パターン11の露出表面に対し、粗化処理を行っておけば、工程4にて該導体パターン11上に積層される樹脂フィルム30と該導体パターン11との密着性の向上を図ることができる。
続いて図3に示す工程4にて、第一金属導体層M1の上層に熱硬化性を有する樹脂フィルム30をラミネートし、硬化処理を施すことで第一誘電体層B1を形成する。そして樹脂フィルム30の所定位置に、例えばレーザを用いて穿孔し、ビア用の開口部(以下、ビア孔ともいう)を形成しておく。なお、樹脂フィルム30は、例えばエポキシを主成分とする材料にて構成することができ、周知の真空ラミネーション法により形成することができる。
工程5では、工程4にて形成された第一誘電体層B1のビア孔に、第一金属導体層M1に属する第一ビア導体21を形成すると共に、第一誘電体層B1の第一主表面には、配線を含む導体パターン12(第二金属導体層M2)を形成する。このとき、第一ビア導体21によって、第一金属導体層M1と第一誘電体層B1の第一主表面に形成された第二金属導体層M2とが層間接続される。
工程6では、上述の工程2〜工程5を繰り返し、誘電体層および金属導体層を順次積層することにより、ビルドアップ層(配線積層部)10を形成する(積層工程)。なお、該ビルドアップ層10における最表層は、本実施形態においては、ソルダーレジスト層SR(第四誘電体層B4)が形成される。ソルダーレジスト層SRには、開口部が形成されており、その直下に形成される導体パターン14(第四金属導体層M4)が露出している。このとき、該導体層パターン14は、金属端子パッドとなるべき導体パターンである。
なお、本実施形態では、ビルドアップ層10は、金属導体層M1〜M4及び誘電体層B1〜B4にて構成されているが、金属導体層及び誘電体層の数はこれに限られることはない。また、金属導体層M1〜M4に形成される導体パターン11〜14及びビア導体21〜23は、例えばCuを主成分とするものとする。
また、ビルドアップ層10に形成されるビア導体は、上述のようなレーザ加工とは異なり、例えば、周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、例えばセミアディティブ法による無電解メッキによって充填することにより得ることもできる。この場合、各誘電体層は少なくとも感光性を有する樹脂フィルムによって形成される必要がある。
次に、図4の工程7に示すように、積層時の支持基板の役割を果たしていた金属板2を、例えばエッチング液を用いるウエットエッチングにて、選択的にエッチング除去する(エッチング工程)。この際、金属薄膜層3は、エッチストップ層として機能する。ここで使用されるエッチング液は、金属板2と金属薄膜層3とのそれぞれ材料間にてエッチング選択比が異なるもの、特には大きいものを適宜用いるとともに、エッチング時間が短縮されるように高濃度の薬液が使用されると良い。
また、工程8では、金属薄膜層3を、例えば工程7と同様にウエットエッチングにて、選択的にエッチング除去する(エッチング工程)。ここで使用されるエッチング液は、金属薄膜層3と第一金属導体層M1の導体パターン11とのそれぞれの材料間におけるエッチング選択比の異なるもの、特には大きいものを適宜用いると良い。これにより、第一金属導体層の第二主表面に、導体パターン11が露出する。本実施形態では、Cuを主成分としてなる導体パターン11が露出し、その露出面はそのまま金属端子用パッドとして利用することができる。
工程9では、導体パターン14の露出面に対して、例えばNi−Auメッキ又はSn(ハンダ)メッキ等からなるメッキ表面層7を、電解めっき処理又は無電解めっき処理により形成する。形成されたメッキ表面層7にははんだバンプFBが形成され、これにより図1に示された電子部品ICと接続する接続端子が形成される。工程9の処理が終了することにより、支持基板を有さず、両主表面が誘電体層にて構成され、高分子材料からなる誘電体層B1〜B4と導体層M1〜M4とが交互に積層形成された薄い配線基板を得ることが可能である。
なお、図1に示す配線基板100は、上述の工程1〜工程9を経て得られる配線基板に対して、電子部品ICがはんだバンプFBと接続する形で搭載されている。電子部品IC下の隙間にはアンダーフィル材UFが充填されており、また、第四誘電体層B4の第一主表面上に、電子部品ICの搭載部分を囲うように、補強枠(スティフナー)STが設置されている。なお、補強枠STの金属材料としては、Cu、Cu合金、SUS(JIS規格)、Ni、Fe−Ni合金、Al、Al合金、インバー、インバー合金等を用いることができる。
本実施形態においては、金属薄膜層3とビルドアップ層10との密着力が弱い場合がある。このような場合には、金属板2は配線基板製造時の支持基板として機能を果たし得ない可能性がある。この層間の密着力を強化する手段としては、層表面の粗化処理がある。ただし、金属薄膜層3がTi等からなる場合は、その性質上、その表面の粗化処理は困難である。このような場合は、工程1において、金属薄膜層3の被膜形成後、その直上に薄膜層3´を粗化処理の容易な材質、例えばCuなどで形成し、その第一主表面を粗化処理しておけばよい。これにより、薄膜層3´とビルドアップ層10との密着面は、良好な密着強度を得ることができる。なお、この薄膜層3´は、工程7における金属薄膜層3のエッチング除去後に、エッチング除去される必要がある。ただし、薄膜層3´が導体パターン11の主成分と同じCuよりなる場合は、薄膜層3´のエッチング処理により、導体パターン11の一部もエッチングされる可能性がある。しかし、薄膜層3´は薄く形成されるため、エッチング液の選択次第で、導体パターン11の過度のエッチングを抑えることは容易である。また、逆に、導体パターン11の露出面が多少エッチングされていた方が、金属端子パッドを形成する際に、パッド導体形成位置の特定が行い易いという点で、かえって有効である。
また、金属薄膜層3とビルドアップ層10との密着力の強化に関しては、上述のような薄膜層3´ではなく、金属薄膜層3上にカップリング剤膜を形成することでも可能である。例えばシランカップリング剤膜であれば、絶縁層を構成する有機材料に対して結合可能な官能基(ビニル基、アミノ基、エポキシ基、イミダゾール基など)、および、導体または配線パターンなどを構成する無機材料と結合可能な官能基(水酸基、メトキシ基、エトキシ基など)を有するため、密着力の強化としては好適である。ただし、選択された金属薄膜層3の金属材料等によっては、好適なカップリング剤膜が選択できない可能性がある。
なお、本発明は、上記実施形態における、工程1、工程7及び工程8を必須とすれば、少なくとも本発明の目的は達成される。また、本発明は、図2〜図4を用いて説明した上記製造方法に限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。そこで、上記実施形態を第一実施形態とした上で、本発明に係わる他の実施形態の代表的なものを以下に説明する。
図5は、本発明の第二実施形態を示すものであり、第一誘電体層は、支持基板側の下部第一誘電体層と、その上に形成された上部第一誘電体層とにてなるものであり、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、導体層と誘電体層とが積層されるとともに、少なくとも一方の主表面をなす前記誘電体層の開口内に形成された金属端子パッドを有する配線基板の製造方法であって、製造時における補強のために支持体(金属板)を用いて、該支持体の主表面に下部第一誘電体層を形成し、該下部第一誘電体層の所定位置に開口を貫通形成し、該開口の壁部および底部を含む領域を覆うように前記金属端子パッドとなるべき被覆導体部を形成する金属端子パッド形成工程と、前記下部第一誘電体層上に形成された上部第一誘電体層に、前記被覆導体部のうち、前記開口の底部を覆う部位と接続するビア導体を形成するビア導体形成工程と、前記配線基板を構成すべき残部の導体層および誘電体層を積層させる積層工程と、前記積層工程後に、前記支持体を除去する支持体除去工程とが、この順で行われることを特徴とする配線基板の製造方法に基づいて形成された配線基板である。図5の配線基板は、上記第一実施形態とは導体パターン11が異なる構造を有しており、両主表面が誘電体層にて構成されるよう、導体層と誘電体層とが積層されるとともに、少なくとも一方の主表面をなす前記誘電体層の開口に形成された金属端子パッドを有する配線基板であって、前記金属端子パッド(被覆導体部)は、前記開口に露出面を有し、かつ該露出面の裏面で前記配線基板内部の前記導体層とビア接続されるパッド本体と、該パッド本体の外縁から前記配線基板の内層方向に、前記開口の壁部に沿って形成される壁面導体部と、にて構成されることを特徴としている。以下、図6〜図8を用いて図5に示す配線基板200の製造方法について説明する。
図6に示す工程1は、上記第一実施形態の工程1と同様である。工程2にて、支持基板をなす金属板2に被膜された金属薄膜層3の主表面に、樹脂フィルム30をラミネートするとともに、ビア用開口部を形成して、下部第一誘電体層B1aとする。なお、樹脂フィルム30は、例えばプロビコートフィルム等の感光性を有する樹脂フィルムであっても良く、この場合、ラミネート後に、周知のフォトビアプロセスに基づいてパターニング処理し、下部第一誘電体層B1aを形成する。次いで、工程3では、図6の工程3のようなパターンを有する導体パターン11a(第一金属導体層M1)を形成する。この導体パターン11aを形成するためには、まず、工程2でパターニングされた樹脂フィルム30とその開口部とからなる最表層を覆うように、無電解めっき処理を行う。さらにその無電解めっき層(図示なし)上にめっきレジスト(図示なし)を形成し、これをパターニング処理する。パターニングされためっきレジストをマスクとして電解めっき処理を行った後、上記めっきレジストを除去し、次いで形成された電解めっき層11aを改めてめっきレジスト(図示なし)によりマスクして、マスクされていない領域の上記無電解めっき層を除去し、めっきレジスト層(図示なし)を除去する。これにより、導体パターン11aを形成することができる。このように形成された導体パターン11aは、樹脂フィルム30の開口(図6の工程2)の壁部の側面側と上面側とを覆うように形成され、この壁部を覆っている壁面導体部は鉤型形状をなしている。図7の工程4では、この導体パターン11aを覆うように樹脂フィルム30をラミネートし、上部第一誘電体層B1bを形成する。該上部第一誘電体層B1bには、ビア用開口部を形成する。このビア用開口部は、図7の工程4に示されるように導体パターン11aの底面部の中央と接続するように形成される。
工程5以降は、図7に示すように、工程5及び工程6でビルドアップ層10aを積層形成し、図8に示す工程7及び工程8では金属板2及び金属薄膜層3をエッチング除去し、工程9では接続用端子等を形成する。これらは上記第一実施形態の工程5〜工程9と同様であるため、説明は省略する。工程9まで終了し、さらに電子部品ICの搭載や補強枠(スティフナー)STの設置等が完了することで、図5の配線基板200が得られる。
本発明に限らず、このような薄いビルドアップ層の製造においては、ビルドアップ層の積層工程、支持基板(金属板)除去工程、及び支持基板除去後の製造工程において発生する内部応力が、支持基板(例えば金属板等)と密着する導体パターンと、その直上に形成される誘電体層との界面に集中しやすくなる。そのため、そうした界面から、クラック等の欠陥が誘起されやすい。従って、薄いビルドアップ層を有する配線基板の製造方法においては、このようなクラック発生の問題に対して、何らかの対策が必要とされる場合がある。本発明では、支持基板の第一主表面に金属薄膜層が形成されてなる支持体と、該支持体と密着する誘電体層との界面から、クラック等の欠陥が生じる可能性があり、本発明においてもこうした問題に対する対策が必要となる場合がある。第二実施形態はそうした問題を解決する一つの実施形態を示すものであり、これによれば、第一金属導体層M1の導体パターンと第一誘電体層B1の樹脂フィルム30との接着面積が、図1に示す第一実施形態よりも大きく確保され、内部応力の集中を緩和することができる。
図9は、本発明の第三実施形態を表す配線基板300を示すものであり、上記第一実施形態の配線基板100(図1)とはビルドアップ層が積層方向を逆にして形成されていることを特徴とする。本発明は、図2〜4、図6〜8のように、必ずしもマザーボードや他の配線基板との接続面側から積層形成する必要は無く、電子部品IC搭載側から積層形成されても良い。ビルドアップ層積層後の接続端子の形成や補強枠(スティフナー)STの設置位置などのみ考慮されてなされれば、どちら側から形成されていても何等問題は無い。図9においては、導体パターン14に第一実施形態及び第二実施形態とは異なりハンダボールSBが形成されている。また、導体パターン11の露出面には、ハンダバンプFBが形成されると共に、電子部品ICが搭載されている。補強枠(スティフナー)STの設置位置も第一誘電体層側に形成される。その他の構造に関しては、上記第一実施形態と同様であるため、ハンダバンプFB、ハンダボールSBの形成、及び補強枠(スティフナー)STの設置を行う工程を除けば、上記第一実施形態と同様の製造工程を経て形成することが可能である。従って、第三実施形態の製造方法についての説明は省略する。
図10は、本発明の第四実施形態をなす配線基板400を示すものである。第四実施形態は、上記第三実施形態と同様に、上記第一実施形態とビルドアップ層が積層方向を逆にして形成されるが、その積層過程において、上記第一実施形態との違いを有する。以下、図11,図12を用いて図10に示す配線基板400の製造方法について説明する。
この場合、図11の工程1は上記第一及び第二実施形態の図1の工程1と共通である。工程2にて、金属板2に被膜された金属薄膜層3の直上に樹脂フィルム30をラミネートし、硬化処理を施すことで図10の第一誘電体層B1を形成する。そして樹脂フィルム30の所定位置には、例えばレーザを用いて穿孔し、電子部品とフリップチップ接続するため導体領域が形成されるための開口部(以下、FC開口部ともいう)を形成しておく。工程3では、例えば周知のフィルドビア法により金属材料をFC開口部に埋め込む。ここでは、Cuを主成分する金属材料を埋め込むものとする。埋め込み後は、第一誘電体層の第一主表面を含む露出面全面に、紫外線感光性のドライフィルムレジスト4をラミネート(貼り合わせ)した上で、紫外線照射による露光、現像を用いてパターニング処理する。そして、パターニングされたドライフィルムレジスト4をマスクとして用い、導体パターン12(第一金属導体層M2)を形成する。なお、工程4以降に関しては、図12に示されているが、第一実施形態の工程5〜工程9と同様の処理が成されるため、説明は省略する。これにより、ビルドアップ層10bを形成することができる。このビルドアップ層10bに形成された導体パターン14の露出面上に、メッキ表面層7を介してハンダボールSBを形成し、補強枠(スティフナー)STを設置することで、図10に示された配線基板400を形成することができる。
また、第四実施形態において、導体パターン14の露出表面にのみメッキ表面層7を形成したい場合には、図12に示す工程5の金属板2のエッチング処理直前に、電解Ni−Auメッキ処理を行うことも可能である。ただし、この場合、図13のように、Cu板2及び金属薄膜層3の露出表面全面をめっきレジスト6によって覆った上で電解めっき処理を行う必要がある。これにより、例えば、ここで形成したメッキ表面層7を介してはんだボールを形成することができ、導体パターン11の露出面には、メッキ表面層7は形成されない。これは、第三実施形態においても同様であり、金属板2のエッチング処理直前に上記した方法で電解Ni−Auメッキ処理を行い、導体パターン14の露出表面にのみメッキ表面層7を形成することができる。なお、この電解めっき処理で行う場合は、例えば図13に示すように、金属板2を介して互いに電気的に連結された導体パターン14のうち、その複数の露出面のうちのいずれかもしくは金属板2から電流を供給することで行うことができる(図13では、メッキバー70から導体パターン14のうちの一つの露出面へ電流を供給している)。なお、めっきレジスト6は、電解Ni−Auメッキ処理後にエッチング除去される。
本発明の第一実施形態である配線基板の製造方法によって製造された配線基板の断面構造の概略を示す図。 本発明の第一実施形態である配線基板の製造方法の工程を表す図。 図2に続く図。 図3に続く図。 本発明の第二実施形態である配線基板の製造方法によって製造された配線基板の断面構造の概略を示す図。 本発明の第二実施形態である配線基板の製造方法の工程を表す図。 図6に続く図。 図7に続く図。 本発明の第三実施形態である配線基板の製造方法によって製造された配線基板の断面構造の概略を示す図。 本発明の第四実施形態である配線基板の製造方法によって製造された配線基板の断面構造の概略を示す図。 本発明の第四実施形態である配線基板の製造方法の工程を表す図 図11に続く図。 電解メッキ処理による金属端子パッド上のメッキ表面層の形成を表す図。
符号の説明
100,200,300,400 配線基板
2 金属板(Cu板)
3 金属薄膜層
10,10a,10b 配線積層部(ビルドアップ層)
11,11a,12,13,14 導体パターン
21,22,23 ビア導体
30 樹脂フィルム
SR ソルダーレジスト
FB ハンダバンプ
SB ハンダボール
ST 補強枠(スティフナー)

Claims (3)

  1. 支持基板として用いる金属板の第一主表面の全体を覆うように、該金属板に対して選択エッチング性を有する金属薄膜層を被膜する被膜工程と、
    前記被膜工程後に、前記金属薄膜層の第一主表面に、該金属薄膜層に対して選択エッチング性を有し、且つ表面粗化処理の可能な薄膜層を形成し、該薄膜層の第一主表面を粗化処理する粗化処理工程と、
    粗化処理が施された前記薄膜層の第一主表面に、金属端子パッドをなす導体パターンを形成した上で、高分子材料からなる誘電体層と金属導体層とを交互に積層して配線積層部を形成する積層工程と、
    前記積層工程後に、前記金属板を選択エッチングにより除去し、次いで、前記金属薄膜層及び前記薄膜層をそれぞれ選択エッチングにより除去することで、前記薄膜層の第一主表面側に形成された前記導体パターンを露出させるエッチング工程と、
    をこの順で行うことを特徴とする配線基板の製造方法。
  2. 前記薄膜層の第一主表面に前記導体パターンを形成した後、該導体パターンの露出表面を粗化処理する請求項1に記載の配線基板の製造方法。
  3. 前記エッチング工程により露出した前記導体パターンの露出面に、電子部品が搭載されるハンダバンプを形成する請求項1又は2に記載の配線基板の製造方法。
JP2004054996A 2004-02-27 2004-02-27 配線基板の製造方法 Expired - Fee Related JP4547164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004054996A JP4547164B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054996A JP4547164B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005244104A JP2005244104A (ja) 2005-09-08
JP4547164B2 true JP4547164B2 (ja) 2010-09-22

Family

ID=35025485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054996A Expired - Fee Related JP4547164B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4547164B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7692284B2 (en) * 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP4994988B2 (ja) * 2007-07-31 2012-08-08 京セラSlcテクノロジー株式会社 配線基板の製造方法
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000208936A (ja) * 1999-01-13 2000-07-28 Ngk Spark Plug Co Ltd プリント配線板の製造方法
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2002111205A (ja) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2004006829A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 配線転写シートとその製造方法、および配線基板とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000208936A (ja) * 1999-01-13 2000-07-28 Ngk Spark Plug Co Ltd プリント配線板の製造方法
JP2002111205A (ja) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2004006829A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 配線転写シートとその製造方法、および配線基板とその製造方法

Also Published As

Publication number Publication date
JP2005244104A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
US9024207B2 (en) Method of manufacturing a wiring board having pads highly resistant to peeling
KR100890534B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP5505433B2 (ja) プリント配線板
JP2017157666A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9907164B2 (en) Printed circuit board and method for manufacturing the same
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
TW201247072A (en) Method of manufacturing multilayer wiring substrate
JP4170266B2 (ja) 配線基板の製造方法
JP4547164B2 (ja) 配線基板の製造方法
US9661750B2 (en) Printed circuit board and method of manufacturing the same
JP6457881B2 (ja) 配線基板及びその製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4203535B2 (ja) 配線基板の製造方法、及び配線基板
US9935043B1 (en) Interconnection substrate and semiconductor package
JP4549695B2 (ja) 配線基板の製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2007273896A (ja) 配線基板
JP2004095913A (ja) プリント配線基板及びその製造方法
JP2022045879A (ja) 配線基板及び配線基板の製造方法
JP2003264362A (ja) 回路基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees