JP4783692B2 - キャパシタ内蔵基板及びその製造方法と電子部品装置 - Google Patents

キャパシタ内蔵基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP4783692B2
JP4783692B2 JP2006217955A JP2006217955A JP4783692B2 JP 4783692 B2 JP4783692 B2 JP 4783692B2 JP 2006217955 A JP2006217955 A JP 2006217955A JP 2006217955 A JP2006217955 A JP 2006217955A JP 4783692 B2 JP4783692 B2 JP 4783692B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
layer
metal
base resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006217955A
Other languages
English (en)
Other versions
JP2008042118A (ja
JP2008042118A5 (ja
Inventor
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006217955A priority Critical patent/JP4783692B2/ja
Priority to US11/882,645 priority patent/US7936568B2/en
Priority to CNA200710140290XA priority patent/CN101123854A/zh
Priority to EP07114115A priority patent/EP1887622A3/en
Publication of JP2008042118A publication Critical patent/JP2008042118A/ja
Publication of JP2008042118A5 publication Critical patent/JP2008042118A5/ja
Application granted granted Critical
Publication of JP4783692B2 publication Critical patent/JP4783692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Description

本発明はキャパシタ内蔵基板及びその製造方法と電子部品装置に係り、さらに詳しくは、半導体チップが実装されてデカップリングキャパシタとして機能するキャパシタを内蔵する配線基板に適用できるキャパシタ内蔵基板及びその製造方法とそれを利用する電子部品装置に関する。
従来、デカップリングキャパシタが内蔵された配線基板に半導体チップが実装されて構成される電子部品装置がある。図１に示すように、そのような電子部品装置の一例では、第１配線層１００がその下面が露出した状態で第１層間絶縁層２００に埋設されており、第１層間絶縁層２００の上にはそれに設けられた第１ビアホールＶＨ１を介して第１配線層１００に接続された第２配線層１２０が形成されている。
第２配線層１２０上には、支持体３５０の下に第１電極３１０、誘電体３２０及び第２電極３３０が形成されて構成されるキャパシタ部品３００の接続端子３４０が接続されており、キャパシタ部品３００の下部にはダイアタッチテープ４００が配置されている。さらに、キャパシタ部品３００の上には第２層間絶縁層２２０が形成されており、キャパシタ部品３００が第２層間絶縁層２２０に埋設されている。
さらに、第２層間絶縁層２２０の上にはそれに形成された第２ビアホールＶＨ２を介して第２配線層１２０に接続された第３配線層１４０が形成されている。第３配線層１４０の上にはその接続部に開口部５００ｘが設けられたソルダレジスト５００が形成されている。そして、第３配線層１４０の接続部に半導体チップ６００のバンプ６００ａがフリップチップ接続されている。
特許文献１には、球状のコアの表面に第１電極、誘電体及び第２電極が積層して形成され、第１電極の電極部が露出した構造の球状キャパシタを配線基板の電線回路に接続して設けることが記載されている。
また、特許文献２には、内面から外面にかけて複数の気泡が設けられたポーラス金属層からなる内部電極と、気泡の内面及び内部電極の外面に設けられた誘電体層と、誘電体層に接触して形成された外部電極とによって構成されるキャパシタが作り込まれた回路基板に半導体チップを実装することが記載されている。
特開２００１−２９１６３７号公報 特開２００６−１２０６９６号公報
上記した図１の従来技術の電子部品装置では、下側に接続端子３４０が設けられたキャパシタ部品３００が配線基板に平面実装される。このため、キャパシタ部品３００に半導体チップ６００を接続するには、キャパシタ部品３００の接続端子３４０を第２配線層１２０に接続し、第２層間絶縁層２２０で埋め込んだ後に、第２ビアホールＶＨ２を介して上方の第３配線層１４０までもち上げる必要があり、キャパシタ部品３００から半導体チップ６００までの配線経路が比較的長くなってしまう。
従って、キャパシタ部品３００と半導体チップ６００のリード間では比較的大きなインダクタンスが存在することになり、デカップリングコンデンサの効果を十分に奏することができない場合がある。
また、従来技術では、キャパシタ部品の接続端子の位置が限定されているため、配線経路を変更することは困難であると共に、ダイアタッチテープを使用する必要があることなどから、設計デザインが制約されて設計の自由度が低いといった問題もある。
さらに、側面側に接続端子を備える２端子型の積層セラミックキャパシタを配線基板に内蔵させる場合も同様に配線の引き回しが必要になり、同様な問題が発生する。
本発明は以上の課題を鑑みて創作されたものであり、キャパシタを半導体チップからより近い位置に配置してそれに接続できると共に、設計の自由度が高いキャパシタ内蔵基板及びそれを利用した電子部品装置を提供することを目的とする。
上記課題を解決するため、本発明はキャパシタ内蔵基板に係り、ベース樹脂層と、前記ベース樹脂層を貫通して設けられ、前記ベース樹脂層の両面側から突出する突出部をそれぞれ備え、前記ベース樹脂層の一方の面側の前記突出部が接続部となる第１電極と、前記ベース樹脂層の他方の面側の前記第１電極の前記突出部を被覆する誘電体層と、前記誘電体層を被覆する第２電極とから構成されて、前記ベース樹脂層を貫通した状態で横方向に並んで配置された複数のキャパシタと、前記ベース樹脂層を貫通して設けられ、前記ベース樹脂層の両面側から突出する突出部をそれぞれ備えた貫通電極と、ベース樹脂層の前記他方の面側に形成され、前記キャパシタの前記第２電極及び前記貫通電極の一端側に電気的に接続されたビルドアップ配線とを有することを特徴とする。
本発明のキャパシタ内蔵基板では、ベース樹脂層に複数のキャパシタ及び貫通電極が貫通した状態で横方向に並んで配置されている。キャパシタの第１電極はベース樹脂層を貫通して形成され、ベース樹脂層の両面側から突出する突出部それぞれ備えている。ベース樹脂層の上面側に突出する第１電極の突出部が接続部となっている。
そして、ベース樹脂層の下面側の第１電極の突出部を被覆する誘電体層と第２電極が順に形成されてキャパシタが構成されている。また、貫通電極においてもベース樹脂層の両面から突出する突出部を備えている。さらに、ベース樹脂層の下面側には、キャパシタの第２電極及び貫通電極の一端側に接続されたビルドアップ配線が形成されている。
このように、本発明のキャパシタ内蔵基板では、キャパシタの第１、第２電極及び貫通電極の接続部がベース樹脂層の上下面側にそれぞれ突出して配置されて、キャパシタ及び貫通電極が上下方向に電気接続される構造となっている。
そして、本発明のキャパシタ内蔵基板の上面側に突出するキャパシタの第１電極の接続部及び貫通電極の接続部に半導体チップが接続されて電子部品装置が構成される。複数のキャパシタは電気的に並列に接続されてデカップリングキャパシタとして機能する。また、貫通電極は、半導体チップと配線基板との間の信号ラインなどの導通経路として利用される。
本発明のキャパシタ内蔵基板では、ベース樹脂層を貫通して設けたキャパシタの第１電極の接続部が半導体チップに直接接続されるので、従来技術と違って、キャパシタに接続される配線を配線基板内で引き回して半導体チップに接続する必要はない。これにより、半導体チップとキャパシタとの間のインダクタンスを低減することができるので、高速動作する半導体チップに対してのデカップリングキャパシタとして十分な性能を奏するようになる。また、任意の位置に信号ラインなどに利用される貫通電極を配置できるので、半導体チップと配線基板との間に特別にバンプを配置する必要がないと共に、電子部品装置の設計の自由度を高くすることができる。
また、高靭性弾性体（ポリイミドなど）からなるベース樹脂層に高さの高い金属ポストを設けてそれを接続バンプとして利用するので、ベース樹脂層及び金属ポストが半導体チップをフリップチップ接続する際の応力緩和層として機能し、電子部品装置の信頼性を向上させることができる。
さらに、第１電極の突出部（凸状曲面など）に誘電体層と第２電極を被覆してキャパシタを構成するので、平面状にキャパシタを構成する場合よりも、同じ設置面積において容量の大きなキャパシタを形成することができる。
また、上記課題を解決するため、本発明はキャパシタ内蔵基板の製造方法に係り、一方の面に複数の金属ポストが立設されたベース樹脂層と、一方の面に柔軟金属層が形成された金属支持体とを用意する工程と、前記金属支持体上の前記柔軟金属層に、前記ベース樹脂層上の前記金属ポストを押し込んで前記金属支持体と前記ベース樹脂層とを貼り合わせることにより、前記金属ポストを前記柔軟金属層に埋め込む工程と、所要の金属ポスト上の前記ベース樹脂層の部分に第１めっき用開口部を形成する工程と、前記金属支持体、前記柔軟金属層及び前記金属ポストをめっき給電経路に利用する電解めっきにより、前記第１めっき開口部に前記ベース樹脂層の上面から突出する金属バンプを形成して前記金属ポスト及び前記金属バンプから構成される第１電極を得る工程と、前記第１電極を被覆する誘電体層を形成する工程と、前記誘電体層を被覆する第２電極を形成してキャパシタを得る工程と、前記キャパシタの第２電極に電気的に接続されるビルドアップ配線を形成する工程と、前記金属支持体及び前記柔軟金属層を除去して前記金属ポストを露出させる工程とを有することを特徴とする。
本発明では、まず、金属支持体（銅など）上の柔軟金属層（錫など）に、ベース樹脂層上の金属ポストを押し込んで金属ポストを柔軟金属層に埋め込む。次いで、所要の金属ポスト上のベース樹脂層の部分に第１めっき用開口部を形成し、電解めっきにより第１めっき開口部の底からベース樹脂層の上側に突出して金属ポストに接続される金属バンプを形成してキャパシタ用の第１電極を得る。このとき、金属バンプの先端部が凸状曲面となって形成される。続いて、第１電極を被覆する誘電体層と第２電極を形成してキャパシタを得る。さらに、キャパシタの第２電極に接続されるビルドアップ配線を形成する。その後に、金属支持体及び柔軟金属層を除去して第１電極の接続部となる金属ポストを露出させる。
以上のような製造方法を使用することにより、上記した発明のキャパシタ内蔵基板を容易に製造することができる。貫通電極を内蔵させるときは、キャパシタを形成した後に、別の金属ポスト上のベース樹脂層の部分にめっき開口部を形成し、金属バンプを形成すればよい。さらには、同様な方法で抵抗部を内蔵させることができる。
以上説明したように、本発明では、半導体チップからより近い位置にキャパシタを配置して接続できると共に、設計の自由度が高い電子部品装置を構成できるようになる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図２〜図７は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図、図８は同じくキャパシタ内蔵基板を示す断面図である。
第１実施形態のキャパシタ内蔵基板の製造方法は、図２（ａ）に示すように、まず、ポリイミドフィルムやアラミドフィルムなどの高靭性弾性体からなる膜厚が５０μｍ程度のベース樹脂層５０を用意する。ベース樹脂層５０は、最終的に複数のキャパシタなどを支持するための弾性基板となる。その後に、図２（ｂ）に示すように、ベース樹脂層５０の上（図２（ｂ）では下）に、銅などからなるシード層５２をスパッタリングによって形成する。
次いで、銅ポストを形成する部分に開口部が設けられたレジスト膜（不図示）を形成し、シード層５２をめっき給電経路として利用する電解めっきによってレジスト膜の開口部かに銅層を形成する。その後に、レジスト膜が除去される。これにより、ベース樹脂層５０上のシード層５２の上（図８（ｂ）では下）に銅ポスト５４（金属ポスト）が形成される。
続いて、図８（ｃ）に示すように、銅ポスト５４をマスクにしてシード層５２をエッチングすることにより、各銅ポスト５４を電気的に分離する。例えば、銅ポスト５４の高さは３０μｍ程度であり、銅ポスト５４の配置間隔は４０μｍ程度である。なお、銅ポスト５４の表面に無電解めっきなどによって金層を形成してもよい。
さらに、図２（ｄ）に示すように、金属支持体としての銅板１０を用意し、銅板１０の上に錫めっきを施して柔軟金属層として機能する錫層１２を形成する。銅板１０の厚みは０．３〜０．４ｍｍであり、錫層１２の膜厚は６０μｍ程度である。
続いて、図２（ｃ）の構造体の銅ポスト５４を銅板１０上の錫層１２に対向させて押し込むことにより、両者を貼り合わせる。これにより、図３（ａ）に示すように、ベース樹脂層５０上の銅ポスト５４が銅板１０上の錫層１２の中に埋め込まれた状態となる。
本実施形態では、配線基板にキャパシタ、信号ラインなどに利用される貫通電極及び抵抗部が内蔵されるので、複数の銅ポスト５４上には、キャパシタ、貫通電極及び抵抗部の形成領域がそれぞれ画定されている。
そして、図３（ｂ）に示すように、複数の銅ポスト５４上のベース樹脂層５０のうちのキャパシタが形成されるベース樹脂層５０の部分をレーザ、又はフォトリソグラフィ及びプラズマエッチングによって加工することにより、第１のめっき用開口部５０ｘを形成する。
続いて、図３（ｃ）に示すように、銅板１０、錫層１２及び銅ポスト５４をめっき給電経路とする電解めっきによって、第１のめっき用開口部５０ｘの底部から上側にかけて銅めっきを施すことにより、第１のめっき開口部５０ｘ内に充填されてベース樹脂層５０の上面から突出する第１銅バンプ５６（金属バンプ（突出部））を形成する。第１銅バンプ５６の先端部は凸状曲面（半球面など）となって形成され、第１銅バンプ５６のベース樹脂層５０の上面からの高さは例えば３０μｍ程度に設定される。なお、第１銅バンプ５６の突出部が柱状になるように形成してもよい。
この工程で形成される複数の第１銅バンプ５６は、銅ポスト５４に接続されてキャパシタの第１電極を構成するものであり、エリアアレイ型で配置された銅ポスト５４に対してジグザグ状の千鳥配置となって所定の銅ポスト５４の上に形成される。
次いで、図３（ｄ）に示すように、ベース樹脂層５０及び第１銅バンプ５６の上に誘電体層２２を形成して第１銅バンプ５６の凸状曲面を誘電体層２２で被覆する。誘電体層２２としては、ＢＳＴ(（Ba,Sr）TiO3)、ＳＴＯ（SrTiO3）、ＰＺＴ（Pb(Zr,Ti)O3）、ＢＴＯ（BaTiO3）、ＡｌＯｘ（アルミナ）、ＳｉＯｘ（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＮｂＯｘ（酸化ニオブ）、又はＴｉＯｘ（酸化チタン）などの金属酸化物層、もしくはそれらの金属酸化物のフィラーを含有する樹脂が使用される。これらの誘電体層は、スパッタ法、ＭＯＣＶＤ(有機金属ＣＶＤ)法などによって成膜される。
続いて、同じく図３（ｄ）に示すように、フォトリソグラフィによって複数の第１銅バンプ５６の間の領域にレジストをパターニングし、それを硬化させることにより、中間樹脂層１４を形成する。
さらに、図４（ａ）に示すように、電解めっきによって第１銅バンプ５６上の誘電体層２２の上に金層２４ａ及びはんだ層２４ｂを順次形成して第２電極２４を得る。このとき、電解めっきのめっき給電経路に誘電体層２２が介在するので、誘電体層２２に影響されないパルスタイプの電解めっきが採用される。これにより、銅ポスト５４及び第１銅バンプ５６からなる第１電極２０と、誘電体層２２と、金層２４ａ及びはんだ層２４ｂからなる第２電極２４とにより基本構成されるキャパシタＣが銅板１０の上に形成される。
次いで、図４（ｂ）に示すように、複数の銅ポスト５４上の領域のうちの信号ラインなどに利用される貫通電極が形成されるベース樹脂層５０、誘電体層２２及び中間樹脂１４の部分を加工することにより第２のめっき用開口部５０ｙを形成する。さらに、図４（ｃ）に示すように、第２のめっき用開口部５０ｙからその周辺部に開口部５９ｘが設けられたドライフィルムレジスト５９を形成する。
続いて、図４（ｄ）に示すように、銅板１０、錫層１２及び銅ポスト５４をめっき給電経路とする電解めっきによって、第２のめっき用開口部５０ｙの底部から上側にかけて銅めっきを施すことにより、第２のめっき用開口部５０ｙに充填されてベース樹脂層５０の上面から突出する第２銅バンプ５６ａを得る。第２銅バンプ５６ａもその先端部が凸状曲面となって形成される。このとき、キャパシタＣはドライフィルムレジスト５９で被覆されているので、第２のめっき用開口部５０ｙのみに銅めっきが選択的に施される。
次いで、同じく図４（ｄ）に示すように、電解めっきにより、第２銅バンプ５６ａの上に金層及びはんだ層を順次成膜してコンタクト層６０を形成し、その先端部を第１接続部６１ａとする。これにより、銅ポスト５４とそれに接続された第２銅バンプ５６ａとコンタクト層６０によって基本構成される貫通電極Ｔが銅板１０の上に形成される。その後に、図５（ａ）に示すように、ドライフィルムレジスト５９が除去される。
このように、複数の銅ポスト５４のうちの所定の銅ポスト５４の上にめっき用開口部及び銅バンプを形成することに基づいて、キャパシタＣや貫通電極Ｔを容易に作り込むことができる。キャパシタＣと貫通電極Ｔを別のプロセスで形成するようにしたので、歩留りよく安定してキャパシタＣを形成することができる。さらには、後の第２実施形態で説明するように、別の銅ポスト５４の上にめっき用開口部を形成することに基づいて抵抗部を形成することも可能である。
次いで、図５（ｂ）に示すように、図５（ａ）の構造体の上面に樹脂フィルムを貼着するなどしてキャパシタＣ及び貫通電極Ｔを被覆する第１絶縁層７０を形成する。このとき、第１樹脂層７０は、キャパシタＣ及び貫通電極Ｔの段差を解消してその上面が平坦になって形成される。さらに、図５（ｃ）に示すように、レーザ、又はフォトリソグラフィ及びプラズマエッチングにより、キャパシタＣの第２電極２４及び貫通電極Ｔのコンタクト層６０に到達する深さの第１ビアホールＶＨ１を形成する。
続いて、図６（ａ）に示すように、セミアディティブ法などによりキャパシタＣの第２電極２４及び貫通電極Ｔのコンタクト層６０に接続される第１配線層７２を第１絶縁層７０の上に形成する。詳しく説明すると、まず、第１ビアホールＶＨ１の内面上及び第１絶縁層７０上に無電解めっきやスパッタ法により銅などのシード層（不図示）を形成する。その後に、シード層上に第１配線層７０に対応する開口部を有するレジスト（不図示）を形成する。続いて、シード層をめっき給電層に利用した電解めっきによりレジストの開口部に銅などの金属パターン層（不図示）を形成する。
さらに、レジストを除去した後に、金属パターン層をマスクにしてシード層をエッチングすることにより、第１配線層７２を得る。なお、セミアディティブ法の代わりに、サブトラクティブ法又はフルアディティブ法を用いてもよい。
次いで、図６（ｂ）に示すように、第１配線層７２を被覆する第２絶縁層７０ａを形成した後に、第２絶縁層７０ａを加工することにより、第１配線層７２に到達する深さの第２ビアホールＶＨ２を形成する。さらに、第２ビアホールＶＨ２を介して第１配線層７２に接続される第２配線層７２ａを第２絶縁層７０ａの上に形成する。
これにより、キャパシタＣの第２電極２４及び貫通電極Ｔのコンタクト層６０に接続される２層のビルドアップ配線がそれらの上に形成される。図６では、２層のビルドアップ配線を形成する形態を例示するが、ｎ層（ｎは１以上の整数）のｎ層のビルドアップ配線を適宜形成することができる。
次いで、図７（ａ）に示すように、図６（ｂ）の構造体から銅板１０をアンモニア系アルカリエッチング液でエッチングすることにより、銅板１０を錫層１２に対して選択的に除去する。さらに、７（ｂ）に示すように、硝酸系エッチング液によって錫層１２をエッチングすることにより、錫層１２を銅ポスト５４及びベース樹脂層５０に対して選択的に除去する。これによって、下面側にベース樹脂層５０と銅ポスト５４が露出する。
続いて、図８に示すように、図７（ｂ）の構造体を上下反転させ、キャパシタＣ及び貫通電極Ｔの各銅ポスト５４にフラックスを塗布し、はんだを粉体塗布によって銅ポスト５４に選択的に付着させ、リフロー加熱することにより、銅ポスト５４を被覆するはんだ層６２を形成する。銅ポスト５４の表面に金層が形成されている方が、粉体塗布によってはんだ層６２を銅ポスト５４に安定して付着させることができる。
これにより、キャパシタＣでは、銅ポスト５４がはんだ層６２で被覆されてその先端部が第１電極２０の接続部２１となる。また、貫通電極Ｔでは、銅ポスト５４がはんだ層６２で被覆されてその先端部が第２接続部６１ｂとなる。さらに、最下に露出する第２配線層７２ａにはんだボールを搭載するなどして外部接続端子７４を設ける。なお、一つの基板から複数のキャパシタ内蔵基板を得る場合は、外部接続端子７４を設ける前又は後に基板が切断される。
以上により、第１実施形態のキャパシタ内蔵基板１が得られる。
図８に示すように、第１実施形態のキャパシタ内蔵基板１では、最上層として配置されたベース樹脂層５０の中に複数のキャパシタＣと貫通電極Ｔとが貫通した状態で横方向に並んで配置されている。キャパシタＣは、銅ポスト５４及び第１銅バンプ５６から形成された第１電極２０と、誘電体層２２と、金層２４ａ及びはんだ層２４ｂから形成された第２電極２４とによって基本構成されている。第１電極２０を構成する銅ポスト５４（突出部）はベース樹脂層５０の上面から突出して形成され、その上にはんだ層６２が被覆されてその先端部が第１電極２０の接続部２１となっている。
また、銅ポスト５４に接続された第１銅バンプ５６（突出部）はベース樹脂層５０を貫通して形成され、ベース樹脂層５０の下面から突出してその先端部が凸状曲面（半球面など）となっている。このように、キャパシタＣの第１電極２０は、ベース樹脂層５０の上面から突出する接続部２１と、接続部２１に接続されてベース樹脂層５０の下面から突出し、先端部が凸状曲面となった第１銅バンプ５６とにより構成される。さらに、第１電極２０の凸状曲面を被覆する誘電体層２２が形成され、誘電体層２２を被覆する金層２４ａ及びはんだ層２４ｂからなる第２電極２４が形成されている。
また、ベース樹脂層５０にはキャパシタＣの他に貫通電極Ｔが設けられている。貫通電極Ｔは、ベース樹脂層５０の上面から突出する銅ポスト５４とそれに接続されてベース樹脂層５０を貫通してベース樹脂層５０の下面から突出して先端部が凸状曲面となった第２銅バンプ５６ａとによって基本構成される。第２銅バンプ５６ａは金層及びはんだ層から形成されたコンタクト層６０で被覆されており、その先端部が第１接続部６１ａとなっている。また、銅ポスト５４ははんだ層６２で被覆されており、その先端部が第２接続部６１ｂとなっている。
また、キャパシタＣ及び貫通電極Ｔは第１絶縁層７０で被覆されており、第１絶縁層７０にはキャパシタＣの第２電極２４及び貫通電極Ｔの下側のコンタクト層６０の第１接続部６１ａに到達する深さの第１ビアホールＶＨ１が形成されている。そして、第１ビアホールＶＨ１を介してキャパシタＣの第２電極２４及び貫通電極Ｔの第２接続部６１ａにそれぞれ接続される第１配線層７２が第１絶縁層７０の上（図８では下）に形成されている。
さらに、第１配線層７２の上（図８では下）に第２絶縁層７０ａが形成され、第２絶縁層７０ａには第１配線層７２に到達する深さの第２ビアホールＶＨ２が設けられている。そして、第２ビアホールＶＨ２を介して第１配線層７２に接続される第２配線層７２ａが第２絶縁層７０ａの上（図８では下）に形成されている。第２配線層７２ａには外部接続端子７４が設けられている。
このようにして、本実施形態のキャパシタ内蔵基板１は、ベース樹脂層５０を貫通して横方向に並んで配置された複数のキャパシタＣ及び貫通電極Ｔの上（図８では下）にそれらに電気的に接続された２層のビルドアップ配線が形成されて基本構成されている。
図９には、本実施形態のキャパシタ内蔵基板に半導体チップが実装されて構成される電子部品装置が示されている。図９に示すように、本実施形態の電子部品装置５は、キャパシタ内蔵基板２のベース樹脂層５０の上面から突出するキャパシタＣの第１電極２４の接続部２１及び貫通電極Ｔの第２接続部６１ｂに半導体チップ４５の電極（又はバンプ）が接続されて構成される。
本実施形態のキャパシタ内蔵基板１では、キャパシタＣの第１電極２４の接続部２１及び貫通電極Ｔの第２接続部６１ｂは半導体チップ４５を接続するためのバンプとして機能するようになっている。キャパシタＣの第１電極２０の接続部２１と第２電極２４、及び貫通電極Ｔの第１、第２接続部６１ａ，６１ｂは上下方向に配置されて半導体チップ４５とビルドアップ配線に直接接続されている。キャパシタ内蔵基板１に内蔵された複数のキャパシタＣは、半導体チップ４５とビルドアップ配線との間に電気的に並列に接続されてデカップリングキャパシタとして機能する。
このようにして電子部品装置５を構成することにより、従来技術と違って、各キャパシタＣに接続される配線層を引き回して半導体チップ４５に接続する必要がないので、キャパシタＣと半導体チップとの電気経路が最短になり、インダクタンスを減少させることができる。これにより、高速動作する半導体チップに対してのデカップリングキャパシタとして十分な性能を奏するようになる。
しかも、本実施形態のキャパシタ内蔵基板１では、キャパシタＣの他に、信号ラインなどの導通経路となる貫通電極Ｔを内蔵しているので、特別にバンプを配置して信号ラインなどを配線基板に接続する必要もない。
また、凸状曲面をもつ第１銅バンプ５６の上に誘電体層２２と第２電極２４を被覆してキャパシタＣを構成するので、平面状にキャパシタを構成する場合よりも、同じ設置面積において容量の大きなキャパシタを形成することができる。
さらには、本実施形態のキャパシタ内蔵基板１では、半導体チップ４５がフリップチップ接続されるバンプとして、キャパシタ内蔵基板１に内蔵された銅ポスト５４が使用される。銅ポスト５４は、レジストの開口部に電解めっきによって形成されるので、一般的なはんだバンプを使用する場合よりも狭小ピッチ（１００μｍ以下）でその高さを高く形成することができる。これにより、狭小ピッチの電極をもつ半導体チップに対応する配線基板として使用できるようになる。
さらには、高靭性弾性体であるベース樹脂層５０に高さの高い銅ポスト５４を設けるようにしたことから、ベース樹脂層５０及び銅ポスト５４が半導体チップ４５をフリップチップ接続する際の応力緩和層として機能するので、電子部品装置の信頼性を向上させることができる。
（第２の実施の形態）
図１０は本発明の第２実施形態のキャパシタ内蔵基板を示す断面図、図１１は同じくキャパシタ内蔵基板に半導体チップが実装して構成される電子部品装置を示す断面図である。図１０に示すように、第２実施形態のキャパシタ内蔵基板２では、複数のキャパシタＣ及び貫通電極Ｔの他に、抵抗部Ｒが内蔵されている。図１０の例では、第１実施形態の図８の右側の貫通電極Ｔが抵抗部Ｒとなっている。
抵抗部Ｒは、キャパシタＣの第１電極２０と同様に銅ポスト５４と第１銅バンプ５６から構成される第１電極２０と、第１電極２０の凸状曲面の上に形成されたアルミナ層、窒化シリコン層又は窒化チタンなどの絶縁層６４と、絶縁層６４の上に形成された金などからなる第２電極６６とにより構成される。
さらに、キャパシタＣと同様に、銅ポスト５４がはんだ層６２で被覆されており、その先端部が第１電極２０の接続部２１となっている。そして、抵抗部Ｒの第２電極６６が第１ビアホールＶＨ１を介して配線基板の第１配線層７２に接続されている。その他の構成は、第１実施形態の図８と同一であるので同一符号を付してその説明を省略する。
第２実施形態のキャパシタ内蔵基板２の抵抗部Ｒを形成するには、前述した第１実施形態の図４（ｄ）の工程において、抵抗部を形成する部分に第２銅バンプ５６ａを形成した後に、スパッタリングによってアルミナなどの絶縁層と金層を順次形成した後に、ドライフィルムレジスト５９を除去して銅バンプ５６上に絶縁層と金層を部分的に形成して抵抗部Ｒとすればよい。
図１１には、第２実施形態のキャパシタ内蔵基板２の上に半導体チップが実装された電子部品装置６が示されている。図１１に示すように、第２実施形態の電子部品装置６は、キャパシタＣと同様に、抵抗部Ｒの第１電極２０の接続部２１と第２電極６６が上下方向に配置され、半導体チップ４５の電極がキャパシタＣ及び貫通電極Ｔの他に抵抗部Ｒの第１電極２０の接続部２１に直接接続されている。
キャパシタＣと同様に、抵抗部Ｒは半導体チップ４５の直下に配置され、半導体チップ４５と抵抗部Ｒとを配線基板内の配線で引き回すことなく直接接続することができる。このようにして、半導体チップ４５と配線基板の第２配線層７２ａとの間に抵抗部Ｒが接続される。その他の構成は、図９と同一であるので同一符号を付してその説明を省略する。
第２実施形態のキャパシタ内蔵基板２は、第１実施形態と同様な効果を奏する。
（第３の実施の形態）
図１２〜図１４は本発明の第３実施形態のキャパシタ内蔵基板の製造方法を示す断面図である。図１５は同じくキャパシタ内蔵基板を示す断面図である。第３実施形態の特徴は、銅板に設けた凹部にはんだ層を充填しておき、はんだ層に銅ポストを埋め込むことに基づいて、最終的にはんだ層を銅ポストの被覆層として利用することにある。第３実施形態では、第１実施形態と同一工程においてはその詳しい説明を省略する。
第３実施形態の製造方法では、図１２（ａ）及び（ｂ）に示すように、金属支持体としての銅板１０を用意し、銅板１０の上に開口部１１ｘを備えたレジスト１１を形成する。次いで、レジスト１１の開口部１１ｘを通して銅板１０をウェットエッチングすることにより、銅板１０に凹部１０ｘを形成する。さらに、図１２（ｃ）に示すように、銅板１０をめっき給電経路として利用する電解めっきにより、銅板１０の凹部１０ｘにはんだ層６２を形成する。その後に、レジスト１１が除去される。
次いで、図１２（ｄ）に示すように、第１実施形態と同様に、銅ポスト５４が立設するベース樹脂層５０を用意し、銅ポスト５４を銅板１０の凹部１０ｘ内に形成されたはんだ層６２に押し込む。銅板１０の凹部１０ｘに充填されたはんだ層６２は、銅ポスト５４に対応する部分に配置されている。これにより、図１３（ａ）に示すように、銅板１０の凹部１０ｘ内のはんだ層６２内に銅ポスト５４が埋め込まれた状態で、銅板１０の上にベース樹脂層５０が貼り付けられる。
次いで、図１３（ｂ）に示すように、第１実施形態の図３（ｂ）の工程から図５（ａ）までの工程を遂行することにより、銅板１０の上にキャパシタＣと貫通電極Ｔを形成する。さらに、図１４（ａ）に示すように、１実施形態の図５（ｂ）〜図６（ｂ）の工程を遂行することにより、キャパシタＣと貫通電極Ｔに接続される２層のビルドアップ配線（第１、第２配線層７２，７２ａ及び第１、第２層間絶縁層７０，７０ａ）を形成する。
その後に、図１４（ｂ）に示すように、図１４（ａ）の構造体から銅板１０をアンモニア系アルカリエッチング液でエッチングして除去する。これにより、銅板１０ははんだ層６２及びベース樹脂層５０に対して選択的に除去されて銅ポスト５４を被覆するはんだ層６２が露出して、キャパシタＣの第１電極２０の接続部２１と貫通電極Ｔの第２接続部６１ｂが得られる。さらに、図１５に示すように、図１４（ｂ）の構造体を上下反転させ、最下に露出する第２配線層７２ａに外部接続端子７４を設ける。
以上により、第１実施形態と同一構造の第３実施形態のキャパシタ内蔵基板３が得られる。第３実施形態の製造方法では、銅板１０の凹部１０ｘに充填されたはんだ層６２が銅ポスト５４を被覆するはんだ層６２となるので、銅ポスト５４を露出させてからはんだ層６２を被覆する必要がない。また、第１実施形態と違って錫層１２の形成工程と除去工程が不要なので、コスト的に有利になる。
第３実施形態のキャパシタ内蔵基板３は、第１実施形態と同様に半導体チップが実装され、第１実施形態と同様な効果を奏する。
図１は従来技術のキャパシタが内蔵された電子部品装置の一例を示す断面図である。 図２（ａ）〜（ｄ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｄ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その２）である。 図４（ａ）〜（ｄ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その３）である。 図５（ａ）〜（ｃ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その４）である。 図６（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その５）である。 図７（ａ）及び（ｂ）は本発明の第１実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その６）である。 図８は本発明の第１実施形態のキャパシタ内蔵基板を示す断面図である。 図９は本発明の第１実施形態のキャパシタ内蔵基板に半導体チップが実装されて構成される電子部品装置を示す断面図である。 図１０は本発明の第２実施形態のキャパシタ内蔵基板を示す断面図である。 図１１は本発明の第２実施形態のキャパシタ内蔵基板に半導体チップが実装されて構成される電子部品装置を示す断面図である。 図１２（ａ）〜（ｄ）は本発明の第３実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その１）である。 図１３（ａ）及び（ｂ）は本発明の第３実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その２）である。 図１４（ａ）及び（ｂ）は本発明の第３実施形態のキャパシタ内蔵基板の製造方法を示す断面図（その３）である。 図１５は本発明の第３実施形態のキャパシタ内蔵基板を示す断面図である。
符号の説明
１〜３…キャパシタ内蔵基板、５，６…電子部品装置、１０…銅板、１０ｘ…凹部、１２…錫層、１４…中間樹脂層、２０…第１電極、２１，６１ａ，６１ｂ…接続部、２２…誘電体層、２４…第２電極、２４ａ…金層、２４ｂ，６２…はんだ層、４５…半導体チップ、５０…ベース樹脂層、５０ｘ，５０ｙ…めっき用開口部、５４…銅ポスト、５６，５６ａ…銅バンプ、５９…ドライフィルムレジスト、５９ｘ…開口部、６０…コンタクト層、７０，７０ａ…層間絶縁層、７２，７２ａ…配線層、７４…外部接続端子、Ｃ…キャパシタ、Ｔ…貫通電極、Ｒ…抵抗部。

Claims (10)

  1. 厚み方向に貫通する開口部を備えたベース樹脂層と、
    前記ベース樹脂層を貫通して設けられて前記開口部に埋め込まれ、前記開口部から上側及び下側に突出する突出部をそれぞれ備え、前記ベース樹脂層の一方の面側の前記突出部が接続部となる第１電極と、前記ベース樹脂層の他方の面側の前記第１電極の前記突出部を被覆する誘電体層と、前記誘電体層を被覆する第２電極とから構成されて、前記ベース樹脂層を貫通した状態で横方向に並んで配置された複数のキャパシタと、
    前記ベース樹脂層を貫通して設けられ、前記ベース樹脂層の両面側から突出する突出部をそれぞれ備えた貫通電極と、
    ベース樹脂層の前記他方の面側に形成され、前記キャパシタの前記第２電極及び前記貫通電極の一端側に電気的に接続されたビルドアップ配線とを有することを特徴とするキャパシタ内蔵基板。
  2. 前記ベース樹脂層を貫通して設けられ、前記ベース樹脂層の両面側から突出する突出部をそれぞれ備え、前記ベース樹脂層の一方の面側の前記突出部が接続部となる第１電極と、前記ベース樹脂層の他方の面側の前記第１電極を被覆する絶縁層と、前記絶縁層を被覆する第２電極とにより構成される抵抗部をさらに有し、前記抵抗部の前記第２電極が前記ビルドアップ配線に接続されていることを特徴とする請求項１に記載のキャパシタ内蔵基板。
  3. 前記ベース樹脂層の他方の面側に配置された前記突出部は、先端部が凸状曲面となっていることを特徴とする請求項１又は２に記載のキャパシタ内蔵配線基板。
  4. 請求項１乃至３のいずれか一項に記載のキャパシタ内蔵基板と、
    前記第１電極の前記接続部及び前記貫通電極の他端側に接続されて実装された半導体チップとを有することを特徴とする電子部品装置。
  5. 一方の面に複数の金属ポストが立設されたベース樹脂層と、一方の面に柔軟金属層が形成された金属支持体とを用意する工程と、
    前記金属支持体上の前記柔軟金属層に、前記ベース樹脂層上の前記金属ポストを押し込んで前記金属支持体と前記ベース樹脂層とを貼り合わせることにより、前記金属ポストを前記柔軟金属層に埋め込む工程と、
    所要の金属ポスト上の前記ベース樹脂層の部分に第１めっき用開口部を形成する工程と、
    前記金属支持体、前記柔軟金属層及び前記金属ポストをめっき給電経路に利用する電解めっきにより、前記第１めっき開口部に前記ベース樹脂層の上面から突出する金属バンプを形成して前記金属ポスト及び前記金属バンプから構成される第１電極を得る工程と、
    前記第１電極を被覆する誘電体層を形成する工程と、
    前記誘電体層を被覆する第２電極を形成してキャパシタを得る工程と、
    前記キャパシタの上方に、前記キャパシタの第２電極に電気的に接続されるビルドアップ配線を形成する工程と、
    前記金属支持体及び前記柔軟金属層を除去して前記金属ポストを露出させる工程とを有することを特徴とするキャパシタ内蔵基板の製造方法。
  6. 一方の面側に金属ポストが立設されたベース樹脂層と、前記金属ポストに対応する部分に凹部が形成され、前記凹部に柔軟金属層が埋め込まれた金属支持体とを用意する工程と、
    前記金属支持体に形成された前記柔軟金属層に、前記ベース樹脂層上の前記金属ポストを押し込んで前記金属支持体と前記ベース樹脂層とを貼り合わせることにより、前記金属ポストを前記柔軟金属に埋め込む工程と、
    所要の前記金属ポスト上の前記ベース樹脂層の部分にキャパシタ形成用の第１めっき用開口部を形成する工程と、
    前記金属支持体、前記柔軟金属層及び前記金属ポストをめっき給電経路に利用する電解めっきにより、前記第１めっき開口部に前記ベース樹脂層の上面から突出する金属バンプを形成して前記金属ポスト及び前記金属バンプから構成される第１電極を得る工程と、
    前記第１電極を被覆する誘電体層を形成する工程と、
    前記誘電体層を被覆する第２電極を形成してキャパシタを得る工程と、
    前記キャパシタの上方に、前記キャパシタの前記第２電極に接続されるビルドアップ配線を形成する工程と、
    前記金属支持体を除去して前記柔軟金属層で被覆された前記金属ポストを露出させる工程とを有することを特徴とするキャパシタ内蔵基板の製造方法。
  7. 前記複数の金属ポスト上の前記ベース樹脂層の各部分には前記キャパシタの形成領域の他に貫通電極の形成領域が画定されており、
    前記キャパシタを得る工程の後であって、ビルドアップ配線を形成する工程の前に、
    前記金属ポスト上の前記貫通電極を形成するための前記ベース樹脂層の部分に第２めっき用開口部を形成する工程と、
    前記第２めっき用開口部を含む領域に開口部が設けられたレジストを形成して前記キャパシタを前記レジストで被覆する工程と、
    前記金属支持体、前記柔軟金属層及び前記金属ポストをめっき給電経路に利用する電解めっきにより、前記第２めっき用開口部に前記ベース樹脂層の上面から突出する金属バンプを形成して前記金属ポスト及び前記金属バンプから構成される前記貫通電極を得る工程と、
    前記レジストを除去する工程とをさらに有し、
    前記ビルドアップ配線は前記貫通電極の一端側に接続されることを特徴とする請求項５又は６に記載のキャパシタ内蔵基板の製造方法。
  8. 前記複数の金属ポスト上の前記ベース樹脂層の各部分には前記キャパシタの形成領域の他に抵抗部の形成領域が画定されており、
    前記キャパシタを得る工程の後であって、ビルドアップ配線を形成する工程の前に、
    前記金属ポスト上の前記抵抗部を形成するための前記ベース樹脂層の部分に第２めっき用開口部を形成する工程と、
    前記第２めっき用開口部を含む領域に開口部が設けられたレジストを形成して前記キャパシタを前記レジストで被覆する工程と、
    前記金属支持体、前記柔軟金属層及び前記金属ポストをめっき給電経路に利用する電解めっきにより、前記第２めっき用開口部に前記ベース樹脂層の上面から突出する金属バンプを形成して前記金属ポスト及び前記金属バンプから構成される第１電極を得る工程と、
    前記第１電極を被覆する絶縁層を形成する工程と、
    前記絶縁層を被覆する第２電極を形成して前記抵抗部を得る工程と、
    前記レジストを除去する工程とをさらに有し、
    前記ビルドアップ配線は前記抵抗部の前記第２電極に接続されることを特徴とする請求項５又は６に記載のキャパシタ内蔵基板の製造方法。
  9. 前記金属支持体は銅からなって、前記柔軟金属層は錫からなり、
    前記金属支持体及び前記柔軟金属層を除去する工程の後に、露出する前記金属ポストを被覆するはんだ層を形成する工程をさらに有することを特徴とする請求項５に記載のキャパシタ内蔵基板の製造方法。
  10. 前記金属支持体は銅からなり、前記柔軟金属層ははんだからなることを特徴とする請求項６に記載のキャパシタ内蔵基板の製造方法。
JP2006217955A 2006-08-10 2006-08-10 キャパシタ内蔵基板及びその製造方法と電子部品装置 Expired - Fee Related JP4783692B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006217955A JP4783692B2 (ja) 2006-08-10 2006-08-10 キャパシタ内蔵基板及びその製造方法と電子部品装置
US11/882,645 US7936568B2 (en) 2006-08-10 2007-08-03 Capacitor built-in substrate and method of manufacturing the same and electronic component device
CNA200710140290XA CN101123854A (zh) 2006-08-10 2007-08-08 电容器内置基板及其制造方法和电子元件装置
EP07114115A EP1887622A3 (en) 2006-08-10 2007-08-09 Capacitor built-in substrate and method of manufacturing the same and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217955A JP4783692B2 (ja) 2006-08-10 2006-08-10 キャパシタ内蔵基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2008042118A JP2008042118A (ja) 2008-02-21
JP2008042118A5 JP2008042118A5 (ja) 2009-07-30
JP4783692B2 true JP4783692B2 (ja) 2011-09-28

Family

ID=38666852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217955A Expired - Fee Related JP4783692B2 (ja) 2006-08-10 2006-08-10 キャパシタ内蔵基板及びその製造方法と電子部品装置

Country Status (4)

Country Link
US (1) US7936568B2 (ja)
EP (1) EP1887622A3 (ja)
JP (1) JP4783692B2 (ja)
CN (1) CN101123854A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP4337949B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板及び回路基板の製造方法
EP2259669A4 (en) * 2008-03-24 2011-12-28 Ngk Spark Plug Co INTEGRATED COMPONENT CONNECTION TABLE
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
WO2010073800A1 (ja) * 2008-12-22 2010-07-01 富士通株式会社 電子部品とその製造方法
US8389870B2 (en) * 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
WO2015053356A1 (ja) * 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
KR102281460B1 (ko) * 2015-01-22 2021-07-27 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6672705B2 (ja) * 2015-10-30 2020-03-25 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
EP3174094B1 (en) * 2015-11-25 2018-09-26 IMEC vzw Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
WO2018038094A1 (ja) * 2016-08-22 2018-03-01 重信 三浦 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品
US10297494B2 (en) * 2017-01-26 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Raised via for terminal connections on different planes
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US10373866B1 (en) * 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN110660584B (zh) * 2018-06-29 2023-06-27 浙江清华柔性电子技术研究院 柔性储能薄膜的制备方法
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2020085380A1 (ja) * 2018-10-25 2020-04-30 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置
US20240107665A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH06268141A (ja) 1993-03-15 1994-09-22 Hitachi Ltd 電子回路装置の実装方法
JP3246166B2 (ja) 1994-03-03 2002-01-15 株式会社村田製作所 薄膜コンデンサ
JP2830845B2 (ja) * 1996-06-26 1998-12-02 日本電気株式会社 半導体記憶装置
JPH11111884A (ja) * 1997-10-07 1999-04-23 Toppan Printing Co Ltd 電子部材作製用基板及びそれを用いた電子部材の製造方法
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR20080111567A (ko) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001291637A (ja) 2000-04-10 2001-10-19 Shinko Electric Ind Co Ltd 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP4019837B2 (ja) * 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US6909592B2 (en) * 2003-01-30 2005-06-21 Dongbuanam Semiconductor Inc. Thin film capacitor and fabrication method thereof
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4365166B2 (ja) * 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
JP4547164B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2005317943A (ja) * 2004-03-29 2005-11-10 Sumitomo Bakelite Co Ltd プリント回路基板およびその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
JP4260672B2 (ja) * 2004-04-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法及び中継基板の製造方法
TW200605169A (en) * 2004-06-29 2006-02-01 Sanyo Electric Co Circuit device and process for manufacture thereof
KR100680504B1 (ko) * 2004-06-30 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터의 제조방법
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP2006120696A (ja) 2004-10-19 2006-05-11 Shinko Electric Ind Co Ltd キャパシタ装置及びそれが内蔵された半導体装置
JP2006147606A (ja) * 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
JP4351148B2 (ja) * 2004-12-28 2009-10-28 新光電気工業株式会社 配線基板の製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JP2006269764A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 強誘電体記憶装置および製造方法
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
JP2007149730A (ja) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd 薄膜キャパシタ、実装基板、実装基板の製造方法、半導体装置、および半導体装置の製造方法
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US7662694B2 (en) * 2006-07-31 2010-02-16 Ibiden Co., Ltd. Capacitor having adjustable capacitance, and printed wiring board having the same
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置

Also Published As

Publication number Publication date
EP1887622A2 (en) 2008-02-13
JP2008042118A (ja) 2008-02-21
CN101123854A (zh) 2008-02-13
US7936568B2 (en) 2011-05-03
EP1887622A3 (en) 2008-05-07
US20080291649A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP4783692B2 (ja) キャパシタ内蔵基板及びその製造方法と電子部品装置
JP4920335B2 (ja) キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4790297B2 (ja) 半導体装置およびその製造方法
US8389414B2 (en) Method of manufacturing a wiring board
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
JP5460155B2 (ja) キャパシタ及び配線基板
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US20020190371A1 (en) Semiconductor device and method of production of same
JP4912992B2 (ja) キャパシタ内蔵基板及びその製造方法
KR20090042753A (ko) 인터포저
JP2001326305A (ja) 半導体装置用インターポーザー、その製造方法および半導体装置
US8114772B2 (en) Method of manufacturing the semiconductor device
JP4584700B2 (ja) 配線基板の製造方法
US8039967B2 (en) Wiring substrate with a wire terminal
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JP6600573B2 (ja) 配線基板及び半導体パッケージ
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
TWI742075B (zh) 於半導體封裝中之電容性互連件
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP6704129B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP4784142B2 (ja) 半導体装置およびその製造方法
JP4110161B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees