JP4638768B2 - キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 - Google Patents

キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 Download PDF

Info

Publication number
JP4638768B2
JP4638768B2 JP2005148765A JP2005148765A JP4638768B2 JP 4638768 B2 JP4638768 B2 JP 4638768B2 JP 2005148765 A JP2005148765 A JP 2005148765A JP 2005148765 A JP2005148765 A JP 2005148765A JP 4638768 B2 JP4638768 B2 JP 4638768B2
Authority
JP
Japan
Prior art keywords
film
layer
capacitor circuit
carrier tape
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005148765A
Other languages
English (en)
Other versions
JP2006324611A (ja
Inventor
泰昭 益子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2005148765A priority Critical patent/JP4638768B2/ja
Priority to US11/436,697 priority patent/US20060262481A1/en
Priority to KR1020060045002A priority patent/KR20060120475A/ko
Publication of JP2006324611A publication Critical patent/JP2006324611A/ja
Application granted granted Critical
Publication of JP4638768B2 publication Critical patent/JP4638768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Description

本件出願に係る発明は、キャパシタ回路付フィルムキャリアテープ、そのキャパシタ回路付フィルムキャリアテープの製造方法、キャパシタ回路付表面実装フィルムキャリアテープ、そのキャパシタ回路付表面実装フィルムキャリアテープの製造方法に関する。
近年、ノート型パーソナルコンピュータ、携帯電話等に代表されるモバイル電子機器の発達には目覚ましいものがあり、小型化、薄層化、軽量化に加え、高機能及び多機能化が同時に求められている。従って、これらの電子情報機器に内蔵されるパッケージには、高密度実装を可能とし、且つ、高速で確実な信号伝達が基本的性能として求められている。
そして、前記パッケージに搭載される中央集積回路（ＬＳＩ）の演算処理に、ＧＨｚレベルでのクロック周波数が適用され、スイッチングノイズの低減が要求されている。ひいては、パッケージ製品としてみたときの全体での低ノイズ化が求められる。このような問題を解決するために、非特許文献１に開示されているように、等価直列インダクタンスを小さくし、キャパシタと実装部品間距離を可能な限り小さくしてループインピーダンスを小さくして、高周波領域でのインピーダンスを低くすることが試みられてきた。
従来、上記デカップリングキャパシタ素子は、非特許文献１に開示されているように、シリコン基板やガラス基板等のリジット基材の表面に形成され、回路基板表面に実装あるいは基板内に埋め込まれるものが多かった。ところが、これらのリジット基板を用いたものは、フレキシビリティに欠けるため、加工時の耐クラック性能及びハンドリング性能が欠如していた。
このような問題を解決するため、非特許文献２及び非特許文献３に開示されているように、フレキシビリティに優れたポリイミド樹脂基材の表面にデカップリングキャパシタ素子を形成することが提唱されている。
Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ 第１１回シンポジウム予稿集 第４４１頁〜第４４４頁 「薄型キャパシタを内蔵したパッケージの電気特性」 （２００５年２月３日発行） 第１９回エレクトロニクス実装学術講演大会予稿集 第１９５頁〜第１９６頁 １８Ａ−１０ 「ポリイミドフィルム上ＳｒＴｉＯ３薄膜デカップリングキャパシタ」 （平成１７年３月３日発行） ＩＣＥＰ ２００５ Ｐｒｏｃｅｅｄｉｎｇｓ予稿集 第１５２頁〜第１５５頁 「Ｉｎｔｅｇｒａｔｅｄ Ｔｈｉｎ Ｆｉｌｍ Ｃａｐａｃｉｔｏｒｓ ｉｎ Ｏｒｇａｎｉｃ Ｌａｍｉｎａｔｅｓ ｆｏｒ Ｓｙｓｔｅｍｓ ｉｎ Ｐａｃｋａｇｅ Ａｐｐｌｉｃａｔｉｏｎｓ」
しかしながら、上記非特許文献２及び非特許文献３に開示されている方法のいずれもシリコン基板上にポリイミド樹脂を塗布して、その後のキャパシタ回路等の形成工程を行い、最終的にシリコン基板を剥離除去する方法が採用されている。
例えば、上記非特許文献２に開示の製造方法及び製造フロー図を参照して、従来の薄膜デカップリングキャパシタの製造方法の概念を説明する。図９（ａ）にあるようにシリコン基板３０の表面にベースポリイミド樹脂３１を塗布してキュアリングを行う。その後、ベースポリイミド樹脂３１の上に、下部電極形成層６、誘電層７、上部電極８のそれぞれをスパッタリング蒸着法で形成し、図９（ｂ）のような積層膜とする。そして、前記積層膜をキャパシタ回路のサイズに加工し、図９（ｃ）に示す状態とする。次に、層間絶縁膜となるポリイミド樹脂３１を塗布しキュアリングして、図１０（ｄ）の状態とする。更に、セミアディティブ法を用いて銅ポスト電極１３を形成し、感光性エポキシ樹脂を用いて所定部分を開口した状態のカバー膜１４を形成して、図１０（ｅ）の状態とする。そして、最後に、図１０（ｆ）に示すように、シリコン基板を剥離し、所望の薄膜デカップリングキャパシタとしている。
このときのキャパシタ回路を形成するときの下部電極形成層、誘電層、上部電極形成層は、全てスパッタリング蒸着法を採用するのが一般的であり、製造コストの上昇要因となっている。また、製造の単位はシリコンウエハのサイズにより制限を受け、バッチ生産方式が採用されるのが一般的であり、生産性及びコスト面で問題とされてきた。
以上のことから、市場では、ポリイミド樹脂等をベースにした優れたフレキシビリティ及び電気的特性を備え、製造コストメリットに優れた薄膜デカップリングキャパシタを初めとする各種キャパシタ回路を製造できる方法が求められてきた。
そこで、本件発明者等は、鋭意研究の結果、従来のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍｅｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）のフィルムキャリアテープの製造方法を応用して、キャパシタ回路付フィルムキャリアテープを製造することに想到した。以下、本件発明に関して説明する。
＜本件発明に係るキャパシタ回路付フィルムキャリアテープ＞
本件発明に係るキャパシタ回路付フィルムキャリアテープの基本構造は、両端部に複数のスプロケットホールを備える樹脂フィルムの表面に配線パターンを備えるフィルムキャリアテープにおいて、前記樹脂フィルムは、下部半田ボールランド孔を備え、配線パターンに上部電極と下部電極との間に誘電層が位置する構造のキャパシタ回路を備え、当該キャパシタ回路の上部電極表面及びその他の配線パターンの一部が露出するようにカバー膜を設け、その露出部位が上部半田ボールランド孔として機能することを特徴としたものである。
そして、上記キャパシタ回路付フィルムキャリアテープに対して、ポスト電極、カバー膜、半田ボール配置等を行い、表面実装可能なキャパシタ回路付フィルムキャリアテープとなる。そして、ポスト電極を備えるか否かは任意であるため、ポスト電極の有無により、２種類に分類できる。以下、ポスト電極の無い「第１キャパシタ回路付フィルムキャリアテープ」とポスト電極を備える「第２キャパシタ回路付フィルムキャリアテープ」とに分別する。
第１キャパシタ回路付フィルムキャリアテープ： この第１キャパシタ回路付フィルムキャリアテープは、ポスト電極の無いタイプのものである。
前記カバー膜は、ソルダーマスクを用いて形成したものであることが好ましい。
また、前記樹脂フィルムの下部半田ボールランド孔孔の底部及び他面側にあるカバー膜により形成された上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設け、半田ボールを配することが好ましい。
第２キャパシタ回路付フィルムキャリアテープ： この第２キャパシタ回路付フィルムキャリアテープは、ポスト電極を備えるタイプのものである。
従って、当該配線パターン上にターミナルパッドとなるポスト電極を備えるものとすることができる。
また、前記カバー膜は、ソルダーマスクを用いて形成したものであることが好ましい。
更に、前記樹脂フィルムの下部半田ボールランド孔の底部及び他面側にあるカバー膜により形成された上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設け、半田ボールを配することが好ましい。
＜本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法＞
本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法は、樹脂フィルムとその上の導体層との間に接着剤層が存在するか否かにより、２種類の製造方法に分別できる。従って、第１製造方法及び第２製造方法として、分別する。
第１製造方法： この製造方法は、樹脂フィルムとその上の導体層との間に接着剤層が存在する場合のものである。即ち、以下のＡ工程〜Ｆ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法を採用することが好ましい。
Ａ工程： リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に接着剤層と、当該接着剤層の上に保護フィルムを連続的に張り合わせて設け、リール状に巻き取り第１フィルムリールとする接着剤層形成工程。
Ｂ工程： 前記第１フィルムリールから接着剤層及び保護フィルムを備える樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホールを、前記樹脂フィルムの中央領域に下部半田ボールランド孔を連続的に形成し、リール状に巻き取り第２フィルムリールとする孔明加工工程。
Ｃ工程： 第２フィルムリールから孔明加工した樹脂フィルムを巻き出し、前記保護フィルムを剥離除去し、接着剤層に上部電極形成層、誘電層、下部電極形成層を形成し、リール状態で接着剤層をキュアリングし第３フィルムリールとするラミネート工程。
Ｄ工程： 第３フィルムリールから接着剤層キュアリングした樹脂フィルムを巻き出し、上部電極形成層をパターニングして、上部電極回路の形状を形成し、その他の部位の誘電層を露出させ、露出した部位の誘電層を除去し、リール状に巻き取ることで、半田ボールランド孔と配線パターンにキャパシタ回路（上部電極と下部電極との間に誘電層が位置する構造）とを備えるキャパシタ回路付フィルムキャリアテープとするキャパシタ回路形成工程。
Ｅ工程： 露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する下部電極回路形成工程。
Ｆ工程： 前記キャパシタ回路の上部電極表面及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔として機能するようにカバー膜を設ける工程。
上記キャパシタ回路付フィルムキャリアテープの製造方法において、前記Ｄ工程において、誘電層を除去した後に、再度上部電極をエッチング加工して形状調整を行う上部電極調整工程を付加することが好ましい。
また、上記キャパシタ回路付フィルムキャリアテープの製造方法において、当該配線パターン上にターミナルパッドとなるポスト電極を設ける工程を付加することが可能である。
そして、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設ける工程を付加することもできる。
更に、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔内に半田ボールを配する工程を付加することで、表面実装可能なキャパシタ回路付フィルムキャリアテープの製造が可能となる。
第２製造方法： この第２製造方法は、樹脂フィルムとその上の導体層との間に接着剤層が存在しない場合のものである。即ち、以下のＡ工程〜Ｇ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法を採用することが好ましい。
Ａ工程： リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に導体層（下部電極形成層）を連続的に設け導体層付樹脂フィルムとし、リール状に巻き取り第１’フィルムリールとする下部電極形成層形成工程。
Ｂ工程： 第１’フィルムリールから下部電極形成層を形成した樹脂フィルムを巻き出し、下部電極形成層の上に誘電層を形成し、更に誘電層の上に導体層（上部電極形成層）を連続的に形成し、第２’フィルムリールとする誘電層形成工程。
Ｃ工程： 前記第２’フィルムリールから誘電層及び上部電極形成層を形成した樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホールを連続的に形成し、リール状に巻き取り第３’フィルムリールとする孔明加工工程。
Ｄ工程： 第３’フィルムリールからスプロケットホールを形成した樹脂フィルムを巻き出し、樹脂フィルム表面から所定の箇所の樹脂フィルムを部分的に除去して、樹脂フィルムに下部半田ボールランド孔を連続的に形成し、巻き取ることで第４’フィルムリールとする半田ボールランド孔形成工程。
Ｅ工程： 第４’フィルムリールから樹脂フィルムを巻き出し、上部電極形成層をパターニングして、上部電極回路の形状を形成し、その他の部位の誘電層を露出させ、露出した部位の誘電層を除去し、リール状に巻き取ることで、半田ボールランド孔と配線パターンにキャパシタ回路（上部電極と下部電極との間に誘電層が位置する構造）とを備えるキャパシタ回路付フィルムキャリアテープとするとするキャパシタ回路形成工程。
Ｆ工程： 露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する下部電極回路形成工程
Ｇ工程：前記キャパシタ回路の上部電極表面及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔として機能するようにカバー膜を設ける工程。
上記キャパシタ回路付フィルムキャリアテープの製造方法において、前記Ｅ工程において、誘電層を除去した後に、再度上部電極をエッチング加工して形状調整を行う上部電極調整工程を付加することが好ましい。
また、上記キャパシタ回路付フィルムキャリアテープの製造方法において、当該配線パターン上にターミナルパッドとなるポスト電極を設ける工程を付加することが可能である。
また、上記キャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設ける工程を付加することが好ましい。
更に、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔内に半田ボールを配する工程を付加することで、表面実装可能なキャパシタ回路付フィルムキャリアテープの製造が可能となる。
上記本件発明に係るキャパシタ回路付フィルムキャリアテープの第２製造方法においては、樹脂フィルムとその上の導体層との間に接着剤層が存在しない導体層付樹脂フィルムを用いるのである。そこで、前記Ａ工程で形成される導体層付樹脂フィルムは、ポリイミド樹脂と銅箔とを張り合わせて得られるものを用いることができる。
また、前記Ａ工程で形成される導体層付樹脂フィルムは、ポリイミド樹脂を銅箔表面にキャスティングして得られるものを用いることができる。
また、前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂にエアロゾルデポジション法で金属層を形成しで得られるものを用いることができる。
更に、前記Ａ工程で形成される導体層付樹脂フィルムは、樹脂フィルム上にスパッタリング蒸着法又はダイレクトメタライゼーション法で銅、ニッケル、コバルト若しくはこれらの合金のいずれかからなるシード層を設け、その後電解法で銅、ニッケル、ニッケル合金のいずれかを析出成長させて得られるものを用いることができる。
また、上記本件発明に係るキャパシタ回路付フィルムキャリアテープの第２製造方法の前記Ｄ工程で形成する誘電層は、スパッタリング蒸着法又はエアロゾルデポジション法のいずれかの方法を用いることが好ましい。
更に、前記Ｄ工程で形成する上部電極形成層は、スパッタリング蒸着法又はエアロゾルデポジション法のいずれかの方法を用いることが好ましい。
＜本件発明に係るキャパシタ回路付表面実装フィルムキャリアテープ＞
以上に述べたキャパシタ回路付フィルムキャリアテープの半田ボールを配した部位にフリップチップ等の電子部品を表面実装することで、長尺のキャパシタ回路付表面実装フィルムキャリアテープとなる。
そして、上記キャパシタ回路付フィルムキャリアテープに対する電子部品表面実装方法として、リール状のキャパシタ回路付フィルムキャリアテープを連続的に巻き出し、ボンダー装置を用いて所定位置に電子部品を接合搭載する方法を採用することで、長尺のキャパシタ回路付表面実装フィルムキャリアテープを得ることができる。
本件発明に係るキャパシタ回路付フィルムキャリアテープは、ポリイミド、ＰＥＴ等の樹脂フィルム上にキャパシタ回路とターミナルパッド等の回路形状を任意に形成したものである。従って、ポリイミド樹脂等のフレキシビリティに優れた薄膜デカップリングキャパシタとすることも容易である。当該キャパシタ回路付フィルムキャリアテープはテープ状の形態をしており、巻き取ることでリール状となり、搬送時等の取扱が容易である。しかも、樹脂フィルムの表面にキャパシタ回路を形成した状態、樹脂フィルムの表面にキャパシタ回路及びポスト電極を形成した状態、樹脂フィルムの表面にキャパシタ回路、ポスト電極、カバー膜を形成した状態、樹脂フィルムの表面にキャパシタ回路、ポスト電極、カバー膜を形成し半田ボールを配した状態等の種々の状態を出荷形態とすることができる。更には、樹脂フィルムの表面にキャパシタ回路、カバー膜等を形成し半田ボールを配した状態から部品実装を行ったキャパシタ回路付表面実装フィルムキャリアテープとし、この状態からリール状にして出荷することもできる。
また、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造は、従来のＴＡＢ製品と類似の工程を採用することが可能で、シリコン基板等を使用する必要がない。即ち、テープキャリアが各種工程内を走行する間に各種被膜の形成、エッチング等を連続的に行うことも可能であり、工業的生産性に優れ、安価で且つ品質安定性に優れたフレキシビリティのあるキャパシタ回路付フィルムキャリアテープの製造が可能となる。
以下、本件発明に係るキャパシタ回路付フィルムキャリアテープの形態、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造形態、本件発明に係るキャパシタ回路付表面実装フィルムキャリアテープの形態に関して説明する。
＜本件発明に係るキャパシタ回路付フィルムキャリアテープの形態＞
本件発明に係るキャパシタ回路付フィルムキャリアテープ１ａの基本構造は、図２（ｅ）に示すように、両端部に複数のスプロケットホール９を備える樹脂フィルム２の表面に配線パターンを備えるフィルムキャリアテープにおいて、前記樹脂フィルム２は、下部半田ボールランド孔１０を備え、配線パターンに上部電極１１と下部電極形成層６との間に誘電層７が位置する構造のキャパシタ回路を備えることを特徴としたものである。なお、図面では、説明を分かりやすくするために、各層の厚さは実際の製品の厚さ関係を反映させたものではなく、最も単純な構成と分かりやすい表記方法を採用した模式断面図として示している。その他の図面に関しても同様であることを、明記しておく。
このような両面に部品実装又は他の基板との接続の可能な端子部がある構造を採用した理由に関して述べる。即ち、理論的に考え、チップ部品とキャパシタ間距離を短くすることで、ループインダクタンスを下げることが可能となる。そのためには、キャパシタを表面実装或いは回路基板内に埋め込むよりも、チップ部品と回路基板（マザーボード）との間に配してチップ部品と回路との距離を最短化する実装する方式が優れていると言える。即ち、本件発明に係るキャパシタ回路付フィルムキャリアテープのように、両面に接続端子としてのバンプ形状（本件明細書では半田ボール）があれば、一方に電子部品、他方に基板の端子を接続することが可能であるため、縦方向の直線的配置が可能で、電子部品と回路との距離を最短化することができる。これに対し、上記非特許文献１〜非特許文献３にあるような片面にのみ接続可能な端子が設けられているキャパシタ回路の場合には、他の基板との接合を横方向に取らざるを得ず、実装した電子部品と基板回路との距離が長くなり、ループインダクタンスを下げる際の障害となる。
本件発明に係るキャパシタ回路付フィルムキャリアテープには、電子部品を実装することのできるパッドとなる領域を任意の個数で製造することが可能である。例えば、バンプ領域が２５６箇所あり、電極ピッチは１２０μｍ、電極サイズは６５μｍ×６５μｍの所謂２５６ピンのフリップチップを実装しようとする場合には、このピン数に応じたパッド領域となる端子部を備える回路がキャパシタ回路付フィルムキャリアテープに含まれていなければならない。このように電子部品のパッド部分が増減しても、本件発明に係るキャパシタ回路付フィルムキャリアテープで任意に対応可能である。
ここで、樹脂フィルム２には、ポリイミド樹脂フィルム、ＰＥＴフィルム、アラミドフィルム等を用いることが可能である。そして、これら樹脂フィルムの厚さに関しては、特段の限定はない。そして、スプロケットホールとは、樹脂フィルムが、所定の工程内を連続的に走行させるための駆動ギアとの噛み合わせ位置となると同時に、加工位置を定めるための位置決め指標を表すものとして機能する。更に、ここで言う下部半田ボールランド孔１０は、樹脂フィルムを孔明加工して得られるものである。
また、樹脂フィルム２の表面には下部電極１２を構成する導体層（下部電極形成層６）が存在するが、樹脂フィルム２と当該導体層（下部電極形成層６）との間には、接着剤層３が存在するものであっても、存在しないものであっても構わない。但し、接着剤層３の有無によって、後述する製造方法は大きな影響を受ける。
その他の構成要素に関しては、以下で説明する。以下、説明の都合上、「第１キャパシタ回路付フィルムキャリアテープ」と「第２キャパシタ回路付フィルムキャリアテープ」とに分別する。
第１キャパシタ回路付フィルムキャリアテープ： この第１キャパシタ回路付フィルムキャリアテープは、ポスト電極を設けないタイプであり、表面実装可能なキャパシタ回路付フィルムキャリアテープとするためには、以下の順序で加工度が上がっていく。
即ち、図２（ｅ）に示すキャパシタ回路付フィルムキャリアテープ１ａ（基本構造）に対し、下部電極形成層６をエッチングする等して、下部電極回路１２を形成すると、図２（ｆ）に示すような、下部電極回路１２を備えるキャパシタ回路付フィルムキャリアテープ１ａ’となる。
基本構造であるキャパシタ回路付フィルムキャリアテープ１ａ，１ａ’から、前記キャパシタ回路の上部電極表面及びその他の配線パターンの一部が露出するようにカバー膜１４を設け、図３（ｇ）に示すように、その露出部位が上部半田ボールランド孔１０として機能するキャパシタ回路付フィルムキャリアテープ１ｂとする。従って、カバー膜１４の厚さは、上部半田ボールランド孔１０として機能するような凹部が形成できる厚さとすることが好ましく、同時に誘電層の信頼性を確保する保護膜として機能する限りに於いて、その他の特段の限定はない。従って、半田ボールランド孔１０の幅等に関しては、最終的に表面実装して搭載する電子部品のパッドのピッチ等を考慮して、そこに配する必要性のある半田ボールのサイズを考慮して任意に定めるものである。
そして、このときのカバー膜１４の形成には、熱硬化性のエポキシ系樹脂、感光性のエポキシ系樹脂等を用いることが可能である。また、前記カバー膜１４の形成に、プリント配線板製造に広く用いられるソルダーマスクを用いて形成することも好ましい。ここで言うソルダーマスクとは、ソルダーレジストインクを用いて形成したものであり、誘電層の信頼性を長期間維持するための保護膜として好ましいのである。更に、カバー膜１４は、ポリイミド樹脂等の絶縁性の高い樹脂と前述のエポキシ樹脂やソルダーマスクとの２層構造として設けることも可能である。
そして、図３（ｈ）に示すように、前記樹脂フィルムの下部半田ボールランド孔の底部及び他面側にあるカバー膜により形成された上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層１６を設けて半田ボールを配することが好ましい。この補助金属層１６は、所定の熱により半田ボールが溶融し、接合する際の接合強度を向上させる役割を果たすものである。そして、半田ボールを、当該補助金属層の上に配する際には、導電性接着剤を介して、半田ボールを配することで、確実な半田ボールの保持が可能となる。このように半田ボールを配した状態で、表面実装可能なキャパシタ回路付フィルムキャリアテープ１ｃとなる。なお、ここで明記しておくが、本件発明に言う半田ボールとは、球形状に固執するものではなく、タブレット状、紡錘状等の形状のものを用いることができる。
第２キャパシタ回路付フィルムキャリアテープ： この第２キャパシタ回路付フィルムキャリアテープは、ポスト電極を備えるタイプのものであり、表面実装可能なキャパシタ回路付フィルムキャリアテープとするためには、以下の順序で加工度が上がっていく。
図１（ａ）〜図２（ｅ）（又は図２（ｆ））の工程を経て得られた基本構造であるキャパシタ回路付フィルムキャリアテープ１ａ（又は１ａ’）から、図４（ｇ）に示すように、前記配線パターン上にターミナルパッドとなるポスト電極１３を備えるものとするのである。即ち、本件発明に係るキャパシタ回路付フィルムキャリアテープ１ｄとして、ターミナルパッドとキャパシタ回路とを相互に配列した形態を採用することは容易であり、係る構造は薄層デカップリングキャパシタ素子に好適に使用される構造である。
そして、前記ポスト電極を設けた場合には、図４（ｈ）に示すように、前記ポスト電極１３及びキャパシタ回路の上部電極１１の表面の一部が露出するようにカバー膜１４を設け、その露出部位を半田ボールランド孔１０として機能させるため、キャパシタ回路付フィルムキャリアテープ１ｅの状態にすることが好ましい。ここでのカバー膜１４に関しては、上述のカバー膜の概念をそのまま適用することが可能である。即ち、熱硬化性のエポキシ系樹脂、感光性のエポキシ系樹脂等を用いることが可能である。また、前記カバー膜１４の形成に、プリント配線板製造に広く用いられるソルダーマスクを用いて形成することも好ましい。更に、カバー膜１４は、ポリイミド樹脂等の絶縁性の高い樹脂と前述のエポキシ樹脂やソルダーマスクとの２層構造として設けることも可能である。
更に、図４（ｉ）に示すように、前記樹脂フィルムの下部半田ボールランド孔の底部及び他面側にあるカバー膜により形成された上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層１６を設けて半田ボールを配することが好ましい。この補助金属層１６は、所定の熱により半田ボールが溶融し、接合する際の接合強度を向上させる役割を果たすものである。そして、半田ボールを、当該補助金属層の上に配する際には、導電性接着剤を介して、半田ボールを配することで、確実な半田ボールの保持が可能となる。このように半田ボールを配した状態で、表面実装可能なキャパシタ回路付フィルムキャリアテープ１ｆとなる。
＜本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法＞
上述のように、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法は、樹脂フィルムとその上の導体層との間に接着剤層が存在するか否かにより、２種類の製造方法に分別できる。以下、第１製造方法の実施形態及び第２製造方法の実施形態の順に説明する。
第１製造方法の実施形態： この製造方法は、樹脂フィルムとその上の導体層との間に接着剤層が存在する場合のものである。即ち、以下のＡ工程〜Ｆ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法を採用することが好ましい。フィルムキャリアテープの場合、巻き取りリールに卷回された状態（以下、単に「リール状」と称する。）から、テープ状の樹脂フィルムが巻き出され、当該テープ自体が工程内を走行して、その走行中に各種エッチング、パターニング、メッキ等の処理が施され、工程の要所毎に一旦巻き取られ、次工程へ移行するという手順が採用される。
Ａ工程： この工程は接着剤層形成工程であり、図１（ａ）に示すように樹脂フィルム２上に、接着剤層３と保護フィルム４とを設けるのである。即ち、リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に接着剤層と、当該接着剤層の上に保護フィルムを連続的に張り合わせて設け、リール状に巻き取り第１フィルムリールとする。ここで、樹脂フィルムの幅方向の両端部領域とは、複数のスプロケットホールの形成を予定した領域のことである。
ここで、当該樹脂フィルムの中央領域に接着剤層と、当該接着剤層３の上に保護フィルム４を連続的に張り合わせて設け、当該樹脂フィルムの中央領域に接着剤層を塗工し乾燥させる要領で予め形成し、その後当該接着剤層の上に保護フィルムを連続的に張り合わせる方法、又は、当該樹脂フィルムの中央領域に接着剤層を備えた保護フィルムを連続的に張り合わせる方法のいずれを採用してもよい。このときの接着剤には、ＴＡＢの製造に用いられるエポキシ系接着剤を用いることが好ましい。また、保護フィルムに関しては、特に材質の限定はないがＰＥＴ等のフィルムを用いるのが一般的である。
Ｂ工程： この工程は孔明加工工程であり、図１（ｂ）に示すようにスプロケットホール９及び半田ボールランド孔１０を形成するための穴明け加工を行うのである。前記第１フィルムリールから接着剤層及び保護フィルムを備える樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホールを、前記樹脂フィルムの中央領域に下部半田ボールランド孔を連続的に形成し、リール状に巻き取り第２フィルムリールとする。このときのスプロケットホール及び前記半田ボールランド孔の形成には、金型を用いた打ち抜き法を用いて加工することが好ましい。金型を使用することにより、スプロケットホール及び半田ボールランド孔の精度を高く維持することが可能となる。
Ｃ工程： この工程はラミネート工程であり、図１（ｃ）に示すように接着剤層３に下部電極形成層６、誘電層７、上部電極形成層８を形成するのである。第２フィルムリールから孔明加工した樹脂フィルム２を巻き出し、前記保護フィルム４を剥離除去し、接着剤層に下部電極形成層、誘電層、上部電極形成層を形成し、リール状態で接着剤層をキュアリングし第３フィルムリールとする。
ここで、接着剤層の上に下部電極形成層、誘電層、上部電極形成層を設けるには、２つの方法を採用することができる。図５を参照しつつ説明する。一つは、図５（Ａ）に示すように、既に下部電極形成層６／誘電層７／上部電極形成層８の順に積層構造を持つキャパシタ層形成材５を、接着剤層３に張り合わせるのである。このキャパシタ層形成材５の製造方法に関して、特段の制限はない。例えば、下部電極形成層となる金属箔の表面に、塗工法、ゾルーゲル法、スパッタリング蒸着法、ＣＶＤ法、エアロゾルデポジション法等を種々の手法で誘電層を形成し、その誘電層上にメッキ（無電解メッキ含む）等の電気化学的手法、スパッタリング蒸着法、エアロゾルデポジション法等を用いて上部電極を形成すればよいのである。そして、このときの下部電極形成層６、誘電層７、上部電極形成層８のそれぞれの厚さは、製品仕様に応じて変更されるのであり、特段の限定は要しない。
もう一つの手法としては、図５（Ｂ）に示す手順で、当該接着剤層３に下部電極形成層６となる金属箔を張り合わせ、当該金属箔上に、誘電体粉末を含有した樹脂を塗布する塗工法、スパッタリング蒸着法、エアロゾルデポジション法等の低温での誘電層を形成できる手法で誘電層７を形成する。そして、更に、その誘電層７上にメッキ（無電解メッキ含む）等の電気化学的手法、スパッタリング蒸着法、エアロゾルデポジション法等を用いて上部電極形成層８を形成するのである。
ここで言うエアロゾルデポジション法は、誘電材料として用いることのできるＰＺＴ、ＢｉＺｒＯ３等の無機酸化物であり、０．０２μｍ〜２．０μｍ径の微粒子をガスと混合してエアロゾル化して、５０〜１ｋＰａ程度の減圧雰囲気中でノズル（開口径１ｍｍ以下）を通して、被膜形成位置に数１００ｍ／ｓｅｃまで加速した噴射速度で粒子粒を衝突させ誘電層を形成する方法であり、良好な膜密度及び密着性が得られ、且つ、誘電層として優れた絶縁性を示すという特徴がある。また、エアロゾルデポジション法に関する重複記載を避けるため、下部電極形成層及び上部電極形成層を当該手法で形成する場合に関しても併記しておく。即ち、エアロゾルデポジション法で用いる原料に、所定の金属材料として０．０２μｍ〜２．０μｍ径の微粒子の銅粉、ニッケル粉、ニッケル合金粉、金粉等を用いることで、下部電極形成層及び上部電極形成層の形成が可能となる。
また、キュアリングに関しては、特に限定はなく、接着剤の特性に応じたキュアリング条件を採用すればよい。例えば、キュアリング条件としては、バブリングを起こすことを防止するため、キュアリング温度を段階的に１６０℃程度にまで上昇させるステップキュアリングを採用するのが一般的である。このキュアリングの概念は、本件発明におけるキュアリングの全てに該当する。
Ｄ工程： この工程は、キャパシタ回路形成工程であり、キャパシタ回路を形成する。即ち、第３フィルムリールから接着剤層キュアリングした樹脂フィルムを巻き出し、上部電極形成層をパターニングして、上部電極回路の形状を形成し、その他の部位の誘電層を露出させる。上部電極形成層を上部電極回路とするためには、公知のエッチング法、フォトリソグラフィック法、スパッタリング法等を使用してパターニングすることが可能である。そして、上部電極回路１１を形成した後には、図２（ｄ）から分かるように、部分的に誘電層７が露出する。
そして、露出した部位の誘電層７を除去する。この誘電層７の除去にあたっては、バフ研磨法、デスミア処理液による溶液処理、ブラスト法（特にウエットブラスト法を用いることが好ましい。）によるブラスト粒子による摩耗除去、アルゴンイオンを用いたスパッタリング法を用いることが可能である。ブラスト法を用いる場合には、ブラスト粒子による上部電極回路の損傷を最小限にするため、上部電極回路表面にエッチングレジスト層が有る場合には剥離することなく保護層として使用することができる。また、スパッタリング法を用いる場合には、マスク法により上部電極回路表面に保護マスクを配して、スパッタリング加工することが好ましい。以上のようにして、不要な部位の誘電層の除去が完了すると、リール状に巻き取ることで、半田ボールランド孔と配線パターンにキャパシタ回路（上部電極と下部電極との間に誘電層が位置する構造）とを備えるキャパシタ回路付フィルムキャリアテープとなる。このキャパシタ回路付フィルムキャリアテープの模式断面図を図２（ｅ）に示している。
そして、上述のような誘電層の除去が終了すると、上部電極の端部の誘電体が損傷を受け、上部電極回路の端部と下部電極回路の端部とが短絡しやすくなっている。そこで、上部電極面積が狭くなるが、上部電極回路の周囲の僅かの領域をエッチング除去して、短絡部位を除去する上部電極調整工程を設けることが好ましい。このときのエッチングには、スパッタリングのような乾式エッチングを使用することも可能であるが、感光性エッチングレジスト層を形成し、エッチング液を用いた加工が好ましい。また、この上部電極調整工程は、以下に述べる下部電極のエッチングと同時に行うことも可能である。
Ｅ工程： この工程は、露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する。このときの下部電極回路の形成には、上部電極回路の形成と同様の公知のエッチング法、フォトリソグラフィック法、スパッタリング法等を使用してパターニングすることが可能である。そして、下部電極回路１２を形成した後には、図２（ｆ）に示すような状態となる。
また、上記キャパシタ回路付フィルムキャリアテープの製造方法において、当該配線パターン上にターミナルパッドとなるポスト電極１３を設ける工程を付加し、図３（ｇ）に示すような状態とすることが可能である。このポスト電極１３の形成は、下部電極１２の表面に電解法又はスパッタリング蒸着法等の公知の手法を用いて形成することができる。そして、このポスト電極１３の材質としては、銅、アルミニウム、ニッケル、ニッケル合金等の種々の材質を使用することが可能である。
工程Ｆ： この工程は、上記キャパシタ回路の上部電極１１の表面及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔１０として機能するようにカバー膜１４を設け、図３（ｇ）又は図４（ｈ）に示す状態とする。
このときのカバー膜１４の形成には、熱硬化性のエポキシ系樹脂、感光性のエポキシ系樹脂等を用いることが可能である。前者の熱硬化性エポキシ樹脂を用いる場合には、スクリーン印刷法を用いて塗布して硬化させ、マスク法により、所定領域の硬化したエポキシ樹脂をアルゴンスパッタ等で除去する。後者の感光性エポキシ系樹脂を用いる場合には、事後的に所定位置のエポキシ樹脂を除去できるよう露光して、必要な箇所のエポキシ樹脂のみを残留させることになる。即ち、前記カバー膜の形成に、プリント配線板製造に広く用いられるソルダーマスクを用いて形成することも好ましい。ソルダーマスクは、エポキシ系樹脂の一種であり、エポキシ系樹脂と同様に電気的絶縁性における長期信頼性に優れ、スクリーン印刷法を用いての微細領域への塗布も容易である。しかも、ソルダーマスクの本来の使用方法として半田の不要箇所への付着を効率よく防止するからである。このゾルダーマスクの場合には、熱硬化性エポキシ樹脂の場合と同様に、スクリーン印刷法を用いて全面に塗布して硬化させ、マスク法により、所定領域の硬化したエポキシ樹脂をアルゴンスパッタ等で除去することも可能である。
そして、カバー膜を２層構造として、例えば、ポリイミド樹脂層とエポキシ樹脂層（又はソルダーマスク）とで構成する場合には、ポリイミド樹脂を塗布してキュアリングして、その後エポキシ樹脂層（又はソルダーマスク）を塗布してキュアリングして、その後不要な部位のポリイミド樹脂層とエポキシ樹脂層（又はソルダーマスク）を、スパッタリング法で除去することが好ましい。
以上のようにして、カバー膜１４の形成が終了すると、樹脂フィルム側の下部半田ボールランド孔１０及びカバー膜側の上部半田ボールランド孔１０の底部に上部電極１１の表面、下部電極１２の表面、ポスト電極１３の表面のいずれかが露出している。そこで、その上部電極表面、下部電極表面、ポスト電極表面の材質が、金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれでも無い限り、金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層１６を設ける工程を付加することが好ましい。なお、図面中において、この補助金属層１６の記述は、図３（ｈ）又は図４（ｉ）に示す。
更に、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔１０及びカバー膜側の上部半田ボールランド孔１０内に半田ボール１５を配する工程を付加するのである。半田ボール１５を半田ボールランド孔１０内に配する際には、導電性接着剤を介して、半田ボールを配することで、確実な半田ボール１５の保持が可能となる。この導電性接着剤を付与するための方法に関しては、特に限定はない。このように半田ボール１５を配した状態で、図３（ｈ）又は図４（ｉ）に示すような、表面実装可能なキャパシタ回路付フィルムキャリアテープ１ｃ，１ｆとなる。
第２製造方法： この第２製造方法は、上述のように樹脂フィルムとその上の導体層との間に接着剤層が存在しない場合のものである。即ち、以下のＡ工程〜Ｅ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法を採用することが好ましい。
Ａ工程： この下部電極形成層形成工程は、リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に導体層を設け下部電極形成層付樹脂フィルムとし、リール状に巻き取り第１’フィルムリールとする。
図６（ａ）には、樹脂フィルムの中央領域に導体層（下部電極形成層６）を設けた下部電極形成層付樹脂フィルム２０の模式断面図を示している。この下部電極形成層付樹脂フィルムは、以下の製造方法のいずれかを用いて形成することが好ましい。
導体層付樹脂フィルムは、樹脂フィルムとその上の導体層との間に接着剤層が存在しない導体層付樹脂フィルムを用いるのである。そこで、前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂と銅箔とを張り合わせて得られるものを用いることができる。また、前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂を銅箔表面にキャスティングして得られるものを用いることができる。更に、ポリイミド樹脂表面にエアロゾルデポジション法を用いて金属層を形成することも可能である。これらに関しては、公知の技術により一般的に広く用いられているため、製造方法に関する詳細な説明は省略する。
そして、樹脂フィルム上にスパッタリング蒸着法又はダイレクトメタライゼーション法で銅、ニッケル、コバルト若しくはこれらの合金のいずれかからなるシード層を設け、その後電解法で銅、ニッケル、ニッケル合金のいずれかを析出成長させて得られるものを用いることが好ましい。ポリイミド樹脂等のフィルムとの密着性に優れ、膜厚の制御が容易だからである。
樹脂フィルム上にスパッタリング蒸着法で銅、ニッケル、コバルト若しくはこれらの合金のいずれかからなるシード層を設ける場合には、樹脂フィルムの表面をプラズマ処理する等の密着性向上処理を施し、その後、マスク法で蒸着の不要な部位を被覆して、銅、ニッケル、コバルト若しくはこれらの合金のいずれかからなるスパッタリングターゲットにアルゴンイオン等を照射して、たたき出した粒子を樹脂フィルムの中央領域にのみ着地させ、０．１μｍ〜１μｍ厚さの前記シード層を形成する。
一方、ダイレクトメタライゼーション法を用いる場合には、樹脂フィルムとしてポリイミド樹脂フィルム用い、シード層を形成する領域を、水酸化カリウム溶液又は水酸化ナトリウム溶液でアルカリ処理してイミド環を開環処理し表面にカルボキシル基を形成する。このアルカリ処理は、アルカリ溶液中にポリイミド樹脂フィルムを浸漬するか、ポリイミド樹脂フィルムの表面にアルカリ溶液をスプレーすることによる等の手法で行われる。開環処理の不要な面は、予め耐水性フィルムで被覆しておくと、以下に述べるダイレクトメタライゼーションプロセスで溶液に晒される場合でも、被覆した面からの吸水、吸湿を防止して、より安定して高い加熱後引き剥がし強度を備えることになる。
上記開環処理したポリイミド樹脂フィルムは、水洗して中和工程に入る。開環してカルボキシル基を形成し、強アルカリ化したポリイミド樹脂表面を、酸溶液を用いて中和するのである。ここで中和に用いる溶液には、塩酸を用いることが好ましい。その後、中和したカルボキシル基と金属イオン含有溶液とを接触させ金属成分を吸着させることでカルボキシル金属塩をポリイミド樹脂フィルムの表面に形成し、水洗した後に、ポリイミド樹脂フィルム表面に形成したカルボキシル金属塩を還元剤として水素化ホウ素ナトリウム、次亜リン酸、ジメチルアミン等を用いて還元して、ポリイミド樹脂フィルムの表面に金属膜を形成するのである。そして、この吸着還元工程を複数回繰り返して、１０ｎｍ〜８０ｎｍのアモルファス金属膜と、同時に金属粒子とポリイミド樹脂とが混在し平均厚さが５０ｎｍ〜１８０ｎｍの混合層との２層ができる。
そして、この２層の上に、平均厚さが５０ｎｍ〜７００ｎｍの銅、ニッケル、コバルト若しくはこれらの合金のいずれかの薄膜を形成し、シード層が完成する。この薄膜の形成には、以下のようなメッキ液を用いた電解法を採用することが好ましい。
銅薄膜を形成する場合は、硫酸銅系溶液、ピロリン酸銅系溶液等の銅イオン供給源として使用可能な溶液を用い、特に限定されるものではない。例えば、硫酸銅系溶液であれば、濃度が銅３０ｇ／ｌ〜１００ｇ／ｌ、硫酸５０ｇ／ｌ〜２００ｇ／ｌの溶液を用いて、液温３０℃〜８０℃、電流密度１Ａ／ｄｍ２〜１００Ａ／ｄｍ２の条件とする。ピロリン酸銅系溶液であれば、濃度が銅１０ｇ／ｌ〜５０ｇ／ｌ、ピロリン酸カリウム１００ｇ／ｌ〜７００ｇ／ｌの溶液を用いて、液温３０℃〜６０℃、ｐＨ８〜ｐＨ１２、電流密度１Ａ／ｄｍ２〜１０Ａ／ｄｍ２の条件とする等である。
純ニッケル系薄膜を形成する場合は、ニッケルメッキ液として用いられる溶液を広く使用することが可能である。例えば、ｉ）硫酸ニッケル２４０ｇ／ｌ、塩化ニッケル４５ｇ／ｌ、ホウ酸３０ｇ／ｌ、液温５５℃、ｐＨ５、電流密度０．２Ａ／ｄｍ２のワット浴条件、ｉｉ）スルファミン酸ニッケル４００ｇ／ｌ、ホウ酸３０ｇ／ｌ、液温５５℃、ｐＨ４．５、電流密度０．２Ａ／ｄｍ２のスルファミン酸浴条件、ｉｉｉ）硫酸ニッケルを用いニッケル濃度が５ｇ／ｌ〜３０ｇ／ｌ、ピロリン酸カリウム５０ｇ／ｌ〜５００ｇ／ｌ、液温２０℃〜５０℃、ｐＨ８〜ｐＨ１１、電流密度０．２Ａ／ｄｍ２〜１０Ａ／ｄｍ２の条件とする等である。なお、純ニッケル薄膜とは、意図的な合金元素を添加していないという意味で用いたものであり、不可避的な不純物を除外した完全な１００％純度と言う意味で用いたものでないことを明らかにしておく。
亜鉛−ニッケル合金薄膜を形成する場合は、例えば、硫酸ニッケルを用いニッケル濃度が１ｇ／ｌ〜２．５ｇ／ｌ、ピロリン酸亜鉛を用いて亜鉛濃度が０．１ｇ／ｌ〜１ｇ／ｌ、ピロリン酸カリウム５０ｇ／ｌ〜５００ｇ／ｌ、液温２０℃〜５０℃、ｐＨ８〜ｐＨ１１、電流密度０．２Ａ／ｄｍ２〜１０Ａ／ｄｍ２の条件等を採用するのである。
ニッケル−コバルト合金薄膜を形成する場合は、例えば、硫酸コバルト８０ｇ／ｌ〜１８０ｇ／ｌ、硫酸ニッケル８０ｇ／ｌ〜１２０ｇ／ｌ、ホウ酸２０ｇ／ｌ〜４０ｇ／ｌ、塩化カリウム１０ｇ／ｌ〜１５ｇ／ｌ、リン酸２水素ナトリウム０．１ｇ／ｌ〜１５ｇ／ｌ、液温３０℃〜５０℃、ｐＨ３．５〜ｐＨ４．５、電流密度０．２Ａ／ｄｍ２〜１０Ａ／ｄｍ２の条件等を採用するのである。
また、リン酸系溶液を用いることで、ニッケル−リン合金メッキとすることも可能である。この場合、硫酸ニッケル１２０ｇ／ｌ〜１８０ｇ／ｌ、塩化ニッケル３５ｇ／ｌ〜５５ｇ／ｌ、Ｈ３ＰＯ４３０ｇ／ｌ〜５０ｇ／ｌ、Ｈ３ＰＯ３２０ｇ／ｌ〜４０ｇ／ｌ、液温７０℃〜９５℃、ｐＨ０．５〜ｐＨ１．５、電流密度０．２Ａ／ｄｍ２〜１０Ａ／ｄｍ２の条件等を採用するのである。
そして、以上のようにしてスパッタリング蒸着法又はダイレクトメタライゼーション法で形成したシード層の表面上に電気化学的手法を用いて回路を形成するための銅層を形成する。ここで「電気化学的手法を用いて」としているのは、イオン化傾向の差を利用した無電解銅メッキでも、電解銅メッキでも、無電解銅メッキと電解銅メッキとを組み合わせて行う場合でもよいことを意味しており、結果として銅を析出させ、銅層を成長させ厚さを増し下部電極形成層として機能しうる状態にすることを意味している。ここで用いる無電解銅メッキ浴、電解銅メッキ浴の組成、その他のメッキ条件に関しては、特に限定は要さない。任意の条件を選択使用すればよいのである。この段階で導体層の形成が完了することになる。
Ｂ工程： この誘電層形成工程においては、第１’フィルムリールから下部電極形成層を備える樹脂フィルムを巻き出し、図６（ｂ）に示すように下部電極形成層６の上に誘電層７を形成し、更に、誘電層７の上に導体層（上部電極形成層８）を連続的に形成し、第２’フィルムリールとする。
このときの誘電層７の形成は、樹脂フィルム２上の下部電極形成層６の表面に形成するものであるから、その形成方法に高温負荷を伴う製法を採用することが困難である。そこで、スパッタリング蒸着法又は上述のエアロゾルデポジション法のいずれかの方法を用いることが好ましい。
そして、上部電極形成層８の形成には、スパッタリング蒸着法又はエアロゾルデポジション法のいずれかの方法を用いることが好ましい。上部電極形成層８の形成においても、高温負荷を伴う製法を採用することができない。その他、キュアリングに関しては、上述のとおりである。
Ｃ工程： この孔明加工工程では、前記第２’フィルムリールから誘電層７及び導体層（上部電極形成層８）を形成した樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホール９を連続的に形成し、図６（ｃ）に示す状態として、リール状に巻き取り第３’フィルムリールとする。このスプロケットホール９の形成には、上述のような金型を用いた打ち抜き法を用いることが好ましい。
Ｄ工程： この半田ボールランド孔形成工程では、第３’フィルムリールからスプロケットホール９を形成した樹脂フィルムを巻き出し、図６（ｄ）に示すように、樹脂フィルム表面から所定の箇所の樹脂フィルムを部分的に除去して、樹脂フィルムに下部半田ボールランド孔１０を連続的に形成し、巻き取ることで第４’フィルムリールとする。
即ち、図６（ｄ）に示すように、樹脂フィルム側から下部半田ボールランド孔１０を形成するためには、加工の不要な箇所をマスキングしてスパッタリング法による乾式除去を用いることが好ましい。薬品を用いて化学的に、必要な箇所の樹脂フィルムのみを除去することも可能であるが、精度的に乾式除去を用いることが好ましい。但し、スパッタリング法による乾式除去を用いた後に、樹脂残渣成分を除去するため、薬品を用いた化学処理を併用して用いることが最も好ましい。
Ｅ工程： このキャパシタ回路形成工程では、第４’フィルムリールから樹脂フィルムを巻き出し、上部電極形成層８をパターニングして、上部電極回路１１の形状を形成し、その他の部位の誘電層７を露出させ、露出した部位の誘電層７を除去し、リール状に巻き取ることで、半田ボールランド孔１０と配線パターンにキャパシタ回路（上部電極１１と下部電極１２との間に誘電層７が位置する構造）とを備える図７（ｅ）に示す如きキャパシタ回路付フィルムキャリアテープ２０ａとする。このときの上部電極回路１１の形成方法は、第１製造方法の場合と同様である。
そして、上述のような誘電層の除去が終了すると、上部電極の端部が損傷を受け、上部電極回路の端部と下部電極回路の端部とが短絡しやすくなっている。そこで、上述したと同様の上部電極調整工程を設けることが好ましい。なお、ここでも上部電極調整工程は、以下に述べる下部電極のエッチングと同時に行うことも可能である。
Ｆ工程： この工程は、露出した前記誘電層７を除去して、下部電極形成層６の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する。露出した前記誘電層７を除去して、下部電極形成層６の一部を露出させると図７（ｆ）に示すキャパシタ回路付フィルムキャリアテープ２０ａ’となる。そして、更に下部電極形成層６をパターニングして下部電極回路１２を形成することで、図７（ｇ）に示したキャパシタ回路付フィルムキャリアテープ２０ｂとすることができる。
また、上記キャパシタ回路付フィルムキャリアテープの製造方法において、必要に応じて行う付加工程であって、当該配線パターン上にターミナルパッドとなるポスト電極１３を設ける工程を付加することが可能である。このポスト電極１３を設けると、図８（ｈ）に示すキャパシタ回路付フィルムキャリアテープ２０ｃの状態となる。このポスト電極の形成は、任意であり、ポスト電極の形成が不要な場合もあるが、係る場合の図示は省略している。
Ｇ工程： この工程は、前記キャパシタ回路の上部電極表面１１及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔１０として機能するようにカバー膜１４を設ける。このカバー膜１４に関する成分、形成方法等は、第１製造方法の場合と同様である。カバー膜を形成した場合のキャパシタ回路付フィルムキャリアテープ２０ｄを模式的に示したのが、図８（ｉ）である。
以上のようにして、カバー膜１４の形成が終了すると、樹脂フィルム側の下部半田ボールランド孔１０及びカバー膜側の上部半田ボールランド孔１０の底部に上部電極１１の表面、下部電極１２の表面、ポスト電極１３の表面のいずれかが露出している。そこで、その上部電極表面、下部電極表面、ポスト電極表面の材質が、金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれでも無い限り、金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層１６を設ける工程を付加することが好ましい。なお、図面中において、この補助金属層１６の記述は、図８（ｊ）に示す。
更に、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造方法において、樹脂フィルム側の下部半田ボールランド孔１０及びカバー膜側の上部半田ボールランド孔１０内に半田ボール１５を配する工程を付加するのである。半田ボール１５を半田ボールランド孔１０内に配する際には、導電性接着剤を介して、半田ボールを配することで、確実な半田ボール１５の保持が可能となる。この導電性接着剤を付与するための方法に関しては、特に限定はない。このように半田ボール１５を配した状態で、図８（ｊ）に示すような、表面実装可能なキャパシタ回路付フィルムキャリアテープ２０ｅとなる。
＜本件発明に係るキャパシタ回路付表面実装フィルムキャリアテープ＞
以上に述べたキャパシタ回路付フィルムキャリアテープの半田ボールを配した部位にフリップチップ等の電子部品を表面実装することで、長尺のキャパシタ回路付表面実装フィルムキャリアテープとなる。
電子部品とキャパシタ回路付フィルムキャリアテープとの張り合わせは、リール状のキャパシタ回路付フィルムキャリアテープを連続的に巻き出し、ボンダー装置を用いて所定位置に電子部品を接合搭載する方法を採用し、長尺のキャパシタ回路付表面実装フィルムキャリアテープとすることが好ましい。このときのボンダー装置の加熱条件及び加圧条件に関して、特に限定はなく、張り合わせる電子部品の強度等を考慮して、最適な張り合わせ可能な最適条件を適宜選択すればよい。例えば、接合信頼性を向上させるため、接合中に超音波を印加して接合荷重を段階的に増加させる荷重変動方式（初期荷重を５ｇ／バンプ〜最終荷重を３０ｇ／バンプ）を採用することが好ましい。中でも、超音波の印可条件は、チップ負勢ツールの振動振幅を１μｍ〜４μｍとし、超音波印加時間を２００ｍｓ〜３５０ｍｓとすることが好ましい。そして、接合温度については、電子部品側のツール加熱温度を２２０℃〜２５０℃、キャパシタ回路付フィルムキャリアテープを搭載するワークステージ温度は室温とするのが好ましい。また、電子部品のバンプ部には、導電性接着剤を塗布する等の必要な処理を施しておくことが好ましい。
そして、ここで言う実装可能な電子部品には、半導体チップを初めとするあらゆるチップ部品が含まれるが、特に限定はない。即ち、キャパシタ回路付フィルムキャリアテープに形成した回路形状と、そこに実装する電子部品の電極の形状等の組み合わせであり、形状が合致する限り、いかなる電子部品をも実装することが可能である。従って、当該電子部品の中でも、フリップチップ部品を用いることが好ましい。そして、当該電子部品のバンプ領域の構成素材に関しても特段の限定はない。例えば、銅、銅合金、金、アルミニウム、半田等を任意に使用することが可能である。キャパシタ回路付フィルムキャリアテープのパッド領域（半田ボール）との接合強度を考慮して適宜選択使用すれば足りるのである。
電子部品の表面実装の終了したキャパシタ回路付表面実装フィルムキャリアテープは、テープ状態で供給され、使用量に応じて、一個一個の製品単位で切り離され、配線基板内に埋設使用したり、他の配線基板と接合して使用することが可能となる。
以上に述べてきた本件発明に係るキャパシタ回路付フィルムキャリアテープは、樹脂フィルム側とカバー膜側との双方にバンプ（半田ボール）を設けているが、同様の技術的思想を用いることで、片面側にのみバンプ（半田ボール）を設けることも容易に可能である。
本件発明に係るキャパシタ回路付フィルムキャリアテープは、ポリイミド、ＰＥＴ等の樹脂フィルム上にキャパシタ回路とターミナルパッド等の回路形状を任意に形成したものである。従って、ポリイミド樹脂等のフレキシビリティに優れた薄膜デカップリングキャパシタをテープ状態で供給することができることになる。従って、テープ状の形態で有るが故に、巻き取るとリール状となり、搬送時等の取扱が容易である。しかも、樹脂フィルムの表面にキャパシタ回路を形成した状態、樹脂フィルムの表面にキャパシタ回路及びポスト電極を形成した状態等、使用する者の工程等を考慮して、種々の加工度の製品として市場に供給することが可能である。更には、樹脂フィルムの表面にキャパシタ回路、カバー膜等を形成し半田ボールを配した状態から部品実装を行ったキャパシタ回路付表面実装フィルムキャリアテープとし、この状態からリール状にして出荷することも可能となる。
また、本件発明に係るキャパシタ回路付フィルムキャリアテープの製造は、従来のＴＡＢ製品と類似の工程を採用することが可能で、シリコン基板等の使用を行わない、しかもテープキャリアが各種工程内を走行する間に各種被膜の形成を行い、低温領域で誘電層を形成し、エッチング等を連続的に行うことも可能であるため製造コストを抑制することが可能で、工業的生産性に優れ、安価で且つ品質安定性に優れたフレキシビリティのあるキャパシタ回路付フィルムキャリアテープの供給を可能とする。
本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である（接着剤層が有る場合）。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である。 本件発明に係るキャパシタ回路付フィルムキャリアテープ（下部電極形成層／誘電層／上部電極形成層）の製造プロセスを表す断面模式図である。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である（接着剤層の無い場合）。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である（接着剤層の無い場合）。 本件発明に係るキャパシタ回路付フィルムキャリアテープの製造プロセスを表す断面模式図である（接着剤層の無い場合）。 従来の製造方法によるポリイミド樹脂上へのキャパシタ回路形成のフローを示した断面模式図である。 従来の製造方法によるポリイミド樹脂上へのキャパシタ回路形成のフローを示した断面模式図である。
１ａ，１ａ’，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ キャパシタ回路付フィルムキャリアテープ（接着剤層有り）
２０ａ，２０ａ’，２０ｂ，２０ｃ，２０ｄ，２０ｅ キャパシタ回路付フィルムキャリアテープ（接着剤層有り）
２ 樹脂フィルム
３ 接着剤層
４ 保護フィルム
５ キャパシタ層形成材
６ 下部電極形成層
７ 誘電層
８ 上部電極形成層
９ スプロケットホール
１０ 半田ボールランド孔
１１ 上部電極（回路）
１２ 下部電極（回路）
１３ ポスト電極
１４ カバー膜
１５ 半田ボール
１６ 補助金属層
３０ シリコン基板
３１ ポリイミド樹脂

Claims (23)

  1. 両端部に複数のスプロケットホールを備える樹脂フィルムの表面に配線パターンを備えるフィルムキャリアテープにおいて、
    前記樹脂フィルムは、下部半田ボールランド孔を備え、配線パターンに上部電極と下部電極との間に誘電層が位置する構造のキャパシタ回路を備え、
    前記キャパシタ回路の上部電極表面及びその他の配線パターンの一部が露出するようにカバー膜を設け、その露出部位が上部半田ボールランド孔として機能することを特徴としたキャパシタ回路付フィルムキャリアテープ。
  2. 前記カバー膜は、ソルダーマスクを用いて形成したものである請求項１に記載のキャパシタ回路付フィルムキャリアテープ。
  3. 前記配線パターンは、当該配線パターン上にターミナルパッドとなるポスト電極を備えるものである請求項１又は請求項２に記載のキャパシタ回路付フィルムキャリアテープ。
  4. 前記樹脂フィルムの下部半田ボールランド孔の底部及び他面側にあるカバー膜により形成された上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設け、半田ボールを配した請求項１〜請求項３のいずれかに記載のキャパシタ回路付フィルムキャリアテープ。
  5. 請求項１〜請求項３のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法であって、以下のＡ工程〜Ｆ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法。
    Ａ工程： リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に接着剤層と、当該接着剤層の上に保護フィルムを連続的に張り合わせて設け、リール状に巻き取り第１フィルムリールとする接着剤層形成工程。
    Ｂ工程： 前記第１フィルムリールから接着剤層及び保護フィルムを備える樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホールを、前記樹脂フィルムの中央領域に下部半田ボールランド孔を連続的に形成し、リール状に巻き取り第２フィルムリールとする孔明加工工程。
    Ｃ工程： 第２フィルムリールから孔明加工した樹脂フィルムを巻き出し、前記保護フィルムを剥離除去し、接着剤層に上部電極形成層、誘電層、下部電極形成層を形成し、リール状態で接着剤層をキュアリングし第３フィルムリールとするラミネート工程。
    Ｄ工程： 第３フィルムリールから接着剤層キュアリングした樹脂フィルムを巻き出し、上部電極形成層をパターニングして、上部電極回路の形状を形成し、その他の部位の誘電層を露出させ、露出した部位の誘電層を除去し、リール状に巻き取ることで、下部半田ボールランド孔と配線パターンにキャパシタ回路（上部電極と下部電極との間に誘電層が位置する構造）とを備えるキャパシタ回路付フィルムキャリアテープとするキャパシタ回路形成工程。
    Ｅ工程： 露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する下部電極回路形成工程。
    Ｆ工程： 前記キャパシタ回路の上部電極表面及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔として機能するようにカバー膜を設ける工程。
  6. 前記Ｄ工程において、誘電層を除去した後に、再度上部電極をエッチング加工して形状調整を行う上部電極調整工程を付加した請求項５に記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  7. 当該配線パターン上にターミナルパッドとなるポスト電極を設ける工程を付加した請求項５又は請求項６に記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  8. 樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設ける工程を付加した請求項５〜請求項７のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  9. 樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔内に半田ボールを配する工程を付加した請求項５〜請求項８のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  10. 請求項１〜請求項３のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法であって、以下のＡ工程〜Ｇ工程を経ることを特徴とするキャパシタ回路付フィルムキャリアテープの製造方法。
    Ａ工程： リール状に巻き取られた樹脂フィルムから、巻き出された樹脂フィルムの幅方向の両端部領域（複数のスプロケットホールの形成を予定した領域）を除き、当該樹脂フィルムの中央領域に導体層（下部電極形成層）を連続的に設け導体層付樹脂フィルムとし、リール状に巻き取り第１’フィルムリールとする下部電極形成層形成工程。
    Ｂ工程： 第１’フィルムリールから下部電極形成層を形成した樹脂フィルムを巻き出し、下部電極形成層の上に誘電層を形成し、更に誘電層の上に導体層（上部電極形成層）を連続的に形成し、第２’フィルムリールとする誘電層形成工程。
    Ｃ工程： 前記第２’フィルムリールから誘電層及び上部電極形成層を形成した樹脂フィルムを巻き出し、前記樹脂フィルムの幅方向の両端部にはスプロケットホールを連続的に形成し、リール状に巻き取り第３’フィルムリールとする孔明加工工程。
    Ｄ工程： 第３’フィルムリールからスプロケットホールを形成した樹脂フィルムを巻き出し、樹脂フィルム表面から所定の箇所の樹脂フィルムを部分的に除去して、樹脂フィルムに下部半田ボールランド孔を連続的に形成し、巻き取ることで第４’フィルムリールとする下部半田ボールランド孔形成工程。
    Ｅ工程： 第４’フィルムリールから樹脂フィルムを巻き出し、上部電極形成層をパターニングして、上部電極回路の形状を形成し、その他の部位の誘電層を露出させ、露出した部位の誘電層を除去し、リール状に巻き取ることで、下部半田ボールランド孔と配線パターンにキャパシタ回路（上部電極と下部電極との間に誘電層が位置する構造）とを備えるキャパシタ回路付フィルムキャリアテープとするとするキャパシタ回路形成工程。
    Ｆ工程： 露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する下部電極回路形成工程
    Ｇ工程：前記キャパシタ回路の上部電極表面及びその他の配線パターン（ターミナルパッドを含む場合有り）の一部が露出し、その露出部位が上部半田ボールランド孔として機能するようにカバー膜を設ける工程。
  11. 前記Ｅ工程において、誘電層を除去した後に、再度上部電極をエッチング加工して形状調整を行う上部電極調整工程を付加した請求項１０に記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  12. 露出した前記誘電層を除去して、下部電極形成層の一部を露出させ、下部電極形成層をパターニングして下部電極回路を形成する下部電極回路形成工程を付加した請求項１０又は請求項１１に記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  13. 当該配線パターン上にターミナルパッドとなるポスト電極を設ける工程を付加した請求項１０〜請求項１２のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  14. 樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔の底部に金−銅合金層、金−銅−ケイ素合金層、ニッケル層、金層のいずれかの補助金属層を設ける工程を付加した請求項１０〜請求項１３のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  15. 樹脂フィルム側の下部半田ボールランド孔及びカバー膜側の上部半田ボールランド孔内に半田ボールを配する工程を付加した請求項１０〜請求項１４のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  16. 前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂と銅箔とを張り合わせて得られるものである請求項１０〜請求項１５のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  17. 前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂を銅箔表面にキャスティングして得られるものである請求項１０〜請求項１５のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  18. 前記Ａ工程で用いる導体層付樹脂フィルムは、ポリイミド樹脂にエアロゾルデポジション法で金属層を形成し得られるものである請求項１０〜請求項１５のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  19. 前記Ａ工程で用いる導体層付樹脂フィルムは、樹脂フィルム上にスパッタリング蒸着法又はダイレクトメタライゼーション法で銅、ニッケル、コバルト若しくはこれらの合金のいずれからなるシード層を設け、その後電解法で銅、ニッケル、ニッケル合金のいずれかを析出成長させて得られるものである請求項１０〜請求項１５のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  20. 前記Ｂ工程で形成する誘電層は、スパッタリング蒸着法又はエアロゾルデポジション法のいずれかの方法を用いることを特徴とする請求項１０〜請求項１９のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  21. 前記Ｂ工程で形成する上部電極形成層は、スパッタリング蒸着法又はエアロゾルデポジション法のいずれかの方法を用いることを特徴とする請求項１０〜請求項２０のいずれかに記載のキャパシタ回路付フィルムキャリアテープの製造方法。
  22. 請求項４に記載の半田ボールを配したキャパシタ回路付フィルムキャリアテープに電子部品を表面実装して得られることを特徴としたキャパシタ回路付表面実装フィルムキャリアテープ。
  23. 請求項４に記載のキャパシタ回路付フィルムキャリアテープに対する電子部品表面実装方法であって、
    リール状のキャパシタ回路付フィルムキャリアテープを連続的に巻き出し、ボンダー装置を用いて所定位置に電子部品を接合搭載することを特徴としたキャパシタ回路付表面実装フィルムキャリアテープの表面実装方法。
JP2005148765A 2005-05-20 2005-05-20 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 Expired - Fee Related JP4638768B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005148765A JP4638768B2 (ja) 2005-05-20 2005-05-20 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
US11/436,697 US20060262481A1 (en) 2005-05-20 2006-05-18 Film carrier tape with capacitor circuit and method for manufacturing the same, and surface-mounted film carrier tape with capacitor circuit and method for manufacturing the same
KR1020060045002A KR20060120475A (ko) 2005-05-20 2006-05-19 커패시터 회로 부착 필름 캐리어 테이프 및 그 제조방법과, 커패시터 회로 부착 표면 실장 필름 캐리어 테이프및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148765A JP4638768B2 (ja) 2005-05-20 2005-05-20 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006324611A JP2006324611A (ja) 2006-11-30
JP4638768B2 true JP4638768B2 (ja) 2011-02-23

Family

ID=37448100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148765A Expired - Fee Related JP4638768B2 (ja) 2005-05-20 2005-05-20 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法

Country Status (3)

Country Link
US (1) US20060262481A1 (ja)
JP (1) JP4638768B2 (ja)
KR (1) KR20060120475A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
US20080308612A1 (en) * 2007-06-15 2008-12-18 Best Inc. Manual method for reballing using a solder preform
US8446706B1 (en) 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
US9231046B2 (en) * 2013-03-15 2016-01-05 Globalfoundries Inc. Capacitor using barrier layer metallurgy
JP6079501B2 (ja) * 2013-08-12 2017-02-15 アイシン・エィ・ダブリュ株式会社 電子部品モジュール
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6698647B2 (ja) * 2015-05-29 2020-05-27 リンテック株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183242A (ja) * 1998-10-08 2000-06-30 Ngk Spark Plug Co Ltd 中継基板及びその製造方法
JP2001267360A (ja) * 2000-03-15 2001-09-28 Mitsui Mining & Smelting Co Ltd ハンダボールの装填、実装方法
JP2001519600A (ja) * 1997-10-08 2001-10-23 ミネソタ マイニング アンド マニュファクチャリング カンパニー 集積回路パッケージのためのチップスケールボールグリッドアレイ
JP2001338836A (ja) * 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
JP2002083892A (ja) * 2000-09-08 2002-03-22 Nec Corp コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP2002093849A (ja) * 2000-09-13 2002-03-29 Casio Micronics Co Ltd 半導体装置の製造方法
JP2005086036A (ja) * 2003-09-09 2005-03-31 Fujitsu Ltd 配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629347A (ja) * 1992-07-09 1994-02-04 Nec Corp Ｔａｂパッケージ及びその製造方法
US6316288B1 (en) * 1997-03-21 2001-11-13 Seiko Epson Corporation Semiconductor device and methods of manufacturing film camera tape
JP3838331B2 (ja) * 1999-05-14 2006-10-25 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
JP4647194B2 (ja) * 2003-07-14 2011-03-09 新光電気工業株式会社 キャパシタ装置及びその製造方法
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519600A (ja) * 1997-10-08 2001-10-23 ミネソタ マイニング アンド マニュファクチャリング カンパニー 集積回路パッケージのためのチップスケールボールグリッドアレイ
JP2000183242A (ja) * 1998-10-08 2000-06-30 Ngk Spark Plug Co Ltd 中継基板及びその製造方法
JP2001267360A (ja) * 2000-03-15 2001-09-28 Mitsui Mining & Smelting Co Ltd ハンダボールの装填、実装方法
JP2001338836A (ja) * 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
JP2002083892A (ja) * 2000-09-08 2002-03-22 Nec Corp コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP2002093849A (ja) * 2000-09-13 2002-03-29 Casio Micronics Co Ltd 半導体装置の製造方法
JP2005086036A (ja) * 2003-09-09 2005-03-31 Fujitsu Ltd 配線板

Also Published As

Publication number Publication date
KR20060120475A (ko) 2006-11-27
JP2006324611A (ja) 2006-11-30
US20060262481A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
JP4638768B2 (ja) キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
US10117336B2 (en) Method of manufacturing a wiring substrate
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP4609074B2 (ja) 配線板及び配線板の製造方法
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
KR20040033070A (ko) 다층 회로배선판, ｉｃ 패키지, 및 다층 회로배선판의 제조 방법
JP2007134364A (ja) 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
TW201347628A (zh) 具嵌入式電容印刷電路板及其製造方法
US20150305153A1 (en) Wiring substrate and method for manufacturing wiring substrate
US9137896B2 (en) Wiring substrate
US8186043B2 (en) Method of manufacturing a circuit board
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP4230680B2 (ja) 多層化回路基板
JP2012074487A (ja) 半導体パッケージの製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
TWI741325B (zh) 印刷電路板
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP2018010931A (ja) 配線基板及びその製造方法
JP4376890B2 (ja) 半導体チップ実装用回路基板
KR20210030733A (ko) 인쇄회로기판 및 이의 제조 방법
KR101458799B1 (ko) 연성 금속 적층필름 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees