JP4647194B2 - キャパシタ装置及びその製造方法 - Google Patents
キャパシタ装置及びその製造方法 Download PDFInfo
- Publication number
- JP4647194B2 JP4647194B2 JP2003196357A JP2003196357A JP4647194B2 JP 4647194 B2 JP4647194 B2 JP 4647194B2 JP 2003196357 A JP2003196357 A JP 2003196357A JP 2003196357 A JP2003196357 A JP 2003196357A JP 4647194 B2 JP4647194 B2 JP 4647194B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- electrode
- electrodes
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 144
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 136
- 239000002184 metal Substances 0.000 claims description 136
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000007743 anodising Methods 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000010955 niobium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 2
- 229910052726 zirconium Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000010292 electrical insulation Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000006089 photosensitive glass Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
- H01G9/0425—Electrodes or formation of dielectric layers thereon characterised by the material specially adapted for cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明はキャパシタ装置及びその製造方法に関し、さらに詳しくは、高速動作する電子部品が実装される回路基板に配設され、電源電圧を安定させると共に、高周波ノイズを低減するデカップリングキャパシタに適用できるキャパシタ装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、マイクロプロセッサをはじめとするデジタルLSIは、演算速度の高速化及び低消費電力化による電源電圧の低減が進められている。このようなデジタルLSIでは、LSIの消費電力が急激に変動したときなどにLSIの電源電圧が不安定になりやすい。また、高速動作デジタルLSIでは、さらなる高周波(GHz)領域での安定した動作が要求されており、高周波ノイズによるLSIの誤動作防止が必要となる。
【0003】
このため、電源電圧を安定させ、かつ高周波ノイズを低減させる目的で、LSIの電源ラインとグランドラインとの間にデカップリングキャパシタが配置される。
【0004】
従来のデカップリングキャパシタを備えた回路基板では、回路基板上のLSIチップが実装される近傍領域にキャパシタが実装される。この場合、LSIチップとキャパシタとの間で配線の引き回しが必要であるので、これらのリード間では比較的大きなインダクタンスが存在する。従って、デカップリングキャパシタを設けても高速動作のLSIに対しての電源電圧変動の抑制及び高周波ノイズの低減の効果は小さくなってしまう。
【0005】
そこで、LSIチップの直下にデカップリングキャパシタを配置することにより、LSIチップとキャパシタとの配線距離を最短にしてインダクタンスを低減させる方法が提案されている。例えば、特許文献1及び特許文献2には、回路基板に平行平板型のキャパシタを内蔵して形成し、この上にLSIチップを実装することにより、LSIチップとキャパシタとの配線距離を短くしてインダクタンスを低減させることが記載されている。
【0006】
従来の平行平板型のキャパシタの製造方法としては各種の方法があるが、バルブ金属膜(Ta膜やAl膜など)を陽極酸化することによりキャパシタの誘電体膜として使用する方法がある。図9及び10は従来技術に係る陽極酸化法に基づいて平行平板型のキャパシタを形成する方法を示す断面図である。図9(a)に示すように、まず、基板100上に下部電極となる第1導電膜102aを形成した後、第1導電膜102a上にバルブ金属膜104aを形成する。その後、図9(b)に示すように、バルブ金属膜104aの陽極酸化が施される部分に開口部108aが設けられたレジスト膜108をバルブ金属膜104a上に形成する。
【0007】
次いで、レジスト膜108の開口部108a内に露出するバルブ金属膜104aの部分を陽極酸化することにより誘電体膜105を形成した後に、レジスト膜108を除去する。続いて、図9(c)に示すように、上部電極となる第2導電膜110aを誘電体膜105上に形成する。
【0008】
次いで、図10(a)に示すように、第2導電膜110aをパターニングして上部電極110を形成する。続いて、バルブ金属膜106の誘電体膜105が形成されていない部分をエッチングすることにより、バルブ金属膜パターン104の上に誘電体膜105が形成された構造を得る。その後に、第1導電膜102aをパターニングすることにより、バルブ金属膜パターン104から外側にはみ出した延在部102xを有する下部電極102を形成する。これにより、バルブ金属膜パターン104及びその上の誘電体膜105が下部電極102と上部電極110とに挟まれた構造のキャパシタCが得られる。
【0009】
続いて、図10(b)に示すように、下部電極102の延在部102x上に上部電極110の上面に対応する高さの金属電極112を形成する。次いで、上部電極110及び金属電極112上に開口部114aが設けられた絶縁膜114を形成する。その後に、絶縁膜114の開口部114a内の上部電極110及び金属電極112上にNi/Auめっきを施すことにより上部電極用接続部110x及び下部電極用接続部112xをそれぞれ形成する。上記した金属電極112は、上部電極用接続部110xと下部用電極接続部112xとの高さを略同一にするために設けられる。これによって、上部電極用接続部110x及び下部電極用接続部112xにバンプを介して電子部品などが信頼性よく接続される。
【0010】
【特許文献1】
特開平4−211191号公報
【特許文献2】
特開2001−326305号公報
【特許文献3】
US 6,272,003 B1
【非特許文献1】
1997 Electronic Component and Technology Conference p.724−729
【0011】
【発明が解決しようとする課題】
従来のキャパシタCでは、上部電極用接続部110xは上部電極110の直上に設けられるが、下部電極用接続部112xは金属電極112及び下部電極102の延在部102xを介して下部電極102に接続される構造となる。このように、従来のキャパシタCでは、その構造上、下部電極102から下部電極用接続部112xまで配線を引き回す必要があるため、直列等価インダクタンス(ESL)が増加し、その結果キャパシタCの高周波特性を妨げることとなる。
【0012】
また、陽極酸化法で形成された誘電体膜105を使用する従来のキャパシタC(電解キャパシタ)では、図11の等価回路に示すように、下部電極102側が陽極になるときには良好な電気絶縁性を示すが、逆に、上部電極110側が陽極になるときには整流作用によって電気絶縁性を得ることができないといった極性を有する。このため、キャパシタCの極性と逆に電圧が印加される場合は、大きなリーク電流が流れ、引いては誘電体膜が破れて短絡したり、電流による熱ストレスでキャパシタCが破壊したりする場合がある。
【0013】
本発明は以上の課題を鑑みて創作されたものであり、陽極酸化法で形成された誘電体膜を使用するキャパシタ装置において、インダクタンスが低減されて良好な高周波特性が得られると共に、双方向のいずれから電流を供給しても良好な電気絶縁性が得られるキャパシタ装置及びその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記課題を解決するため、本発明はキャパシタ装置に係り、基板と、前記基板の上又は上方に形成されたフロート電極と、前記フロート電極の上に形成されたバルブ金属膜と、前記バルブ金属膜の上に形成され、該バルブ金属膜の一部が陽極酸化されて形成された誘電体膜と、前記誘電体膜上における、前記フロート電極の2つの異なる部分に重なる領域にそれぞれ設けられた一対の電極とを有し、前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの一方の電極とにより第1キャパシタが形成され、前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの他方の電極とにより第2キャパシタが形成され、前記第1キャパシタと前記第2キャパシタとが直列に接続され、双方向において電気特性を対称にすることを特徴とする。
【0015】
前述したように、バルブ金属膜の一部が陽極酸化されて形成された誘電体膜を使用する従来のキャパシタ装置では、誘電体膜自体が極性をもつことから、上部電極を陽極にする場合と下部電極を陽極にする場合とで電気特性が異なってしまう。
【0016】
本発明では、フロート電極上にバルブ金属膜及びそれが陽極酸化された誘電体膜が形成され、この誘電体膜上におけるフロート電極の2つの異なる部分に重なる領域に一対の電極がそれぞれ設けられている。すなわち、フロート電極とバルブ金属膜に形成された誘電体膜と一方の電極とにより第1キャパシタが形成され、フロート電極とバルブ金属膜に形成された誘電体膜と他方の電極とにより第2キャパシタが形成される。そして、第1キャパシタと第2キャパシタとが直列に接続されて本発明のキャパシタが構成される。
【0017】
このため、一方の電極から他方の電極までの電気経路と、その逆の他方の電極から一方の電極までの電気経路とが同一となるので、双方向において電気特性を対称にすることができる。しかも、一対の電極のいずれが陽極となる場合であっても第1及び第2キャパシタのいずれかで電流供給方向が誘電体膜の整流方向と逆方向になるようにしているので、双方向において良好な電気絶縁性が得られるようになる。このように、本発明では、極性を有する誘電体膜を使用するにも係らず、極性をもたないキャパシタ装置とすることができる。
【0018】
また、本発明では、従来技術のような下部電極を配線により引き回す必要はなく、誘電体膜上に一対の電極を配置するようにしたので、電極の配線引き回しを最小限に抑えることができる。これにより、キャパシタ装置の直列等価インダクタンス(ESL)を低減させることができ、キャパシタの高周波特性を向上させることができる。
【0019】
なお、特許文献3及び非特許文献1には、キャパシタのインダクタンスを低減して高周波特性を改善することを目的に、共通フローティングゲート上にスパッタ法などで形成された極性のない誘電体膜が設けられ、その誘電体膜上に2つの分離されたプレートパターンが形成されたキャパシタが記載されている。
【0020】
しかしながら、特許文献3及び非特許文献1には、バルブ金属膜を陽極酸化して形成された極性を有する誘電体膜を使用するキャパシタ装置において、双方向で対称な電気絶縁性が得られるようにすることは何ら考慮されておらず、本発明の構成を示唆するものではない。
【0021】
【発明の実施の形態】
本発明の実施の形態について、図を参照しながら説明する。
【0022】
(第1の実施の形態)
図1〜図3は本発明の第1実施形態に係るキャパシタ装置の製造方法を示す断面図である。図1(a)に示すように、まず、基板の一例として、厚みが700μm程度のシリコン基板10を用意し、シリコン基板10の所要部に深さが例えば50μm程度の孔10aを形成する。シリコン基板10の孔10aは、RIE(Reactive Ion Etching)、ウェットエッチング又はレーザなどにより形成される。
【0023】
なお、シリコン基板10の代わりに、ガラスエポキシ樹脂基板、LCP(液晶ポリマー)などからなる非感光樹脂基板、金属基板、又は感光性のガラス基板などを使用してもよい。ガラスエポキシ樹脂基板を使用する場合は、ルータやドリルにより孔が形成される。また、金属基板又はガラス基板を使用する場合はエッチングにより孔が形成される。さらに、LCPなどの非感光樹脂基板を使用する場合は、スカイブ(スキャン型のレーザ)又はルータにより孔が形成される。
【0024】
次いで、図1(b)に示すように、孔10aの内面を含むシリコン基板10上に熱酸化又はCVDにより膜厚が例えば1〜3μmのシリコン酸化膜12を形成する。
【0025】
続いて、シリコン酸化膜12上にシリコン基板10の孔10aを充填する第1導電膜14を形成する。第1導電膜14の材料としては、銅(Cu)、アルミニウム(Al)、白金(Pt)、金(Au)又はルテニウム(Ru)などの低抵抗の金属が使用される。また、第1導電膜14の形成方法としては、めっき、スパッタ又はCVDなどが採用される。
【0026】
続いて、図1(c)に示すように、第1導電膜14上にチタン(Ti)又はアルミニウム(Al)などからなる第1中間層16を形成する。その後に、第1中間層16上にバルブ金属膜18aをスパッタ法又はCVD法などにより形成する。バルブ金属18aとは、それを陽極酸化して得られる酸化物層が一方向にのみ電流を通し、逆方向には電流をほとんど通さない、いわゆる弁作用をもつものである。そのような金属としては、タンタル(Ta)、アルミニウム(Al)、ハフニウム(Hf)、ニオブ(Nb)、チタン(Ti)又はジルコニウム(Zr)などがある。
【0027】
次いで、図1(d)に示すように、バルブ金属膜18aを陽極酸化することによりその表層部に誘電体膜18bを形成する。例えば、バルブ金属膜18aとしてTa膜を使用する場合、0.1%〜数%のクエン酸ナトリウム溶液を電解液として用い、Ta膜が形成されたシリコン基板10を電解液に浸漬させ、Ta膜を陽極に接続して通電することにより、Ta膜の表層部にTa2O5膜(誘電体膜)を形成する。例えば、Ta膜に流す電流は10mA/cm2の定電流であり、化成電圧として200V程度まで印加して酸化する。
【0028】
この陽極酸化工程では、第1中間層16がバリア層として働き、バルブ金属膜18aを陽極酸化する際に下地の第1導電膜14(例えば銅)がバルブ金属膜18aに拡散することを防止する。また、中間層16は第1導電膜14とバルブ金属膜18aとの密着性を向上させる密着層としても機能する。
【0029】
続いて、図2(a)に示すように、フォトリソグラフィ及びドライエッチングなどで誘電体膜18b及びバルブ金属膜18aをパターニングすることにより、中央部に開口部18xが設けられた誘電体膜/バルブ金属膜パターン18を形成する。誘電体膜/バルブ金属膜パターン18は、シリコン基板10の孔10aが形成されていない部分の第1中間層16上にパターン化されて形成される。なお、必ずしも誘電体膜/バルブ金属膜パターン18に開口部18xを設ける必要はない。
【0030】
次いで、第1中間層16及び第1導電膜14における孔10aに充填された部分と、誘電体膜/バルブ金属膜パターン18の直下の部分とを分離するために、図12(a)のAで示される部分の第1中間層16及び第1導電膜14をフォトリソグラフィ及びドライエッチングにより除去する。
これにより、シリコン基板10の孔10aに充填されて上側に突出する金属ポスト13が形成されると同時に、誘電体膜/バルブ金属膜パターン18の直下に第1導電膜14と第1中間層16とにより構成されるフロート電極20が形成される。
【0031】
その後、図2(c)に示すように、金属ポスト13とフロート電極20との間の領域上、及び誘電体膜/バルブ金属膜パターン18の開口部18x内に絶縁膜22を選択的に埋め込んで形成する。これにより、金属ポスト13と誘電体膜/バルブ金属膜パターン18との間が平坦化された状態で絶縁されると共に、金属ポスト13上にビアホール22aが配置される。絶縁膜22は、例えば、図2(b)の構造体の上面の凹凸を平坦化するようにして感光性エポキシ樹脂又は感光性ポリイミド樹脂などの感光性樹脂が塗布され、その後、露光・現像されて形成される。
【0032】
次いで、図2(d)に示すように、めっき、スパッタ又はCVDなどにより、図2(c)の構造体の上面にCr膜(又はTi膜)とCu膜とを順次形成して第2中間層24とした後に、第2中間層24上にCuなどからなる第2導電膜26をビアホール22aに充填される膜厚で形成する。第2中間層24は誘電体膜18bと第2導電膜26との密着性を向上させるために設けられる。
【0033】
次いで、フォトリソグラフィ及びエッチングにより第2導電膜26及び第2中間層24をパターニングする。これにより、ビアホール22aを介して金属ポスト13に接続される一対の電極(第1電極28a及び第2電極28b)が誘電体膜18b及び絶縁膜22上に形成される。
【0034】
このとき、一対の電極28a,28bのうちの第1電極28aはフロート電極20の一部分に重なる領域から隣接する別のフロート電極20の一部分に重なる領域まで延在して形成される。また、第2電極28bはフロート電極20の他の一部分に重なる領域から逆方向に隣接する別のフロート電極20の一部分に重なる領域まで延在して形成される。一対の電極28a,28bはフロート電極20の中心部に対して対称になるようにしてそれぞれ配置されることが好ましい。
【0035】
なお、セミアディティブ法又はフルアディティブ法などを使用して一対の電極28a,28bを形成するようにしてもよい。
【0036】
このようにして、バルブ金属膜18a上に形成された誘電体膜18bがフロート電極20と一対の電極28a,28bとにより挟まれた構造のキャパシタCが得られる。このキャパシタCは、フロート電極20、誘電体膜18b及び第1電極28aにより構成される第1キャパシタC1と、フロート電極20、誘電体膜18b及び第2電極28bにより構成される第2キャパシタC2とが直列に接続されたものである。
【0037】
続いて、図3(a)に示すように、金属ポスト13上の一対の電極28a,28bの部分にそれぞれ開口部30aが設けられた保護絶縁膜30を形成する。保護絶縁膜膜30としては、例えば、膜厚が5〜10μmのエポキシ樹脂膜又はポリイミド樹脂膜が使用される。
【0038】
次いで、保護絶縁膜30の開口部30aに露出する一対の電極28a,28bの部分にNi/Auめっきを施すことにより接続部28xを形成する。さらに、接続部28x上にバンプ32を形成する。バンプ32としては、はんだバンプ、各種金属のめっきバンプ、又はAuのスタッドバンプなどが使用される。なお、必ずしもバンプ32を搭載する必要はない。
【0039】
その後に、図3(b)に示すように、シリコン基板10をその背面側からグラインダーで研削することにより、金属ポスト13の下面を露出させて接続部13xとする。このとき、例えば、シリコン基板10は50μm程度の厚みに薄型化される。これにより、シリコン基板10の孔10aは貫通孔10xとなり、電極28a,28bを介して相互接続されたバンプ32及び金属ポスト13によってシリコン基板10の表面側と背面側とが導通可能な状態となる。
【0040】
以上により第1実施形態のキャパシタ装置1が完成する。
【0041】
本実施形態のキャパシタ装置1では、図3(b)に示すように、シリコン基板10上にシリコン酸化膜12を介してフロート電極20が形成され、その上にバルブ金属膜18aとそれが陽極酸化された誘電体膜18bが形成されている。そして、誘電体膜18b上におけるフロート電極20の一部分に重なる領域に第1電極28aが形成され、フロート電極20の他の一部分に重なる領域に第2電極28bが形成されている。
【0042】
このようにして、バルブ金属膜18a及びその上の誘電体膜18bがフロート電極20と第1電極28aとにより挟まれた構造の第1キャパシタC1と、バルブ金属膜18a及びその上の誘電体膜18bがフロート電極20と第2電極28bとにより挟まれた構造の第2キャパシタC2とが構成される。そして、これらの第1及び第2キャパシタC1,C2が直列に接続されて本実施形態のキャパシタCが構成される。
【0043】
第1及び第2電極28a,28bは、それぞれ隣接する別のフロート電極20の一部分に重なる領域まで延在しており、同様にして複数のキャパシタCが構成されている。また、複数のフロート電極20間のシリコン基板10の部分には貫通孔10xが設けられており、その中に金属ポスト13が充填されている。金属ポスト13の上部は絶縁膜22に設けられたビアホール22aを介して第1電極28a又は第2電極28bに接続されている。
【0044】
図4(a)は本発明の第1実施形態に係るキャパシタ装置の主要部を示す断面図、図4(b)は図4(a)のキャパシタの等価回路を示すものである。図4(a)及び(b)に示すように、本実施形態に係るキャパシタCは、第1及び第2キャパシタC1,C2が直列に接続されて構成されている。そして、第1及び第2キャパシタC1,C2の両者では、バルブ金属膜18aが陽極酸化されて得られた誘電体膜18bが使用されていることから、誘電体膜18bの一方面側から電流を供給するときは良好な絶縁性を示すが、他方面側から電流を供給するときは整流作用をもちリーク電流が流れる。
【0045】
つまり、図4(b)に示すように、第1キャパシタC1では、フロート電極20側が陽極になるときに電気絶縁性が得られ、第1電極28a側が陽極になるときには整流作用をもちリーク電流が流れる。また、第2キャパシタC2でも同様に、フロート電極20側が陽極になるときに電気絶縁性が得られ、第2電極28b側が陽極になるときは整流作用をもちリーク電流が流れる。しかしながら、本実施形態のキャパシタCでは、フロート電極20は電気的に浮いており、一対の電極28a,28bのいずれかが陽極となる。
【0046】
従って、本実施形態のキャパシタCでは、第1電極28aが陽極になるときは第1キャパシタC1では整流方向であるが、キャパシタC2では整流方向と逆方向となるので良好な電気絶縁性が得られる。逆に、第2電極28bが陽極になるときは第2キャパシタC2では整流方向であるが、キャパシタC1では整流方向と逆方向となるので良好な電気絶縁性が得られる。
【0047】
このように、本実施形態のキャパシタ装置1では、一方向に整流作用をもつ有極性の誘電体膜18bを使用するにも係らず、第1電極28a及び第2電極28bのいずれから電流を供給する場合であっても、電気経路が同一(対称)になり、良好な電気絶縁性が得られるようになる。
【0048】
これに対して、従来技術のキャパシタ装置の構造では、前述したように、一方向に整流作用をもつ有極性の誘電体膜の双方の面側から電流が供給される非対称な構造となっているので、下部電極が陽極になる場合は良好な絶縁性が得られるものの、上部電極が陽極になる場合は十分な絶縁性が得られないという非対称な電気特性になってしまう。
【0049】
また、本実施形態のキャパシタCでは、誘電体膜18bを挟んでフロート電極20に対して一対の電極を対称に配置することでキャパシタCが構成されるので、従来技術と違って、電極を不必要に引き回して形成する必要がなく、直列等価インダクタンス(ESL)を低減させることができる。
【0050】
次に、本実施形態のキャパシタ装置1が回路基板に内蔵される形態の一例を説明する。図5は本発明の実施形態のキャパシタ装置が内蔵された回路基板に半導体素子が実装された様子を示す断面図である。本実施形態のキャパシタ装置1は、電源電圧を安定させると共に、高周波ノイズを低減するデカップリングキャパシタに適用することができる。
【0051】
図5に示すように、本実施形態のキャパシタ装置1が内蔵される回路基板は、貫通孔30aに導電体32が充填された構造のコア基板30の両面に配線パターン34と絶縁膜36とが交互に積層され、絶縁膜36に設けられたビアホール36a内のビアポスト38を介して配線パターン34が相互接続されたものである。
【0052】
回路基板における最上の絶縁膜36のビアホール36aには、電源ライン及びグランドラインにそれぞれ接続された接続端子38xと、信号ラインに接続されてビアポストを兼ねる接続端子38yとが設けられている。そして、本実施形態のキャパシタ装置1の金属ポスト13の接続部13xが電源ライン及びグランドラインの接続端子38xに接続されている。このようにして、キャパシタ装置1の各キャパシタCは回路基板の電源ラインとグランドラインとの間に並列に接続されている。
【0053】
さらに、回路基板に内蔵されたキャパシタ装置1の直上には半導体素子40が実装されている。半導体素子40のバンプ32aは、キャパシタ装置1の電源ライン及びグランドライン用のバンプ32に接続されていると共に、回路基板の信号ラインに接続されたビアポストを兼ねる接続端子38yに接続されている。
【0054】
このようにして構成された半導体装置では、半導体素子40から発生した高周波電流(高周波ノイズ)は、半導体素子40の直下に配置されているキャパシタCを迂回してグランドラインに排除される。また、半導体素子40のスイッチング動作により半導体素子40に電圧変動が生じた場合でも、キャパシタCの作用により半導体素子40の電源端子部での電圧変動が抑制される。
【0055】
また、前述したように、本実施形態のキャパシタ装置1では、従来の電解キャパシタと違って極性を考慮する必要がないので、図5のように第1電極28aが電源ラインに接続され、第2電極28bがグランドラインに接続されるようにしてもよいし、逆に、第1電極28aがグランドラインに接続され、第2電極28bが電源ラインに接続されるようにしてもよい。このように、本実施形態のキャパシタ装置1を使用することにより、回路基板の設計の自由度を広げることができる。
【0056】
さらに、本実施形態のキャパシタ装置1では、従来技術と違って、各キャパシタCにおいて電極の不必要な引き回しを必要としないことから、直列等価インダクタンスを低下させることができるので、高速動作のLSIに対しての電源電圧変動の抑制及び高周波ノイズの低減の効果が大きくなる。
【0057】
(第2実施形態)
図6は本発明の第2実施形態に係るキャパシタ装置の製造方法を示す断面図である。第2実施形態が第1実施形態と異なる点は、基板に貫通して設けられる金属ポストの形成方法が異なることにある。第1実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【0058】
図6(a)に示すように、まず、Cu板、42−アロイなどのインバ合金板又はモリブデン(Mo)板などの金属板50を用意する。その後、所要部に開口部52aが設けられたレジスト膜52を金属板50上に形成する。次いで、電解めっきによりレジスト膜52の開口部52aにCuなどからなる金属突起部54を形成した後に、レジスト膜52を除去する。
【0059】
続いて、金属板50上に金属突起部54を被覆する樹脂膜56を形成した後に、金属突起部54の上面が露出するまで研磨する。これにより、図6(c)に示すように、金属突起部54aの上面と樹脂膜56の上面が略同一の高さになって平坦化される。
【0060】
その後、図6(d)に示すように、金属突起部54及び樹脂膜56上に、第1実施形態と同様に、第1導電膜14と第1中間層16とを順次形成して、金属突起部54と第1導電膜14とを電気的に接続する。次いで、図7(a)に示すように、第1実施形態と同様な方法により、バルブ金属膜18aを形成した後に、バルブ金属膜18aを陽極酸化して誘電体膜18bを得る。そして、誘電体膜18b及びバルブ金属膜18aをパターニングすることにより、中央部に開口部18xが設けられた誘電体膜/バルブ金属膜パターン18を形成する。
【0061】
次いで、図7(b)に示すように、第1実施形態と同様に、金属突起部54と誘電体膜/バルブ金属膜パターン18との間の領域の第1中間層16及び第1導電膜14をエッチングする。これにより、誘電体膜/バルブ金属膜パターン18の直下にフロート電極20が形成されると共に、金属突起部54の上面に第1中間層16及び第1導電膜14のパターンが積層されて金属ポスト13aが形成される
続いて、図7(c)に示すように、第1実施形態と同様に、金属ポスト13aと誘電体膜/バルブ金属膜パターン18との間の部分、及び誘電体膜/バルブ金属膜パターン18の開口部18xに絶縁膜22を選択的に埋め込んで形成する。これにより、金属ポスト13a上にビアホール22aが配置される。
【0062】
次いで、図8(a)に示すように、第1実施形態と同様に、ビアホール22aを介して金属ポスト13aに接続される一対の電極28a,28bを誘電体膜18b及び絶縁膜22上に形成する。これにより、第1実施形態と同様な構造の第1キャパシタC1と第2キャパシタC2とが直列に接続されて構成されるキャパシタCが得られる。
【0063】
その後、第1実施形態と同様に、一対の電極28a,28bの所定部にそれぞれ開口部30aが設けられた保護絶縁膜30を形成する。続いて、保護絶縁膜30の開口部30aの一対の電極28a,28bの部分にNi/Auめっきを施して接続部28xを形成し、接続部28x上にバンプ32を形成する。
【0064】
その後に、図8(b)に示すように、ウェットエッチングにより樹脂膜56に対して選択的に金属板50を除去する。これにより、金属ポスト13aの下側の接続部13xと樹脂膜56の下面とが露出し、樹脂膜56がキャパシタ装置の基板として機能する。そして、電極28a,28bを介して相互接続されるバンプ32及び金属ポスト13aによって樹脂膜56(基板)の表面側と背面側とが導通可能な状態となる。以上により第2実施形態のキャパシタ装置1aが完成する。
【0065】
第2実施形態のキャパシタ装置1aは、第1実施形態と同様にデカップリングキャパシタに適用することができ、第1実施形態と同様な効果を奏する。
【0066】
【発明の効果】
以上説明したように、本発明では、フロート電極上にバルブ金属膜及びそれが陽極酸化された誘電体膜が形成され、誘電体膜上におけるフロート電極の2つの異なる部分に重なる領域に一対の電極がそれぞれ設けられている。
【0067】
このような構成とすることにより、極性をもつ誘電体膜を使用するにも係らず、一対の電極のうちのいずれが陽極になる場合であっても電気経路が同一となり、良好な電気絶縁性を得ることができる。
【0068】
また、誘電体膜上に一対の電極を配置するようにしたことから、電極の配線引き回しを最小限に抑えることができるので、キャパシタ装置の直列等価インダクタンス(ESL)を低減させることができ、キャパシタの高周波特性を向上させることができる。
【図面の簡単な説明】
【図1】図1は本発明の第1実施形態に係るキャパシタ装置の製造方法を示す断面図である(その1)。
【図2】図2は本発明の第1実施形態に係るキャパシタ装置の製造方法を示す断面図である(その2)。
【図3】図3は本発明の第1実施形態に係るキャパシタ装置の製造方法を示す断面図である(その3)。
【図4】図4(a)は本発明の第1実施形態に係るキャパシタ装置の主要部を示す断面図、図4(b)は図4(a)のキャパシタの等価回路を示すものである。
【図5】図5は本発明の第1実施形態のキャパシタ装置が内蔵された回路基板に半導体素子が実装された様子を示す断面図である。
【図6】図6は本発明の第2実施形態に係るキャパシタ装置の製造方法を示す断面図である(その1)
【図7】図7は本発明の第2実施形態に係るキャパシタ装置の製造方法を示す断面図である(その2)
【図8】図8は本発明の第2実施形態に係るキャパシタ装置の製造方法を示す断面図である(その3)
【図9】図9は従来技術に係るキャパシタ装置の製造方法を示す断面図である(その1)。
【図10】図10は従来技術に係るキャパシタ装置の製造方法を示す断面図である(その2)。
【図11】図11は従来技術のキャパシタの等価回路を示すものである。
【符号の説明】
1,1a…キャパシタ装置、10…シリコン基板(基板)、10a…孔、10x…貫通孔、12…シリコン酸化膜、13,13a…金属ポスト、13x,28x,…接続部、14…第1導電膜、16…第1中間層、18a…バルブ金属膜、18b…誘電体膜、18…誘電体/バルブ金属膜パターン、18x,30a,52a…開口部、20…フロート電極、22,36…絶縁膜、22a…ビアホール、24…第2中間層、26…第2導電膜、28a…第1電極、28b…第2電極、30…保護絶縁膜、32,32a…バンプ、34…配線パターン、38…ビアポスト、38x,38y…接続端子、40…半導体素子、50…金属板、52…レジスト膜、54…金属突起部、56…樹脂膜。
Claims (14)
- 基板と、
前記基板の上又は上方に形成されたフロート電極と、
前記フロート電極の上に形成されたバルブ金属膜と、
前記バルブ金属膜の上に形成され、該バルブ金属膜の一部が陽極酸化されて形成された誘電体膜と、
前記誘電体膜上における、前記フロート電極の2つの異なる部分に重なる領域にそれぞれ設けられた一対の電極とを有し、
前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの一方の電極とにより第1キャパシタが形成され、
前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの他方の電極とにより第2キャパシタが形成され、
前記第1キャパシタと前記第2キャパシタとが直列に接続され、双方向において電気特性を対称にすることを特徴とするキャパシタ装置。 - 前記一対の電極は、前記フロート電極の中心部に対して対称な位置関係で配置されていることを特徴とする請求項1に記載のキャパシタ装置。
- 前記一対の電極は、前記フロート電極に隣接する別のフロート電極の一部分に重なる位置までそれぞれ延在して、隣接する別のキャパシタの一方の電極をそれぞれ兼ねており、
複数の前記フロート電極の間の領域に対応する前記基板の部分に形成された貫通孔と、
前記貫通孔内に充填され、前記一対の電極と前記基板の背面側とを導通可能にする金属ポストとをさらに有することを特徴とする請求項1又は2に記載のキャパシタ装置。 - 前記バルブ金属膜及び前記誘電体膜は、前記フロート電極上にパターン化されて形成されており、前記金属ポストと前記フロート電極及びバルブ金属膜との間は絶縁膜により絶縁されていることを特徴とする請求項3に記載のキャパシタ装置。
- 前記バルブ金属膜は、タンタル、アルミニウム、ハフニウム、ニオブ、チタン又はジルコニウムからなることを特徴とする請求項1乃至4のいずれか一項に記載のキャパシタ装置。
- 前記基板は、シリコン、樹脂、又はガラスからなることを特徴とする請求項1乃至5のいずれか一項に記載のキャパシタ装置。
- 前記キャパシタ装置は、前記一対の電極のうちのいずれが陽極になる場合であっても、電気絶縁性が得られることを特徴とする請求項1乃至6に記載のキャパシタ装置。
- 前記キャパシタ装置の基板の背面に露出する金属ポストの接続部が回路基板の接続端子に接続され、前記一対の電極上にバンプを介して半導体素子が接続され、前記キャパシタ装置の各キャパシタは電源ラインとグランドラインとの間に配置されることを特徴とする請求項3又は4に記載のキャパシタ装置。
- 前記一対の電極のうちの一方の電極が電源ラインに接続され、他方の電極がグランドラインに接続されるか、又は、前記一対の電極のうちの一方の電極がグランドラインに接続され、他方の電極が電源ラインに接続されることを特徴とする請求項8に記載のキャパシタ装置。
- 基板の上又は上方に第1導電膜を形成する工程と、
前記第1導電膜上にバルブ金属膜を形成する工程と、
前記バルブ金属膜の一部を陽極酸化して誘電体膜を形成する工程と、
前記誘電体膜及び前記バルブ金属膜をパターニングして、誘電体膜/バルブ金属膜パターンを形成する工程と、
前記第1導電膜をパターニングして、前記誘電体膜/バルブ金属膜パターンの下にフロート電極を形成する工程と、
誘電体膜/バルブ金属膜パターン上であって、前記フロート電極の2つの異なる部分に重なる領域に一対の電極をそれぞれ形成する工程とを有し、
前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの一方の電極とにより第1キャパシタが形成され、
前記フロート電極と前記バルブ金属膜に形成された前記誘電体膜と前記一対の電極のうちの他方の電極とにより第2キャパシタが形成され、
前記第1キャパシタと前記第2キャパシタとが直列に接続され、双方向において電気特性を対称にすることを特徴とするキャパシタ装置の製造方法。 - 前記基板は、前記フロート電極が形成されない所定部に孔を備えており、前記第1導電膜を形成する工程は、前記基板の孔に該第1導電膜を充填して形成する工程であり、
前記フロート電極を形成する工程は、前記第1導電膜のうちの、前記孔に充填された部分と、前記誘電体膜/バルブ金属パターンの下の部分との間の領域をエッチングすることにより、前記フロート電極と、前記孔に充填された金属ポストとを同時に形成する工程であり、
前記フロート電極を形成する工程の後であって、前記一対の電極を形成する工程の前に、前記金属ポストとフロート電極との間の領域上に絶縁膜を選択的に形成することにより、前記金属ポスト上にビアホールを配置する工程をさらに有し、
前記一対の電極を形成する工程は、前記ビアホールを介して前記一対の電極を前記金属ポストにそれぞれ電気的に接続することを含み、
前記一対の電極を形成する工程の後に、前記基板を背面側から薄くすることにより、前記金属ポストの下部を露出させる工程をさらに有することを特徴とする請求項10に記載のキャパシタ装置の製造方法。 - 前記基板は、金属板と、該金属板上に形成された金属突起部と、前記金属突起部の上面が露出する状態で前記金属突起部を平坦化して形成された樹脂膜とを含み、前記第1導電膜を形成する工程は、前記金属突起部に該第1導電膜を接続して形成する工程であり、
前記フロート電極を形成する工程は、第1導電膜のうちの、前記金属突起部の上の部分と、前記誘電体膜/バルブ金属パターンの下の部分との間の領域をエッチングすることにより、前記フロート電極と、前記金属突起部上に前記第1導電膜が積層された金属ポストとを同時に形成する工程であり、
前記フロート電極を形成する工程の後であって、前記一対の電極を形成する工程の前に、前記金属ポストとフロート電極との間の領域上に絶縁膜を選択的に形成することにより、前記金属ポスト上にビアホールを配置する工程をさらに有し、
前記一対の電極を形成する工程は、前記ビアホールを介して前記一対の電極を前記金属ポストにそれぞれ電気的に接続することを含み、
前記一対の電極を形成する工程の後に、前記金属板を前記樹脂膜に対して選択的に除去することにより、前記金属ポストの下部を露出させる工程をさらに有することを特徴とする請求項10に記載のキャパシタ装置の製造方法。 - 前記バルブ金属膜は、タンタル、アルミニウム、ハフニウム、ニオブ、チタン又はジルコニウムからなることを特徴とする請求項10乃至12のいずれか一項に記載のキャパシタ装置の製造方法。
- 前記基板は、シリコン、樹脂又はガラスからなることを特徴とする請求項11に記載のキャパシタ装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196357A JP4647194B2 (ja) | 2003-07-14 | 2003-07-14 | キャパシタ装置及びその製造方法 |
US10/889,312 US7072168B2 (en) | 2003-07-14 | 2004-07-13 | Capacitor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196357A JP4647194B2 (ja) | 2003-07-14 | 2003-07-14 | キャパシタ装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032981A JP2005032981A (ja) | 2005-02-03 |
JP4647194B2 true JP4647194B2 (ja) | 2011-03-09 |
Family
ID=34055793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196357A Expired - Fee Related JP4647194B2 (ja) | 2003-07-14 | 2003-07-14 | キャパシタ装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7072168B2 (ja) |
JP (1) | JP4647194B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4746557B2 (ja) * | 2004-10-25 | 2011-08-10 | パイオニア株式会社 | 電子回路基板及びその製造方法 |
US7548432B2 (en) * | 2005-03-24 | 2009-06-16 | Agency For Science, Technology And Research | Embedded capacitor structure |
JP4638768B2 (ja) * | 2005-05-20 | 2011-02-23 | 三井金属鉱業株式会社 | キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 |
JP4738299B2 (ja) * | 2006-09-20 | 2011-08-03 | 富士通株式会社 | キャパシタ、その製造方法、および電子基板 |
CN101506965B (zh) * | 2006-09-21 | 2012-05-09 | 松下电器产业株式会社 | 半导体芯片、半导体安装模块、移动装置通信设备、半导体芯片的制造方法 |
JP2009099589A (ja) * | 2007-10-12 | 2009-05-07 | Elpida Memory Inc | ウエハまたは回路基板およびその接続構造体 |
US8470680B2 (en) * | 2008-07-28 | 2013-06-25 | Kemet Electronics Corporation | Substrate with embedded patterned capacitance |
KR20120032005A (ko) * | 2009-06-18 | 2012-04-04 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 전류 구동 방식의 화소 회로 및 관련 방법 |
US9923101B2 (en) * | 2012-09-13 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
US9231046B2 (en) * | 2013-03-15 | 2016-01-05 | Globalfoundries Inc. | Capacitor using barrier layer metallurgy |
JP6128924B2 (ja) * | 2013-04-11 | 2017-05-17 | 三菱電機株式会社 | 高周波ノイズ対策用電源回路 |
US11430722B2 (en) * | 2017-04-12 | 2022-08-30 | Texas Instruments Incorporated | Integration of a passive component in a cavity of an integrated circuit package |
US11477884B2 (en) * | 2018-04-04 | 2022-10-18 | Sumitomo Electric Printed Circuits, Inc. | Cover film for flexible printed circuit board and flexible printed circuit board |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168174A (ja) * | 1997-09-08 | 1999-06-22 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4816894A (en) * | 1987-01-29 | 1989-03-28 | Seiko Instruments & Electronics Ltd. | Semiconductor variable capacitance element |
JPH04211191A (ja) | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
US6023408A (en) | 1996-04-09 | 2000-02-08 | The Board Of Trustees Of The University Of Arkansas | Floating plate capacitor with extremely wide band low impedance |
JP3796099B2 (ja) | 2000-05-12 | 2006-07-12 | 新光電気工業株式会社 | 半導体装置用インターポーザー、その製造方法および半導体装置 |
-
2003
- 2003-07-14 JP JP2003196357A patent/JP4647194B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-13 US US10/889,312 patent/US7072168B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168174A (ja) * | 1997-09-08 | 1999-06-22 | Samsung Electron Co Ltd | 半導体装置のキャパシタ形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050013088A1 (en) | 2005-01-20 |
JP2005032981A (ja) | 2005-02-03 |
US7072168B2 (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937495B2 (ja) | キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法 | |
JP4647194B2 (ja) | キャパシタ装置及びその製造方法 | |
JP3492348B2 (ja) | 半導体装置用パッケージの製造方法 | |
TWI309963B (en) | Semiconductor package, method of production of same, and semiconductor device | |
JP4707330B2 (ja) | 半導体装置およびその製造方法 | |
US20140061920A1 (en) | Semiconductor device | |
JP5275400B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
CN113272952B (zh) | 用于形成具有多孔区域和横向包封的产品结构的方法 | |
KR20030040083A (ko) | 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법 | |
CN111540603B (zh) | 电容器及电容器模块 | |
JP2017195321A (ja) | チップコンデンサ | |
KR100881005B1 (ko) | 전자 부품 | |
US20170309404A1 (en) | Chip capacitor | |
JP2017195322A (ja) | チップコンデンサ | |
JP5111745B2 (ja) | コンデンサ及びその製造方法 | |
JP5589617B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP2005093597A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP5061895B2 (ja) | キャパシタ及びそれを内蔵した配線基板 | |
JP2010141097A (ja) | 半導体装置及びその製造方法 | |
WO1999044228A1 (en) | Semiconductor device | |
TWI839434B (zh) | 形成具有多孔區域和橫向囊封物的產品結構的方法 | |
WO2024143456A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
KR101068538B1 (ko) | 커패시터 및 그 제조 방법 | |
JP4084728B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
JP5003226B2 (ja) | 電解コンデンサシート及び配線基板、並びに、それらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4647194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |