JP5275400B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP5275400B2
JP5275400B2 JP2011092201A JP2011092201A JP5275400B2 JP 5275400 B2 JP5275400 B2 JP 5275400B2 JP 2011092201 A JP2011092201 A JP 2011092201A JP 2011092201 A JP2011092201 A JP 2011092201A JP 5275400 B2 JP5275400 B2 JP 5275400B2
Authority
JP
Japan
Prior art keywords
electrode
layer
metal layer
insulating layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011092201A
Other languages
English (en)
Other versions
JP2012227266A (ja
Inventor
昭仁 高野
昌宏 春原
秀明 坂口
光敏 東
謙一 太田
裕一 笹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Taiyo Yuden Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Taiyo Yuden Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011092201A priority Critical patent/JP5275400B2/ja
Priority to US13/448,992 priority patent/US8669643B2/en
Publication of JP2012227266A publication Critical patent/JP2012227266A/ja
Application granted granted Critical
Publication of JP5275400B2 publication Critical patent/JP5275400B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体素子とマザーボード等の実装用基板とを電気的に接続する基板（インターポーザ）として、シリコン基板に貫通孔が設けられ、シリコン基板と絶縁された貫通電極を備えた基板が知られている。
次に、このような貫通電極を形成する典型的な方法を説明する。
まず、図１７（ａ）に示すように、シリコン基板１１０を用意する。次に、図１７（ｂ）に示すように、シリコン基板１１０に貫通電極を配設するための貫通孔１１０Ｘを形成する。続いて、図１７（ｃ）に示すように、シリコン基板１１０を熱酸化することにより、シリコン基板１１０の表裏面及び貫通孔１１０Ｘの内壁面に絶縁膜１１１を形成する。次いで、図１７（ｄ）に示すように、電解めっき法などにより、貫通孔１１０Ｘに導電材料を充填することで貫通電極１１２を形成する。
ところで、配線の微細化及び高密度化が要求される半導体パッケージにおいては、各配線パターンが互いに近接しているため、配線間でクロストークノイズが生じたり、電源ライン等の電位が変動したりするといった問題が発生され得る。そこで、電源電圧を安定させ、スイッチングノイズ等を低減させる目的で、配線基板にキャパシタ（デカップリングキャパシタ）を内蔵する技術が提案されている（例えば、特許文献１参照）。特に、近年の携帯端末などの電子機器では、その小型化及び薄型化に伴って、配線基板に薄膜キャパシタを内蔵することが行われている。このように配線基板内に埋め込み実装される薄膜キャパシタは、高誘電率材料からなる誘電体層を挟んでその上下にキャパシタの上部電極及び下部電極が形成された構造を有している。
ここで、上述した貫通電極１１２の形成された配線基板に薄膜キャパシタを埋め込み実装する方法の一例を説明する。
図１７（ｅ）に示すように、まず、シリコン基板１１０の上面側を覆う絶縁膜１１１上及び貫通電極１１２の上面に、下部電極となる層１１３Ａ、誘電体層となる層１１４Ａ及び上部電極となる層１１５Ａを順に積層する。次に、図１７（ｆ）に示すように、それらの層１１５Ａ，１１４Ａ，１１３Ａを順に所定形状にパターニングして、上部電極１１５、誘電体層１１４及び下部電極１１３をそれぞれ形成する。これにより、誘電体層１１４を挟むように下部電極１１３と上部電極１１５とが対向して形成される。続いて、図１７（ｇ）に示すように、下部電極１１３及び上部電極１１５がそれぞれ、最外層の配線層に画定された異なるパッドＰ１，Ｐ２に電気的に接続されるように、適宜、絶縁層及び配線を形成する。なお、パッドＰ１，Ｐ２は、電源用又はグランド用の端子として利用される。
このようにして、下部電極１１３と、誘電体層１１４と、上部電極１１５とが順に積層されて形成された薄膜キャパシタが内蔵された配線基板が製造される。
特許第３９６７１０８号公報
ところで、上述した薄膜キャパシタ（特に、誘電体層１１４）を形成する際には、その特性を高めるために酸素雰囲気下での高温処理（例えば、８００℃〜１０００℃程度で実施されるアニール処理など）が必要となる。このため、上述した製造方法では、貫通電極１１２が高温処理に晒されることになる。すると、貫通電極１１２内の金属（例えば、Ｃｕ）が絶縁膜１１１に拡散され、貫通孔１１０Ｘ内の絶縁信頼性が低下するという問題が発生する。
本発明は上記問題点を解決するためになされたものであって、その目的は、貫通孔内の絶縁信頼性を向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。
本発明の一観点によれば、第１主面と第２主面との間を貫通する第１貫通孔及び第２貫通孔を有し、前記第１貫通孔内に第１貫通電極が形成され、前記第２貫通孔内に第２貫通電極が形成されるシリコン基板と、前記第１主面と、前記第２主面と、前記第１貫通孔の内壁面と、前記第２貫通孔の内壁面とを被覆する絶縁膜と、前記第１主面を被覆する前記絶縁膜上に、第１電極と、第１誘電体層と、第２電極とが順に積層されて形成されたキャパシタ部を有するキャパシタと、前記キャパシタを被覆するように、前記第１主面を被覆する前記絶縁膜上に積層された第１絶縁層と、前記第２主面を被覆する前記絶縁膜の下に積層された第２絶縁層と、前記第１絶縁層上に積層され、前記第１電極と前記第１貫通電極とを電気的に接続する第１配線層と、前記第１絶縁層上に積層され、前記第２電極と前記第２貫通電極とを電気的に接続する第２配線層と、前記第２絶縁層の下に積層され、前記第１貫通電極の下面と接続される第３配線層と、前記第２絶縁層の下に積層され、前記第２貫通電極の下面と接続される第４配線層と、前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面の各々は、少なくとも、前記絶縁膜と、前記第１電極と同一の材料からなる第１金属層と、前記第１誘電体層と同一の材料からなる第２誘電体層と、前記第２電極と同一の材料からなる第２金属層とで順に覆われ、前記第１金属層と前記第２誘電体層と前記第２金属層とは、前記キャパシタと分離して形成され、前記第１貫通電極の上面及び前記第２貫通電極の上面は、前記第１主面を被覆する前記絶縁膜の上面と、前記第１金属層の上面と、前記第２誘電体層の上面と、前記第２金属層の上面と面一になるように形成され、前記第１貫通電極の下面及び前記第２貫通電極の下面は、前記第２主面を被覆する前記絶縁膜の下面と、前記第１金属層の下面と、前記第２誘電体層の下面と、前記第２金属層の下面と面一になるように形成されている。
この構成によれば、第１貫通電極とシリコン基板との間、及び第２貫通電極とシリコン基板との間に、少なくとも絶縁膜及び第２誘電体層という２種の絶縁層が形成される。これにより、各貫通電極とシリコン基板との間における絶縁層の厚みが、貫通電極とシリコン基板との間に絶縁膜のみが存在する場合よりも厚くなる。したがって、貫通電極とシリコン基板との間に絶縁膜のみが存在する場合よりも、第１貫通孔内及び第２貫通孔内の絶縁信頼性を向上させることができる。
本発明の一観点によれば、貫通孔内の絶縁信頼性を向上させることができるという効果を奏する。
第１実施形態の配線基板の一部を示す概略断面図。 第１実施形態の半導体装置の一部を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の半導体装置の一部を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の第１変形例の半導体装置の一部を示す概略断面図。 第１実施形態の第２変形例の半導体装置の一部を示す概略断面図。 第１実施形態の第３変形例の半導体装置の一部を示す概略断面図。 第２実施形態の第１変形例の半導体装置の一部を示す概略断面図。 第２実施形態の第２変形例の半導体装置の一部を示す概略断面図。 第２実施形態の第３変形例の半導体装置の一部を示す概略断面図。 （ａ）〜（ｇ）は、従来の配線基板の製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図８に従って説明する。
（第１実施形態に係る配線基板の構造）
まず、配線基板１の構造について説明する。
配線基板１は、基板本体１０と、その基板本体１０の第１主面Ｒ１と第２主面Ｒ２との間を貫通する貫通電極１２と、基板本体１０の第１主面Ｒ１側に形成された薄膜キャパシタ２０とを有している。すなわち、配線基板１は、薄膜キャパシタ２０が内蔵されるキャパシタ内蔵基板である。
基板本体１０は、略矩形形状のシリコン基板である。基板本体１０には、所要の箇所（図１では２箇所）に、当該基板本体１０を厚み方向に貫通する貫通孔１０Ｘが形成されている。この基板本体１０の両面（第１主面Ｒ１と第２主面Ｒ２）及び貫通孔１０Ｘの内壁面を覆うように絶縁膜１１が形成されている。この絶縁膜１１としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。
キャパシタ２０は、基板本体１０の第１主面Ｒ１を覆う絶縁膜１１上に形成されている。以下に、キャパシタ２０の構造について説明する。
キャパシタ部２１は、基板本体１０の第１主面Ｒ１を覆う絶縁膜１１上に、第１電極２２と、誘電体層２３（第１誘電体層）と、第２電極２４とが順に積層されて形成されている。具体的には、第１電極２２と第２電極２４とが誘電体層２３を挟んで対向するように積層されている。
第１電極２２及び第２電極２４の材料としては、例えば白金（Ｐｔ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）などの貴金属や、ＬａＮｉＯ３、ＳｒＲｕＯ３、ＩｒＯ２等の導電性酸化物を用いることができる。これら第１電極２２及び第２電極２４の厚さは、例えば１００ｎｍ〜５００ｎｍが好ましく、本実施形態では２５０ｎｍである。
誘電体層２３の材料としては、例えばチタン酸バリウム（ＢａＴｉＯ３：ＢＴ）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３：ＢＳＴ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）、その他のペロブスカイト構造酸化物などを用いることができる。この誘電体層２３の厚さは、例えば５０ｎｍ〜５００ｎｍが好ましく、本実施形態では１５０ｎｍである。
このような構造のキャパシタ部２１上には、第１電極２２の一部及び第２電極２４の一部を除くキャパシタ部２１全体を被覆するように、絶縁層２５（第３絶縁層）が形成されている。この絶縁層２５には、第２電極２４の上面の一部を露出させるための開口部と、第１電極２２の上面の一部を露出させるための開口部とが形成されている。この絶縁層２５は、キャパシタ部２１と、後述する絶縁層２６（第５絶縁層）との密着性を向上させる機能を有する。また、絶縁層２５は、キャパシタ部２１への水素の侵入を抑制する水素バリア層としての機能も有する。このような機能を実現するための絶縁層２５の材料としては、例えばＴｉＯｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＳｉＮ、ＳｒＴｉＯ３などを用いることができる。なお、絶縁層２５は、上記材料のうちから選択される１種を単層で用いてもよく、又は、上記選択された１種もしくは複数種を積層成膜して用いてもよい。この絶縁層２５の厚さは、例えば５０ｎｍ〜３０００ｎｍが好ましく、本実施形態では３００ｎｍである。
絶縁層２５上には、その絶縁層２５を覆うように絶縁層２６が形成されている。すなわち、絶縁層２６は、第１電極２２の一部及び第２電極２４の一部を除くキャパシタ部２１全体を被覆するように形成されている。具体的には、絶縁層２６は、第１電極２２、誘電体層２３及び第２電極２４の積層構造に起因する段差を解消するように形成されている。この絶縁層２６は、これら第１電極２２、誘電体層２３及び第２電極２４からなるキャパシタ部２１を保護している。絶縁層２６には、第２電極２４の上面の一部を露出させるための開口部と、第１電極２２の上面の一部を露出させるための開口部とが形成されている。絶縁層２６の材料としては、例えばＳｉＯ２やＳｉＮなどの無機絶縁膜や、ポリイミド樹脂などの有機絶縁膜を用いることができる。この絶縁層２６の厚さは、例えば５００ｎｍ〜５０００ｎｍが好ましく、本実施形態では５００ｎｍである。
絶縁層２５及び絶縁層２６の開口部から露出する第２電極２４を被覆するように第１の導電層２７Ａが形成されている。すなわち、第１の導電層２７Ａは、絶縁層２５，２６によって被覆されていない第２電極２４の一部を被覆するように形成されている。この第１の導電層２７Ａは、第２電極２４と電気的に接続されている。この第１の導電層２７Ａは、キャパシタ部２１（特に、第２電極２４）への水素の侵入を抑制する水素バリア層として機能する。また、絶縁層２５及び絶縁層２６の開口部から露出する第１電極２２を被覆するように第２の導電層２７Ｂが形成されている。すなわち、第２の導電層２７Ｂは、絶縁層２５，２６によって被覆されていない第１電極２２の一部を被覆するように形成されている。この第２の導電層２７Ｂは、第１電極２２と電気的に接続されている。この第２の導電層２７Ｂは、キャパシタ部２１（特に、第１電極２２）への水素の侵入を抑制する水素バリア層として機能する。これら第１の導電層２７Ａ及び第２の導電層２７Ｂの材料としては、例えばＴｉＮ、ＴａＮ、ＴｉＳｉＮ、ＴａＳｉＮ、その他の窒化物や、ＳｒＲｕＯ３、ＩｒＯ３、その他の酸化物等、またはそれらの積層膜を用いることができる。積層膜としては、例えばＴａＮとＴａ金属との積層膜を用いることができる。これら導電層２７Ａ，２７Ｂの厚さは、例えば１０ｎｍ〜１００ｎｍが好ましく、本実施形態では１００ｎｍである。
続いて、基板本体１０の貫通孔１０Ｘ内に形成された貫通電極１２周辺の構造について説明する。
貫通孔１０Ｘの内壁面を覆う絶縁膜１１の内壁面上には、第１金属層３２が積層されている。この第１金属層３２の材料としては、上記キャパシタ２０の第１電極２２と同一の材料を用いることができる。
第１金属層３２の内壁面上には、誘電体層３３（第２誘電体層）が積層されている。この誘電体層３３の材料としては、上記キャパシタ２０の誘電体層２３と同一の材料を用いることができる。
誘電体層３３の内壁面上には、第２金属層３４が積層されている。この第２金属層３４の材料としては、上記キャパシタ２０の第２電極２４と同一の材料を用いることができる。
第２金属層３４の内壁面上には、絶縁層３５（第４絶縁層）が積層されている。この絶縁層３５の材料としては、上記キャパシタ２０の絶縁層２５と同一の材料を用いることができる。
絶縁層３５の内壁面上には、絶縁層３６（第６絶縁層）が積層されている。この絶縁層３６の材料としては、上記キャパシタ２０の絶縁層２６と同一の材料を用いることができる。
このように、貫通孔１０Ｘの内壁面には、絶縁膜１１の他に、キャパシタ２０の層構成（積層構造）と同様の積層構造、つまり第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とが順に積層された積層構造が形成されている。但し、これらの積層構造（第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６）は、キャパシタ２０の積層構造（第１電極２２、誘電体層２３、第２電極２４、絶縁層２５及び絶縁層２６）と分離して形成されている。
貫通電極１２は、このような絶縁膜１１と、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とが順に積層された積層構造によって覆われた貫通孔１０Ｘ内に形成されている。このため、貫通電極１２と貫通孔１０Ｘの内壁面を覆う絶縁膜１１との間には、キャパシタ２０の積層構造と同様の積層構造が形成されている。
上記貫通電極１２は、その上面が基板本体１０の第１主面Ｒ１を覆う絶縁膜１１の上面、及び第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６の上面と略面一となるように形成されている。また、貫通電極１２は、その下面が基板本体１０の第２主面Ｒ２を覆う絶縁膜１１の下面、及び第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６の下面と略面一となるように形成されている。この貫通電極１２の材料としては、例えば銅（Ｃｕ）やＣｕ合金などを用いることができる。
基板本体１０の第１主面Ｒ１側には、絶縁膜１１やキャパシタ２０を覆うように絶縁層４０が積層されている。この絶縁層４０には、貫通電極１２の上面の一部を露出させるためのビアホール４１と、第１の導電層２７Ａの上面の一部を露出させるためのビアホール４２と、第２の導電層２７Ｂの上面の一部を露出させるためのビアホール４３とが形成されている。この絶縁層４０の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。
絶縁層４０上には、所定パターンの配線層５０，５４が形成されている。配線層５０は、絶縁層４０のビアホール４１に形成されたビア５１と、絶縁層４０上に形成された配線パターン５２と、絶縁層４０のビアホール４２に形成されたビア５３とを有している。ビア５１は、貫通電極１２の上面と電気的に接続されている。また、ビア５３は、第１の導電層２７Ａの上面と電気的に接続されている。配線パターン５２は、ビア５１とビア５３との間を電気的に接続している。このため、キャパシタ２０の第２電極２４は、第１の導電層２７Ａ及び配線層５０を介して貫通電極１２と電気的に接続されている。
一方、配線層５４は、絶縁層４０のビアホール４１に形成されたビア５５と、絶縁層４０上に形成された配線パターン５６と、絶縁層４０のビアホール４３に形成されたビア５７とを有している。ビア５５は、貫通電極１２の上面と電気的に接続されている。また、ビア５７は、第２の導電層２７Ｂの上面と電気的に接続されている。配線パターン５６は、ビア５５とビア５７との間を電気的に接続している。このため、キャパシタ２０の第１電極２２は、第２の導電層２７Ｂ及び配線層５４を介して貫通電極１２と電気的に接続されている。なお、配線層５０，５４の材料としては、例えばＣｕ、ニッケル（Ｎｉ）、Ｃｕ合金やＮｉ合金などを用いることができる。
絶縁層４０の上面には、その絶縁層４０と配線層５０，５４の一部とを覆うようにソルダレジスト層６０が積層されている。このソルダレジスト層６０には、配線パターン５２，５６の一部をそれぞれパッド５０Ｐ，５４Ｐとして露出させるための開口部６０Ｘが形成されている。このソルダレジスト層６０の材料としては、例えばエポキシ樹脂などの絶縁樹脂を用いることができる。
パッド５０Ｐ，５４Ｐには、図２に示すように、当該配線基板１に搭載される半導体素子１００の電極端子（バンプ）１０１が接合される。このようなパッド５０Ｐ，５４Ｐには、第１表面めっき層６１と第２表面めっき層６２とが順に形成されている。ここで、第１表面めっき層６１は例えばＮｉめっきであり、第２表面めっき層６２は例えば金（Ａｕ）めっきである。第１表面めっき層６１は、パッド５０Ｐ，５４Ｐ（配線パターン５２，５６）と第２表面めっき層６２との密着性を向上させる機能と、パッド５０Ｐ，５４Ｐ内の金属（例えば、Ｃｕ）が第２表面めっき層６２内へ拡散することを防止する機能とを有する。また、第２表面めっき層６２は、半導体素子１００のバンプ１０１を接合したときのコンタクト性を向上させる機能を有する。
また、パッド５０Ｐ，５４Ｐ上には、半導体素子１００を実装する際にそのバンプ１０１と接続し易いように、はんだ６３を被着させている。このはんだ６３としては、例えば共晶はんだや鉛（Ｐｂ）フリーはんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。
一方、図１に示すように、基板本体１０の第２主面Ｒ２側には、絶縁膜１１を覆うように絶縁層７０が積層されている。この絶縁層７０には、貫通電極１２の下面の一部を露出させるためのビアホール７０Ｘが形成されている。この絶縁層７０の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。
絶縁層７０上には、所定パターンの配線層８０，８３が形成されている。配線層８０は、絶縁層７０のビアホール７０Ｘに形成されたビア８１と、絶縁層７０の下面に形成されている配線パターン８２とを有している。ビア８１は、配線層５０（キャパシタ２０の第２電極２４）と接続される貫通電極１２の下面に接続され、配線パターン８２と電気的に接続されている。一方、配線層８３は、絶縁層７０のビアホール７０Ｘに形成されたビア８４と、絶縁層７０の下面に形成されている配線パターン８５とを有している。ビア８４は、配線層５４（キャパシタ２０の第１電極２２）と接続される貫通電極１２の下面に接続され、配線パターン８５と電気的に接続されている。なお、配線層８０，８３の材料としては、例えばＣｕ、Ｎｉ、Ｃｕ合金やＮｉ合金などを用いることができる。
絶縁層７０の下面には、その絶縁層７０と配線層８０，８３の一部とを覆うようにソルダレジスト層９０が積層されている。このソルダレジスト層９０には、配線パターン８２，８５の一部をそれぞれ外部接続用パッド８０Ｐ，８３Ｐとして露出させるための開口部９０Ｘが形成されている。このソルダレジスト層９０の材料としては、例えばエポキシ樹脂などの絶縁樹脂を用いることができる。
外部接続用パッド８０Ｐ，８３Ｐには、当該配線基板１をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接合されるようになっている。このような外部接続用パッド８０Ｐ，８３Ｐには、上記パッド５０Ｐ，５４Ｐと同様に、第１表面めっき層９１と第２表面めっき層９２とが順に形成されている。ここで、第１表面めっき層９１は例えばＮｉめっきであり、第２表面めっき層９２は例えばＡｕめっきである。
このようにキャパシタ２０が埋め込み実装（内蔵）された配線基板１では、そのキャパシタ２０の第２電極２４と第１電極２２がそれぞれ、最外層の配線層５０，５４に画定された異なるパッド５０Ｐ，５４Ｐと、最外層の配線層８０，８３に画定された異なる外部接続用パッド８０Ｐ，８３Ｐとに電気的に接続されている。
すなわち、第２電極２４は、第１の導電層２７Ａ及びビア５３を介してパッド５０Ｐ（配線パターン５２）に接続されるとともに、この配線パターン５２からビア５１、貫通電極１２及びビア８１を介して外部接続用パッド８０Ｐ（配線パターン８２）に接続されている。これらパッド５０Ｐ，８０Ｐは、例えば電源用の端子として用いられる。
一方、第１電極２２は、第２の導電層２７Ｂ及びビア５７を介してパッド５４Ｐ（配線パターン５６）に接続されるとともに、この配線パターン５６からビア５５、貫通電極１２、ビア８４を介して外部接続用パッド８３Ｐ（配線パターン８５）に接続されている。これらパッド５４Ｐ，８３Ｐは、例えばグランド用の端子として用いられる。
（第１実施形態に係る半導体装置の構造）
次に、半導体装置２の構造について説明する。
図２に示すように、半導体装置２は、上記配線基板１と、その配線基板１に実装される半導体素子１００とを有している。
半導体素子１００は、配線基板１にフリップチップ接続されている。すなわち、半導体素子１００は、その回路形成面（図２では下面）に配設されたバンプ１０１を介して、配線基板１のパッド５０Ｐ，５４Ｐ上のはんだ６３と電気的に接続されている。なお、半導体素子１００は、例えばＩＣチップやＬＳＩチップなどである。
次に、上述した構造を採用した配線基板１及び半導体装置２の作用について説明する。
基板本体１０の貫通孔１０Ｘ内において、貫通電極１２と基板本体１０との間に、絶縁膜１１、誘電体層３３、絶縁層３５及び絶縁層３６という４種の絶縁層が形成されている。これにより、貫通電極１２と基板本体１０との間における絶縁層の厚みが、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも厚くなる。したがって、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも、貫通孔１０Ｘ内の絶縁信頼性を向上させることができる。
（第１実施形態に係る配線基板の製造方法）
次に、上記配線基板１の製造方法について説明する。
まず、図３（ａ）に示すように、基板本体１０の母材となるシリコン基板１０Ａを用意する。シリコン基板１０Ａの厚さは、例えば６００μｍ〜８００μｍである。続いて、図３（ｂ）に示すように、シリコン基板１０Ａの所要の箇所（図３（ｂ）では２箇所）に、シリコン基板１０Ａの上面から下面まで貫通する貫通孔１０Ｘを形成して基板本体１０を形成する。この貫通孔１０Ｘは、例えば開口部が設けられたマスク（図示略）を用い、この開口部を通してシリコン基板１０Ａをエッチングすることにより形成する（例えば、深堀ＲＩＥ：Deep Reactive Ion Etching）。
続いて、図３（ｃ）に示すように、基板本体１０の第１主面Ｒ１及び第２主面Ｒ２と貫通孔１０Ｘの内壁面とに絶縁膜１１を形成する。この絶縁膜１１は、例えば基板本体１０を熱酸化することにより形成することができる。なお、基板本体１０の全面に化学気相成長法（ＣＶＤ法）などによってシリコン酸化膜を成膜して絶縁膜１１を形成するようにしてもよい。
次に、図３（ｄ）に示すように、基板本体１０の第１主面Ｒ１及び貫通孔１０Ｘの内壁面に形成された絶縁膜１１上に、第１電極２２となる金属層２２Ａ（第５金属層）を形成する。この金属層２２Ａは、例えば当該金属層２２Ａの材料がＰｔ、Ｉｒ、Ｒｕなどの貴金属である場合には真空蒸着、スパッタリングなどにより形成することができ、ＳｒＲｕＯ３などの導電性酸化物の場合にはスパッタリング、ゾルゲル、有機金属気相成長法（ＭＯＣＶＤ法）などにより形成することができる。
続いて、図４（ａ）に示すように、金属層２２Ａ上に、誘電体層２３となる誘電体層２３Ａ（第３誘電体層）を形成する。この誘電体層２３Ａは、例えばスパッタリング、ゾルゲル法、ＣＶＤ法などによって形成することができる。
次いで、図４（ｂ）に示すように、誘電体層２３Ａ上に、第２電極２４となる金属層２４Ａ（第６金属層）を形成する。この金属層２４Ａは、上記金属層２２Ａと同様の方法により形成することができる。
次に、金属層２４Ａ上にレジスト膜（図示略）を形成し、例えばフォトリソグラフィ法などにより所定形状のレジストパターン（図示略）を形成する。続いて、このレジストパターンをエッチングマスクとするドライエッチングにより金属層２４Ａを所定形状にパターニングし、そのパターニング終了後に、レジストパターンをアッシングにより除去する。そして、このようなレジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという一連の処理を繰り返し実行することにより、誘電体層２３Ａと金属層２２Ａとを順に所定形状にパターニングする。このようなパターニングによって、図４（ｃ）に示す構造体を得ることができる。具体的には、金属層２２Ａが、基板本体１０の第１主面Ｒ１側に形成される第１電極２２と、貫通孔１０Ｘの内壁面を覆う絶縁膜１１の内壁面上に積層される第１金属層３２とにパターニングされる。また、誘電体層２３Ａが、第１電極２２上に積層される誘電体層２３と、第１金属層３２の内壁面上に積層される誘電体層３３とにパターニングされる。そして、金属層２４Ａが、誘電体層２３上に積層される第２電極２４と、誘電体層３３の内壁面上に積層される第２金属層３４とにパターニングされる。これにより、第１電極２２と、誘電体層２３と、第２電極２４とが順に積層されて形成されるキャパシタ部２１が形成される。換言すると、このようなキャパシタ部２１、第１金属層３２、誘電体層３３及び第２金属層３４が形成されるように上記レジストパターンが形成され、そのレジストパターンを用いてドライエッチングによるパターニングが行われる。
なお、これら金属層２２Ａ、誘電体層２３Ａ及び金属層２４Ａのパターニングは、例えばウェットエッチングにより行うこともできる。
次に、図４（ｃ）に示す構造体を高温下でアニールする。このアニール処理は、誘電体層２３の結晶化の促進を目的として、例えば酸素を含む雰囲気中において４５０℃〜１０００℃の温度下で３０分〜６０分程度行われる。なお、この際の上限温度は、第１電極２２及び第２電極２４の耐熱温度に依存して決定される。
次に、キャパシタ部２１や第２金属層３４を覆うように、絶縁層２５となる絶縁層を成膜し、上記金属層２２Ａ等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという処理を実行することにより、上記絶縁層を図４（ｄ）に示すようにパターニングする。このパターニングによって、第２電極２４の上面の一部を露出させる開口部２５Ｘと、第１電極２２の上面の一部を露出させる開口部２５Ｙとを有してキャパシタ部２１の一部を覆う絶縁層２５と、第２金属層３４の内壁面上に積層される絶縁層３５とが形成される。なお、絶縁層２５となる上記絶縁層は、例えばスパッタリング、ゾルゲル、ＣＶＤ法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。
続いて、キャパシタ部２１、絶縁層２５や絶縁層３５を覆うように、絶縁層２６となる絶縁層を成膜し、上記金属層２２Ａ等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという処理を実行することにより、上記絶縁層を図５（ａ）に示すようにパターニングする。このパターニングによって、第２電極２４の上面の一部を露出させる開口部２６Ｘと、第１電極２２の上面の一部を露出させる開口部２６Ｙとを有してキャパシタ部２１の一部及び絶縁層２５を覆う絶縁層２６と、絶縁層３５の内壁面上に積層される絶縁層３６とが形成される。なお、絶縁層２６となる上記絶縁層は、例えばスパッタリング、ゾルゲル、ＣＶＤ法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。
次に、絶縁膜１１と、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とで順に覆われた貫通孔１０Ｘ内に貫通電極１２を形成する（第２工程）。この貫通電極１２は、例えば電解めっきやペースト充填などの方法により形成することができる。ここでは、電解めっき法により貫通電極１２を形成する方法について説明する。
まず、図５（ｂ）に示すように、基板本体１０の第２主面Ｒ２側に接着フィルム９５を介して金属箔９６を接着する。次に、図５（ｃ）に示すように、貫通孔１０Ｘに対向する部分の接着フィルム９５に、金属箔９６を露出させる開口部９５Ｘを形成する。この開口部９５Ｘは、例えばドライエッチングなどによって形成することができる。
続いて、図５（ｃ）に示した構造体をめっき液中に浸漬させ、金属箔９６を給電層とした電解めっき法により、図５（ｄ）に示すように、絶縁膜１１、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とで順に覆われた貫通孔１０Ｘ内にめっき膜１２Ａを析出成長させる。これにより、貫通孔１０Ｘがめっき膜１２Ａで充填される。その後、接着フィルム９５及び金属箔９６が除去される。
次に、基板本体１０の第１主面Ｒ１側の絶縁膜１１の上面から突出しためっき膜１２Ａと、基板本体１０の第２主面Ｒ２側の絶縁膜１１の下面から突出しためっき膜１２Ａとを除去することで、図６（ａ）に示すように、貫通電極１２が形成される。これにより、貫通電極１２は、その上面が基板本体１０の第１主面Ｒ１側の絶縁膜１１の上面、及び第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６の上面と同一面となって平坦化される。また、貫通電極１２は、その下面が基板本体１０の第２主面Ｒ２側の絶縁膜１１の下面、及び第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６の下面と同一面となって平坦化される。なお、上記めっき膜１２Ａの除去は、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）やエッチングなどによって行うことができる。
このようにキャパシタ２０の誘電体層２３の特性を向上させるためのアニール処理（高温処理）が行われた後に貫通電極１２が形成されるため、その高温処理に貫通電極１２が晒されない。これにより、貫通電極１２内の金属（例えば、Ｃｕ）が該貫通電極１２に隣接する絶縁層３６などに熱拡散されることが抑制されるため、貫通孔１０Ｘ内の絶縁信頼性が低下することを抑制することができる。
続いて、基板本体１０の第１主面Ｒ１側の全面を覆うように、導電層２７Ａ，２７Ｂとなる導電層を成膜し、上記金属層２２Ａ等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという一連の処理を実行することにより、上記導電層を図６（ｂ）に示すようにパターニングする。このパターニングによって、絶縁層２５，２６の開口部２５Ｘ，２６Ｘから露出される第２電極２４の上面を覆う第１の導電層２７Ａと、絶縁層２５，２６の開口部２５Ｙ，２６Ｙから露出される第１電極２２の上面を覆う第２の導電層２７Ｂとが形成される（第５工程）。なお、これら第１及び第２の導電層２７Ａ，２７Ｂとなる上記導電層は、スパッタリング、ＭＯＣＶＤ法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。
次に、図６（ｃ）に示すように、基板本体１０の第１主面Ｒ１側の絶縁膜１１上に、その絶縁膜１１、貫通電極１２及びキャパシタ２０等を覆うように絶縁層４０を形成する。この絶縁層４０の形成方法の一例としては、基板本体１０の第１主面Ｒ１側の全面を覆うようにエポキシ系樹脂等の樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、例えば１９０℃程度の温度で熱処理して硬化させることにより絶縁層４０を形成することができる。また、基板本体１０の第１主面Ｒ１側の全面を覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば１９０℃程度で熱処理して硬化させることによっても絶縁層４０を形成することができる。あるいは、フォトリソグラフィ法やスクリーン印刷法などにより絶縁層４０を形成することもできる。
また、基板本体１０の第２主面Ｒ２側の絶縁膜１１上に、その絶縁膜１１及び貫通電極１２等を覆うように絶縁層７０を形成する。この絶縁層７０は、上記絶縁層４０と同様の方法により形成することができる。
続いて、図６（ｄ）に示すように、貫通電極１２の上面の一部、第１の導電層２７Ａの一部及び第２の導電層２７Ｂの一部がそれぞれ露出されるように、絶縁層４０の所要箇所にビアホール４１，４２，４３を形成する。また、貫通電極１２の下面の一部が露出されるように、絶縁層７０の所要箇所にビアホール７０Ｘを形成する。これらビアホール４１，４２，４３，７０Ｘは、例えば炭酸ガスレーザやエキシマレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層４０，７０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールを形成するようにしてもよい。
次いで、図７（ａ）に示すように、ビア５１、配線パターン５２及びビア５３からなる配線層５０と、ビア５５、配線パターン５６及びビア５７からなる配線層５４とを形成する。これら配線層５０，５４は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法によって形成することができる。
また、ビア８１及び配線パターン８２からなる配線層８０と、ビア８４及び配線パターン８５からなる配線層８３とを形成する。これら配線層８０，８３は、上記配線層５０，５４と同様の方法により形成することができる。
続いて、図７（ｂ）に示すように、絶縁層４０上に、配線パターン５２，５６の一部を露出させる開口部６０Ｘを有するソルダレジスト層６０を形成する。また、絶縁層７０の下面に、配線パターン８２，８５の一部を露出させる開口部９０Ｘを有するソルダレジスト層９０を形成する。例えば配線層５０，５４及び絶縁層４０を覆うようにソルダレジスト層９０を形成後、フォトリソグラフィ法によりソルダレジスト層９０を露光・現像して配線パターン５２，５６の一部を露出させる開口部６０Ｘを形成する。
この工程により、ソルダレジスト層６０の開口部６０Ｘから配線層５０の一部がパッド５０Ｐとして露出されるとともに、上記開口部６０Ｘから配線層５４の一部がパッド５４Ｐとして露出される。また、ソルダレジスト層９０の開口部９０Ｘから配線層８０の一部がパッド８０Ｐとして露出されるとともに、上記開口部９０Ｘから配線層８３の一部がパッド８３Ｐとして露出される。そして、これらパッド５０Ｐ，５４Ｐ，８０Ｐ，８３Ｐ上に、Ｎｉからなる第１表面めっき層６１，９１と、Ａｕからなる第２表面めっき層６２，９２とが順に積層される。これらの表面めっき層は、例えば無電解めっきにより形成することができる。なお、本実施形態では、第１表面めっき層と第２表面めっき層の構成を２層構造としているが、これに限定されず、適宜変更することができる。
次いで、図８（ａ）に示すように、パッド５０Ｐ，５４Ｐ上にはんだ６３を形成する。このはんだ６３は、例えばはんだペーストの塗布やはんだボールの搭載に形成することができる。
以上の製造工程により、本実施形態の配線基板１を製造することができる。
（第１実施形態に係る半導体装置の製造方法）
次に、上述のように製造された配線基板１を用いた半導体装置２の製造方法を説明する。
まず、図８（ｂ）に示すように、端子にバンプ１０１を形成した半導体素子１００を、パッド５０Ｐ，５４Ｐ上に位置決めし、はんだ６３とバンプ１０１を溶融させ、半導体素子１００とパッド５０Ｐ，５４Ｐとを電気的に接続する（フリップチップ接合）。その後、必要に応じて、半導体素子１００と配線基板１のソルダレジスト層６０との間に、液状のアンダーフィル樹脂（図示略）を充填し、硬化する。以上の製造工程により、本実施形態の半導体装置２を製造することができる。
なお、本実施形態において、基板本体１０はシリコン基板の一例、誘電体層２３は第１誘電体層の一例、絶縁層２５は第１絶縁層の一例、絶縁層２６は第３絶縁層の一例、誘電体層３３は第２誘電体層の一例、絶縁層３５は第２絶縁層の一例、絶縁層３６は第４絶縁層の一例である。また、金属層２２Ａは第３金属層の一例、誘電体層２３Ａは第３誘電体層の一例、金属層２４Ａは第４金属層の一例、図３（ｄ）〜図５（ａ）に示す製造工程は第１工程の一例である。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）基板本体１０の貫通孔１０Ｘ内において、貫通電極１２と基板本体１０との間に、絶縁膜１１、誘電体層３３、絶縁層３５及び絶縁層３６という４種の絶縁層を形成するようにした。これにより、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも、貫通孔１０Ｘ内の絶縁信頼性を向上させることができる。
（２）貫通電極１２と貫通孔１０Ｘの内壁面を覆う絶縁膜１１との間に、キャパシタ部２１の積層構造（第１電極２２、誘電体層２３及び第２電極２４）と同様の積層構造（第１金属層３２、誘電体層３３及び第２金属層３４）を形成するようにした。これにより、キャパシタ部２１を形成し、そのキャパシタ部２１に対するアニール処理を行った後に、貫通孔１０Ｘ内に貫通電極１２を形成するという製造方法を採用することができる。
（３）キャパシタ部２１に対する高温処理（アニール処理）を行った後に貫通電極１２を形成するようにした。このため、酸素雰囲気下で行われる高温処理に貫通電極１２が晒されない。これにより、貫通電極１２内の金属（例えば、Ｃｕ）が該貫通電極１２に隣接する絶縁層３６などに熱拡散されることが抑制されるため、貫通孔１０Ｘ内の絶縁信頼性が低下することを抑制することができる。
また、上記酸素雰囲気下での高温処理に貫通電極１２が晒されると、他にも以下のような問題が発生することが考えられる。すなわち、貫通電極１２が高温処理に晒されると、貫通電極１２が体積膨張し、その後、常温に戻る際に貫通電極１２が貫通孔１０Ｘから抜けるおそれがある。また、貫通電極１２が酸素雰囲気下で行われる高温処理に晒されると、貫通電極１２表面が酸化され、貫通電極１２の導電性が低下するおそれがある。
これに対し、本実施形態の製造方法によれば、貫通電極１２が高温処理に晒されないため、このような問題の発生についても好適に抑制することができる。
（第２実施形態）
以下、第２実施形態について、図９及び図１０に従って説明する。この実施形態の配線基板３及び半導体装置４は、配線基板３の貫通孔１０Ｘの内壁面における層構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。
（第２実施形態に係る配線基板の構造）
図９に示すように、貫通孔１０Ｘの内壁面を覆う絶縁膜１１の内壁面上には、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とが順に積層されている。さらに、絶縁層３６の内壁面上には、金属層３７（第３金属層、第４金属層）が積層されている。この金属層３７は、貫通電極１２と接し、その貫通電極１２と基板本体１０との密着性を向上させる機能を有する。また、金属層３７は、貫通電極１２を形成する際のめっき給電層として機能する。このような機能を実現するための金属層３７の材料としては、例えばクロム（Ｃｒ）、チタン（Ｔｉ）、Ｎｉ、タンタル（Ｔａ）、及びそれらの化合物などを用いることができる。この金属層３７の厚さは、１００ｎｍ〜２０００ｎｍが好ましく、本実施形態では２００ｎｍである。
そして、貫通電極１２は、このような絶縁膜１１と、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６と、金属層３７とで順に覆われた貫通孔１０Ｘ内に形成されている。
（第２実施形態に係る配線基板の製造方法）
次に、上記配線基板３の製造方法について説明する。ここでは、貫通電極１２を形成する工程が上記第１実施形態と異なるため、その貫通電極１２を形成する工程を中心に説明し、その他の工程の説明を割愛する。
先の図３〜図５（ａ）で説明したように、基板本体１０の第１主面Ｒ１を覆う絶縁膜１１上に、第１電極２２と、誘電体層２３と、第２電極２４と、絶縁層２５と、絶縁層２６とを順に形成する。これと並行して、貫通孔１０Ｘの内壁面を覆う絶縁膜１１の内壁面上に、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とを順に形成する。そして、図１０（ａ）に示すように、このように形成された構造体の全面を覆うように金属層３７Ａ（第７金属層）を形成する。具体的には、絶縁膜１１、第１電極２２、誘電体層２３、第２電極２４、絶縁層２５、絶縁層２６、第１金属層３２、誘電体層３３、第２金属層３４、絶縁層３５及び絶縁層３６の全面を覆うように金属層３７Ａを形成する。これにより、絶縁層３６の内壁面も金属層３７Ａによって覆われる。この金属層３７Ａは、例えば基板本体１０の両面（第１主面Ｒ１と第２主面Ｒ２）からスパッタリングやＣＶＤ法などを施すことによって形成することができる。
続いて、図１０（ａ）に示した構造体をめっき液中に浸漬させ、金属層３７Ａを給電層とした電解めっき法により、図１０（ｂ）に示すように、少なくとも貫通孔１０Ｘ内にめっき膜１２Ｂを析出成長させる。これにより、貫通孔１０Ｘがめっき膜１２Ｂで充填される。なお、ここでは、めっき膜１２Ｂは、図１０（ａ）に示した構造体全体を覆うように形成される。
次に、基板本体１０の第１主面Ｒ１側の絶縁膜１１の上面から突出しためっき膜１２Ｂと、基板本体１０の第２主面Ｒ２側の絶縁膜１１の下面から突出しためっき膜１２Ｂとを除去することで、図１０（ｃ）に示すように、貫通電極１２が形成される。上記めっき膜１２Ｂの除去は、例えばＣＭＰやエッチングなどによって行うことができる。なお、本工程では、金属層３７Ａに対してめっき膜１２Ｂが選択的に除去されるようにエッチング液等の条件が設定されている。
続いて、図１０（ｄ）に示すように、基板本体１０の第１主面Ｒ１側及び第２主面Ｒ２側に形成された金属層３７Ａを除去する。これにより、絶縁層３６の内壁面上のみに金属層３７Ａが残り、絶縁層３６の内壁面を覆う金属層３７が形成される。上記金属層３７Ａの除去は、例えばウェットエッチングやドライエッチングなどによって行うことができる。なお、本工程では、貫通電極１２に対して金属層３７Ａが選択的に除去されるようにエッチング液等の条件が設定されている。
以上の製造工程により、絶縁膜１１と、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６と、金属層３７とで順に覆われた貫通孔１０Ｘ内に、貫通電極１２が形成される。なお、その後の製造工程は、図６（ｂ）〜図８で説明した製造工程と略同様であるため、その説明を省略する。
以上説明した実施形態によれば、第１実施形態の（１）〜（３）の効果に加えて以下の効果を奏する。
（４）貫通電極１２と接し、その貫通電極１２と基板本体１０（具体的には、基板本体１０に積層された絶縁層３６）との密着性を向上させる金属層３７を形成するようにした。これにより、絶縁膜１１と、第１金属層３２と、誘電体層３３と、第２金属層３４と、絶縁層３５と、絶縁層３６とで順に覆われた貫通孔１０Ｘから貫通電極１２が抜けることを抑制することができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるキャパシタ２０は、第１電極２２と、誘電体層２３と、第２電極２４とが積層されたキャパシタ部２１を少なくとも含む構成であれば、その構成は特に限定されない。
（第１実施形態の第１変形例）
・例えば図１１に示されるように、キャパシタ２０における絶縁層２６を省略した構成のキャパシタ２０Ａを採用してもよい。このとき、キャパシタ２０Ａを内蔵した配線基板１Ａの貫通孔１０Ｘ内は、図１との差異としては、絶縁層３６が省略されている（形成されていない）。このような構造であっても、貫通電極１２と基板本体１０との間に、絶縁膜１１の他に、誘電体層３３及び絶縁層３５の２種の絶縁層が形成されるため、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも、貫通孔１０Ｘ内の絶縁信頼性を向上させることができる。
（第１実施形態の第２変形例）
・また、例えば図１２に示されるように、キャパシタ２０における絶縁層２５を省略した構成のキャパシタ２０Ｂを採用してもよい。このとき、キャパシタ２０Ｂを内蔵した配線基板１Ｂの貫通孔１０Ｘ内は、図１との差異としては、絶縁層３５が省略されている（形成されていない）。このような構造であっても、貫通電極１２と基板本体１０との間に、絶縁膜１１の他に、誘電体層３３及び絶縁層３６の２種の絶縁層が形成されるため、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも、貫通孔１０Ｘ内の絶縁信頼性を向上させることができる。
（第１実施形態の第３変形例）
・また、例えば図１３に示されるように、キャパシタ部２１のみで構成されたキャパシタ２０Ｃを採用してもよい。このとき、キャパシタ２０Ｃを内蔵した配線基板１Ｃの貫通孔１０Ｘ内は、図１との差異としては、絶縁層３５，３６が省略されている（形成されていない）。このような構造であっても、貫通電極１２と基板本体１０との間に、絶縁膜１１の他に誘電体層３３が形成されるため、貫通電極１２と基板本体１０との間に絶縁膜１１のみが存在する場合よりも、貫通孔１０Ｘ内の絶縁信頼性を向上させることができる。
・上記第２実施形態でも同様に、貫通孔１０Ｘ内において、絶縁層３５及び絶縁層３６の少なくとも一方を省略するようにしてもよい。
（第２実施形態の第１変形例）
・例えば図１４に示す配線基板３Ａのように、キャパシタ２０における絶縁層２６を省略した構成のキャパシタ２０Ａを採用し、貫通孔１０Ｘ内において、絶縁層３６を省略し、絶縁層３５の側壁面を覆うように金属層３７を形成するようにしてもよい。
（第２実施形態の第２変形例）
・例えば図１５に示す配線基板３Ｂのように、キャパシタ２０における絶縁層２５を省略した構成のキャパシタ２０Ｂを採用し、貫通孔１０Ｘ内において、絶縁層３５を省略し、絶縁層３６の側壁面を覆うように金属層３７を形成するようにしてもよい。
（第２実施形態の第３変形例）
・例えば図１６に示す配線基板３Ｃのように、キャパシタ２０における絶縁層２５，２６及び導電層２７Ａ，２７Ｂを省略した構成のキャパシタ２０Ｃを採用し、貫通孔１０Ｘ内において、絶縁層３５，３６を省略し、第２金属層３４の側壁面を覆うように金属層３７を形成するようにしてもよい。
・上記実施形態では、第１電極２２となる金属層２２Ａと、誘電体層２３となる誘電体層２３Ａと、第２電極２４となる金属層２４Ａとを積層した後に、それら金属層２２Ａ、誘電体層２３Ａ及び金属層２４Ａをそれぞれパターニングするようにした。これに限らず、例えば基板本体１０の第１主面Ｒ１側の絶縁膜１１上に金属層２２Ａを形成し、その金属層２２Ａをパターニングして第１電極２２及び第１金属層３２を形成した後に、誘電体層２３Ａを形成するようにしてもよい。同様に、誘電体層２３Ａをパターニングして誘電体層２３及び誘電体層３３を形成した後に、第２電極２４となる金属層２４Ａを形成するようにしてもよい。なお、この場合、誘電体層２３に対するアニール処理を、金属層２４Ａを形成する前に行ってもよい。
・上記実施形態における基板本体１０上に形成される配線層とそれを覆う絶縁層の層数は特に限定されない。
１，１Ａ，１Ｂ，１Ｃ，３，３Ａ，３Ｂ，３Ｃ 配線基板
２，４ 半導体装置
１０ 基板本体（シリコン基板）
１０Ｘ 貫通孔（第１貫通孔、第２貫通孔）
１１ 絶縁膜
１２ 貫通電極（第１貫通電極、第２貫通電極）
２０，２０Ａ，２０Ｂ，２０Ｃ キャパシタ
２１ キャパシタ部
２２ 第１電極
２２Ａ 金属層（第５金属層）
２３ 誘電体層（第１誘電体層）
２３Ａ 誘電体層（第３誘電体層）
２４ 第２電極
２４Ａ 金属層（第６金属層）
２５ 絶縁層（第３絶縁層）
２６ 絶縁層（第５絶縁層）
２７Ａ 導電層（第２導電層）
２７Ｂ 導電層（第１導電層）
３２ 第１金属層
３３ 誘電体層（第２誘電体層）
３４ 第２金属層
３５ 絶縁層（第４絶縁層）
３６ 絶縁層（第６絶縁層）
３７ 金属層（第３金属層、第４金属層）
３７Ａ 金属層（第７金属層）
４０ 絶縁層（第１絶縁層）
５０ 配線層（第２配線層）
５４ 配線層（第１配線層）
７０ 絶縁層（第２絶縁層）
８０ 配線層（第４配線層）
８４ 配線層（第３配線層）
１００ 半導体素子

Claims (10)

  1. 第１主面と第２主面との間を貫通する第１貫通孔及び第２貫通孔を有し、前記第１貫通孔内に第１貫通電極が形成され、前記第２貫通孔内に第２貫通電極が形成されるシリコン基板と、
    前記第１主面と、前記第２主面と、前記第１貫通孔の内壁面と、前記第２貫通孔の内壁面とを被覆する絶縁膜と、
    前記第１主面を被覆する前記絶縁膜上に、第１電極と、第１誘電体層と、第２電極とが順に積層されて形成されたキャパシタ部を有するキャパシタと、
    前記キャパシタを被覆するように、前記第１主面を被覆する前記絶縁膜上に積層された第１絶縁層と、
    前記第２主面を被覆する前記絶縁膜の下に積層された第２絶縁層と、
    前記第１絶縁層上に積層され、前記第１電極と前記第１貫通電極とを電気的に接続する第１配線層と、
    前記第１絶縁層上に積層され、前記第２電極と前記第２貫通電極とを電気的に接続する第２配線層と、
    前記第２絶縁層の下に積層され、前記第１貫通電極の下面と接続される第３配線層と、
    前記第２絶縁層の下に積層され、前記第２貫通電極の下面と接続される第４配線層と、
    前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面の各々は、少なくとも、前記絶縁膜と、前記第１電極と同一の材料からなる第１金属層と、前記第１誘電体層と同一の材料からなる第２誘電体層と、前記第２電極と同一の材料からなる第２金属層とで順に覆われ、
    前記第１金属層と前記第２誘電体層と前記第２金属層とは、前記キャパシタと分離して形成され、
    前記第１貫通電極の上面及び前記第２貫通電極の上面は、前記第１主面を被覆する前記絶縁膜の上面と、前記第１金属層の上面と、前記第２誘電体層の上面と、前記第２金属層の上面と面一になるように形成され、
    前記第１貫通電極の下面及び前記第２貫通電極の下面は、前記第２主面を被覆する前記絶縁膜の下面と、前記第１金属層の下面と、前記第２誘電体層の下面と、前記第２金属層の下面と面一になるように形成されていることを特徴とする配線基板。
  2. 前記キャパシタは、前記第１電極の一部及び前記第２電極の一部を露出するように形成される第３絶縁層と、前記第３絶縁層から露出した前記第１電極を覆う第１導電層と、前記第３絶縁層から露出した前記第２電極を覆う第２導電層とを有し、
    前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面の各々は、少なくとも、前記絶縁膜と、前記第１金属層と、前記第２誘電体層と、前記第２金属層と、前記第３絶縁層と同一の材料からなる第４絶縁層とで順に覆われ、
    前記第４絶縁層の上面は、前記第１貫通電極の上面及び前記第２貫通電極の上面と面一になるように形成され、
    前記第４絶縁層の下面は、前記第１貫通電極の下面及び前記第２貫通電極の下面と面一になるように形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記キャパシタは、前記第３絶縁層を被覆し、前記キャパシタ部を保護する第５絶縁層を有し、
    前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面の各々は、少なくとも、前記絶縁膜と、前記第１金属層と、前記第２誘電体層と、前記第２金属層と、前記第４絶縁層と、前記第５絶縁層と同一の材料からなる第６絶縁層とで順に覆われ、
    前記第６絶縁層の上面は、前記第１貫通電極の上面及び前記第２貫通電極の上面と面一になるように形成され、
    前記第６絶縁層の下面は、前記第１貫通電極の下面及び前記第２貫通電極の下面と面一になるように形成されていることを特徴とする請求項２に記載の配線基板。
  4. 前記キャパシタは、第１電極の一部及び前記第２電極の一部を露出するように形成され、前記キャパシタ部を保護する第５絶縁層と、前記第５絶縁層から露出した前記第１電極を覆う第１導電層と、前記第５絶縁層から露出した前記第２電極を覆う第２導電層とを有し、
    前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面の各々は、少なくとも、前記絶縁膜と、前記第１金属層と、前記第２誘電体層と、前記第２金属層と、前記第５絶縁層と同一の材料からなる第６絶縁層とで順に覆われ、
    前記第６絶縁層の上面は、前記第１貫通電極の上面及び前記第２貫通電極の上面と面一になるように形成され、
    前記第６絶縁層の下面は、前記第１貫通電極の下面及び前記第２貫通電極の下面と面一になるように形成されていることを特徴とする請求項１に記載の配線基板。
  5. 前記第１貫通孔の内壁面は、少なくとも、前記第１貫通電極と接する第３金属層で覆われ、前記第２貫通孔の内壁面は、少なくとも、前記第２貫通電極と接する第４金属層で覆われ、
    前記第３金属層の上面及び前記第４金属層の上面は、前記第１貫通電極の上面及び前記第２貫通電極の上面と面一になるように形成され、
    前記第３金属層の下面及び前記第４金属層の下面は、前記第１貫通電極の下面及び前記第２貫通電極の下面と面一になるように形成されていることを特徴とする請求項１〜４のいずれか１つに記載の配線基板。
  6. 請求項１〜５のいずれか１つに記載の配線基板と、
    前記配線基板に実装される半導体素子と、
    を有することを特徴とする半導体装置。
  7. シリコン基板の第１主面と第２主面との間を貫通する第１貫通孔内及び第２貫通孔内にそれぞれ形成される第１貫通電極及び第２貫通電極と、前記第１主面側に形成されるキャパシタ部を含むキャパシタと、を備える配線基板の製造方法であって、
    前記第１主面を覆う絶縁膜上に、第１電極と、第１誘電体層と、第２電極とを順に積層して前記キャパシタ部を形成するとともに、前記第１貫通孔の内壁面を覆う絶縁膜の内壁面上及び前記第２貫通孔の内壁面を覆う絶縁膜の内壁面上の各々に、前記第１電極と同一の材料からなる第１金属層と、前記第１誘電体層と同一の材料からなる第２誘電体層と、前記第２電極と同一の材料からなる第２金属層とを順に積層する第１工程と、
    少なくとも、前記絶縁膜と、前記第１金属層と、前記第２誘電体層と、前記第２金属層とによって覆われた前記第１貫通孔内及び前記第２貫通孔内にそれぞれ前記第１貫通電極及び前記第２貫通電極を形成する第２工程と、
    前記第１主面を被覆する前記絶縁膜上に、前記キャパシタを被覆する第１絶縁層を積層するとともに、前記第２主面を被覆する前記絶縁膜の下に第２絶縁層を積層する第３工程と、
    前記第１絶縁層上に、前記第１電極と前記第１貫通電極とを電気的に接続する第１配線層、及び前記第２電極と前記第２貫通電極とを電気的に接続する第２配線層を形成するとともに、前記第２絶縁層の下に、前記第１貫通電極に接続される第３配線層、及び前記第２貫通電極に接続される第４配線層を形成する第４工程と、を有し、
    前記第１工程では、前記第１金属層と前記第２誘電体層と前記第２金属層とが、前記キャパシタと分離して形成され、
    前記第２工程では、前記第１貫通電極の上面及び前記第２貫通電極の上面が、前記第１主面を被覆する前記絶縁膜の上面と、前記第１金属層の上面と、前記第２誘電体層の上面と、前記第２金属層の上面と面一になるように形成されるとともに、前記第１貫通電極の下面及び前記第２貫通電極の下面が、前記第２主面を被覆する前記絶縁膜の下面と、前記第１金属層の下面と、前記第２誘電体層の下面と、前記第２金属層の下面と面一になるように形成されることを特徴とする配線基板の製造方法。
  8. 前記第１工程は、
    前記第１主面及び前記第１貫通孔の内壁面及び前記第２貫通孔の内壁面を覆う絶縁膜上に第５金属層を形成する工程と、
    前記第５金属層上に第３誘電体層を形成する工程と、
    前記第３誘電体層上に第６金属層を形成する工程と、
    前記第６金属層をパターニングして前記第２電極と前記第２金属層とを形成し、前記第３誘電体層をパターニングして前記第１誘電体層と前記第２誘電体層とを形成し、前記第５金属層をパターニングして前記第１電極と前記第１金属層とを形成する工程と、
    を有することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記第１工程は、
    前記キャパシタ部上に、前記第１電極の一部及び前記第２電極の一部を露出するように第３絶縁層を形成するとともに、前記第２金属層の内壁面上に、前記第３絶縁層と同一の材料からなる第４絶縁層を積層する工程と、
    前記第３絶縁層上に、前記第３絶縁層を被覆する第５絶縁層を形成するとともに、前記第４絶縁層の内壁面上に、前記第５絶縁層と同一の材料からなる第６絶縁層を積層する工程と、を更に有し、
    前記第２工程の後であって前記第３工程の前に、前記第３絶縁層から露出した前記第１電極を覆うように第１導電層を形成するとともに、前記第３絶縁層から露出した前記第２電極を覆うように第２導電層を形成する第５工程を更に有することを特徴とする請求項７又は８に記載の配線基板の製造方法。
  10. 前記第２工程は、
    前記第１工程で形成された構造体の全面を覆うように第７金属層を形成する工程と、
    前記第７金属層を給電層とする電解めっき法により、前記第１貫通孔内及び前記第２貫通孔内にそれぞれ前記第１貫通電極及び前記第２貫通電極を形成する工程と、を有することを特徴とする請求項７〜９のいずれか１つに記載の配線基板の製造方法。
JP2011092201A 2011-04-18 2011-04-18 配線基板、半導体装置及び配線基板の製造方法 Expired - Fee Related JP5275400B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011092201A JP5275400B2 (ja) 2011-04-18 2011-04-18 配線基板、半導体装置及び配線基板の製造方法
US13/448,992 US8669643B2 (en) 2011-04-18 2012-04-17 Wiring board, semiconductor device, and method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011092201A JP5275400B2 (ja) 2011-04-18 2011-04-18 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012227266A JP2012227266A (ja) 2012-11-15
JP5275400B2 true JP5275400B2 (ja) 2013-08-28

Family

ID=47005828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011092201A Expired - Fee Related JP5275400B2 (ja) 2011-04-18 2011-04-18 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US8669643B2 (ja)
JP (1) JP5275400B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
JP6216522B2 (ja) * 2013-03-14 2017-10-18 大日本印刷株式会社 インターポーザー基板の製造方法。
US8890223B1 (en) 2013-08-06 2014-11-18 Texas Instruments Incorporated High voltage hybrid polymeric-ceramic dielectric capacitor
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
KR102104061B1 (ko) * 2013-11-15 2020-04-23 삼성전자 주식회사 금속 패턴 및 압전 패턴을 포함하는 반도체 소자
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US11694968B2 (en) * 2020-11-13 2023-07-04 Samsung Electronics Co., Ltd Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
JP3967108B2 (ja) 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
KR101052870B1 (ko) * 2008-04-21 2011-07-29 주식회사 하이닉스반도체 관통 전극, 이를 갖는 회로 기판, 이를 갖는 반도체 패키지및 반도체 패키지를 갖는 적층 반도체 패키지
US20100006912A1 (en) * 2008-07-14 2010-01-14 Honeywell International Inc. Planar Metal-Insulator-Metal Circuit Element and Method for Planar Integration of Same
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
JP5532688B2 (ja) * 2009-06-04 2014-06-25 富士通株式会社 インターポーザ、半導体装置及び電子装置
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置

Also Published As

Publication number Publication date
US8669643B2 (en) 2014-03-11
US20120261801A1 (en) 2012-10-18
JP2012227266A (ja) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5275401B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5275400B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4695192B2 (ja) インターポーザ
US8389414B2 (en) Method of manufacturing a wiring board
JP5808586B2 (ja) インターポーザの製造方法
JP4783692B2 (ja) キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5378380B2 (ja) 半導体装置及びその製造方法
US7078269B2 (en) Substrate fabrication method and substrate
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
US6624501B2 (en) Capacitor and semiconductor device
JP4920335B2 (ja) キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP5237607B2 (ja) 基板の製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP4584700B2 (ja) 配線基板の製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP2010027948A (ja) キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP2005203680A (ja) インターポーザキャパシタの製造方法
JP2007194472A (ja) 薄膜キャパシタの製造方法
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP5014530B2 (ja) キャパシタ部品
JP6704129B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP2011238742A (ja) 配線基板の製造方法及び配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees