JP5808586B2 - インターポーザの製造方法 - Google Patents

インターポーザの製造方法 Download PDF

Info

Publication number
JP5808586B2
JP5808586B2 JP2011136861A JP2011136861A JP5808586B2 JP 5808586 B2 JP5808586 B2 JP 5808586B2 JP 2011136861 A JP2011136861 A JP 2011136861A JP 2011136861 A JP2011136861 A JP 2011136861A JP 5808586 B2 JP5808586 B2 JP 5808586B2
Authority
JP
Japan
Prior art keywords
layer
substrate
resin layer
interposer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011136861A
Other languages
English (en)
Other versions
JP2013004881A (ja
JP2013004881A5 (ja
Inventor
坂口　秀明
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011136861A priority Critical patent/JP5808586B2/ja
Priority to US13/528,100 priority patent/US8536714B2/en
Publication of JP2013004881A publication Critical patent/JP2013004881A/ja
Publication of JP2013004881A5 publication Critical patent/JP2013004881A5/ja
Application granted granted Critical
Publication of JP5808586B2 publication Critical patent/JP5808586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、応力緩和機構を備えたインターポーザの製造方法に関する。
従来、電子機器の小型化、薄型化、高性能化に伴って、半導体チップを実装基板にフリップチップ接続する実装構造が広く採用されている。そのような実装構造では、半導体チップのはんだバンプが実装基板の接続電極にフリップチップ接続された後に、半導体チップの下側の隙間にアンダーフィル樹脂が充填される。また、半導体チップがインターポーザにフリップチップ接続され、インターポーザが実装基板に接続される場合もある。
特開２００５−６４４６７号公報
後述する予備的事項の欄で説明するように、半導体チップ（シリコン）とそれがフリップチップ接続される実装基板（ガラスエポキシ樹脂）とでは、熱膨張係数がかなり異なっている。このため、半導体チップを実装する際の加熱処理で、熱応力の発生によって接合部に残留応力が集中して発生しやすい。
これにより、半導体チップと実装基板との接合部や半導体チップの素子が破壊することがあり、電気接続の十分な信頼性が得られない。シリコンインターポーザを介して半導体チップを実装基板に接続する場合も同様な問題が発生する。
半導体チップを実装基板に信頼性よく接続するための応力緩和機構を備えたインターポーザの製造方法を提供することを目的とする。
以下開示の一観点によれば、厚み方向に貫通する開口部を備えた基板樹脂層と、前記基板樹脂層の一方の面の前記開口部を含む領域に形成された配線層と、前記基板樹脂層の一方の面に形成され、前記配線層を覆う層間絶縁層とを含む下側配線基板と、前記下側配線基板の上方に空間を介して配置された上側配線基板と、前記上側配線基板を貫通して前記基板樹脂層の開口部まで形成されて前記配線層に接続され、前記上側配線基板と前記下側配線基板とを連結する貫通電極とを有し、前記貫通電極の側面は、前記基板樹脂層の開口部の内壁面と直接接触し、かつ、前記下側配線基板と前記上側配線基板との間に形成された前記空間に露出していることをインターポーザが提供される。
また、その開示の他の観点によれば、請求項１乃至４のいずれかのインターポーザと、前記上側配線基板部の上面側の配線層にフリップチップ接続された半導体チップと、前記下側配線基板部の下面側の接続端子に接続された実装基板とを有する半導体装置が提供される。
さらに、その開示の他の観点によれば、上側基板にスルーホールを形成する工程と、前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記スルーホールと前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通スルーホールを得る工程と、前記連通スルーホールに貫通電極を形成する工程と、前記樹脂層に配線層と絶縁層を積層することにより下側配線基板部を形成する工程と、前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有するインターポーザの製造方法が提供される。
以下の開示によれば、インターポーザは、下側配線基板部の上に離間した状態で（空洞部を介して）上側配線基板部が配置されており、上側配線基板部と下側配線基板部とは貫通電極で連結されている。
半導体チップは熱膨張係数が同一に設定できる上側配線基板部（シリコン又はガラス）にフリップチップ接続されるため、熱応力の発生が抑制される。
また、下側配線基板部（樹脂又はセラミックス）の熱膨張係数は、実装基板（樹脂）の熱膨張係数に近似させることができる。従って、インターポーザを実装基板に実装する際に、熱応力の発生が抑制され、接合部の電気接続の信頼性を向上させることができる。
さらには、インターポーザに熱応力が発生したり機械的応力がかかるとしても、貫通電極の連結部が撓むことで応力を分散することができる。
図１（ａ）〜（ｃ）は予備的事項を説明するための断面図（その１）である。 図２は予備的事項を説明するための断面図（その２）である。 図３（ａ）〜（ｅ）は実施形態のインターポーザの製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は実施形態のインターポーザの製造方法を示す断面図（その２）である。 図５（ａ）〜（ｅ）は実施形態のインターポーザの製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は実施形態のインターポーザの製造方法を示す断面図（その４）である。 図７（ａ）〜（ｃ）は実施形態のインターポーザの製造方法を示す断面図（その５）である。 図８は実施形態のインターポーザを示す断面図である。 図９は図８のインターポーザに半導体チップがフリップチップ接続された様子を示す断面図である。 図１０は半導体チップが図８のインターポーザを介して実装基板に接続された半導体装置を示す断面図である。 図１１は図１０の半導体装置の半導体チップの下側及びインターポーザの下側にアンダーフィル樹脂を充填した様子を示す断面図である。 図１２は図１０の半導体装置の半導体チップの下側とインターポーザの空洞部及び下側にアンダーフィル樹脂を充填した様子を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。図１及び図２は予備的事項を説明するための断面図である。
図１（ａ）に示すように、まず、半導体チップ１００と実装基板２００（パッケージ基板）とを用意する。半導体チップ１００はその下面側にはんだバンプ１２０を備えている。
実装基板２００はガラスエポキシ樹脂から形成され、上面側に接続電極２２０とそれを露出させるようにして設けられたソルダレジスト２４０とを備えている。
そして、図１（ｂ）に示すように、実装基板２００の接続電極２２０の上にはんだを塗布し、半導体チップ１００のはんだバンプ１２０を実装基板２００の接続電極２２０の上に配置する。さらに、加熱処理によってはんだを溶融させてリフローはんだ付けを行うことにより、半導体チップ１００を実装基板２００にフリップチップ接続する。
錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系などの鉛（Ｐｂ）フリーのはんだでは、２２０〜２５０℃程度の比較的高い温度で加熱処理する必要がある。
ここで、半導体チップ１００（シリコン）の熱膨張係数は３〜４ｐｐｍ／℃であり、実装基板２００（ガラスエポキシ樹脂）の熱膨張係数は１８ｐｐｍ／℃であり、両者において熱膨張係数がかなり異なっている。
このため、図１（ｂ）に示すように、リフローはんだ付けの加熱処理の際に、熱膨張係数の大きな実装基板２００が熱膨張して伸びることになる。次いで、室温まで降下させた後に、半導体チップ１００の下側の隙間にアンダーフィル樹脂３００を充填する。室温まで降下させると、熱膨張して伸びた実装基板２００が元の状態に戻る。
このとき、半導体チップ１００と実装基板２００との接合部には残留応力が集中して発生した状態となっている。このため、残留応力によって半導体チップ１００と実装基板２００との接合部が破壊することがある。
つまり、半導体チップ１００側の接続部、実装基板２００側の接続部、又は、はんだバンプ１２０に破壊が生じ、導通不良が発生することがある。あるいは、残留応力によって半導体チップ１００の内部の素子が破壊されることがある。
このように、半導体チップ１００と実装基板２００と間の熱膨張係数のミスマッチによって、半導体チップ１００を実装基板２００に信頼性よくフリップチップ接続することが困難になる。なお、特に、半導体チップ１００の面積が大きい場合（１５〜２０ｍｍ□）やはんだバンプ１２０の高さが低くなるにつれて接合部の破壊が顕著になる傾向がある。
図２には、半導体チップ１００がシリコンインターポーザ４００を介して実装基板２００にフリップチップ接続される様子が示されている。シリコンインターポーザ４００は上下側を導通可能にする貫通電極４２０を備えている。半導体チップ１００のはんだバンプ１２０がシリコンインターポーザ４００の上面側の電極にフリップチップ接続される。
そして、半導体チップ１００が実装されたシリコンインターポーザ４００のはんだバンプ４４０が実装基板２００の接続電極２２０にリフローはんだ付けによって接続される。
このような、実装構造においても、シリコンインターポーザ４００と実装基板２００との間で熱膨張係数のミスマッチが生じているため、残留応力によってシリコンインターポーザ４００と実装基板２００との接合部に破壊が生じやすい。
以下に説明する実施形態のインターポーザを使用することにより、上記した不具合を解消することができる。
（実施の形態）
図３〜図７は実施形態のインターポーザの製造方法を示す断面図、図８は実施形態のインターポーザを示す断面図である。
実施形態のインターポーザの製造方法では、図３（ａ）に示すように、まず、シリコンウェハ１０（上側基板）を用意する。シリコンウェハ１０の厚みは５０〜２００μｍであり、厚みが７００〜８００μｍのシリコンウェハがＢＧ（バックグラインダ）によって研削されて薄型化されて得られる。
次いで、図３（ｂ）に示すように、開口部が設けられたレジスト（不図示）をシリコンウェハ１０の上にフォトリソグラフィによって形成し、レジストの開口部を通してＲＩＥなどのドライエッチングによってシリコンウェハ１０を貫通加工する。
その後に、レジストが除去される。これにより、シリコンウェハ１０に上面から下面まで貫通する第１スルーホールＴＨ１が形成される。第１スルーホールＴＨ１の径は例えば５０〜１００μｍ程度に設定される。
シリコンウェハ１０にはインターポーザを得るための多数のインターポーザ領域が画定されており、各インターポーザ領域に複数の第１スルーホールＴＨ１がそれぞれ配置される。図３（ｂ）にはシリコンウェハ１０の一つのインターポーザ領域が模式的に示されている。
次いで、図３（ｃ）に示すように、シリコンウェハ１０を熱酸化することにより、シリコンウェハ１０の両面及び第１スルーホールＴＨ１の内面に厚みが１μｍ程度のシリコン酸化層からなる絶縁層１２を形成する。あるいは、ＣＶＤ法によってシリコンウェハ１０の両面及び第１スルーホールＴＨ１の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層１２としてもよい。
本実施形態では上側基板としてシリコンウェハ１０を例示するが、シリコンウェハ１０の代わりにガラス基板を使用してもよい。ガラス基板を使用する場合は、絶縁層１２を形成する必要はない。
続いて、図３（ｄ）に示すように、シリコンウェハ１０の一方の面（下面）に、第１スルーホールＴＨ１に対応する位置に開口部２０ａが設けられた犠牲樹脂層２０を形成する。これにより、シリコンウェハ１０の第１スルーホールＴＨ１に犠牲樹脂層２０の開口部２０ａが連通した状態となる。
犠牲樹脂層２０は後に他の層に対してウェット処理によって選択的に除去され、犠牲樹脂層２０が形成された部分が空洞部（ギャップ）となる。そのような除去可能な犠牲樹脂層２０としては、好適にはレジストが使用されるが、専用の剥離液で除去できるアクリル系樹脂やポリイミド系樹脂などを使用することができる。
犠牲樹脂層２０の形成方法としては、感光性の樹脂フィルム（レジストなど）を貼付した後に、フォトリソグラフィによって開口部２０ａを形成する。又は、液状樹脂（レジストなど）を塗布した後に、フォトリソグラフィによって開口部２０ａを形成してもよい。あるいは、樹脂フィルム（レジストなど）などをレーザで加工して開口部２０ａを形成してもよい。
さらに、図３（ｅ）に示すように、犠牲樹脂層２０の外面（下面）に、シリコンウェハ１０の第１スルーホールＴＨ１に対応する位置に開口部３０ａが設けられた基板樹脂層３０（下側基板）を形成する。これにより、シリコンウェハ１０の第１スルーホールＴＨ１の下に、犠牲樹脂層２０の開口部２０ａ及び基板樹脂層３０の開口部３０ａによって第２スルーホールＴＨ２が形成される。そして、第１スルーホールＴＨ１及び第２スルーホールＴＨ２が連通して連通スルーホールＣＨが形成される。
基板樹脂層３０としては、一般的なビルドアップ配線の層間絶縁層に使用されるポリイミド樹脂又はエポキシ樹脂などが使用され、上記した犠牲樹脂層２０をウェット処理で除去する際に耐性を有して除去されない樹脂が使用される。
基板樹脂層３０の形成方法としては、感光性の樹脂フィルムを貼付した後に、フォトリソグラフィによって開口部３０ａを形成する。又は、液状樹脂を塗布した後に、フォトリソグラフィによって開口部３０ａを形成してもよい。あるいは、樹脂フィルムなどをレーザで加工して開口部３０ａを形成してもよい。
本実施形態では、犠牲樹脂層２０の下に形成される下側基板として基板樹脂層３０を例示するが、アルミナなどのセラミックス基板を下側基板として犠牲樹脂層２０の下に接着してもよい。この場合、シリコンウェハ１０の第１スルーホールＴＨ１に対応する位置に開口部が設けられたセラミックス基板が用意され、犠牲樹脂層２０の下面に接着剤で接着される。あるいは、接着性を有する犠牲樹脂層２０を使用し、加熱処理を行ってセラミックス基板を犠牲樹脂層２０に直接接着してもよい。
次いで、図４（ａ）に示すように、図３（ｅ）の構造体の下に、銅板又は銅箔などのめっき給電部材３１を配置する。そして、めっき給電部材３１をめっき給電経路に利用する電解めっきにより、連通スルーホールＣＨの下側から上側に銅などからなる金属めっき層を形成する。これにより、連通スルーホールＣＨに貫通電極ＴＥが充填される。その後に、めっき給電部材３１が除去される。
なお、シリコンウェハ１０の上面側にめっき給電部材３１を配置し、同様な電解めっきによって連通スルーホールＣＨに貫通電極ＴＥを形成することも可能である。あるいは、無電解めっきにより連通スルーホールＣＨに銅めっき層を選択的に充填して貫通電極ＴＥを得てもよい。
次いで、図４（ｂ）に示すように、シリコンウェハ１０の上面側に貫通電極ＴＥの上端に接続される上側配線層４０を形成する。上側配線層４０は例えばセミアディティブ法によって形成される。詳しく説明すると、シリコンウェハ１０の上面側に、スパッタ法や無電解めっきにより例えばチタン（Ｔｉ）層／銅（Ｃｕ）層を形成してシード層（不図示）を得る。
さらに、上側配線層４０が配置される部分に開口部が設けられためっきレジスト（不図示）をシード層の上に形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などからなる金属めっき層（不図示）を形成する。
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより、シード層及び金属めっき層から形成される上側配線層４０が得られる。
さらに、図４（ｃ）に示すように、上側配線層４０の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層４２を得る。
以上により、実施形態のインターポーザを得るための中間構造体５が得られる。図３及び図４に示した第１の方法によって中間構造体５を得る方法を説明したが、以下の図５及び図６に示す第２の方法によって図４（ｃ）と同一の中間構造体５を得てもよい。
詳しく説明すると、図５（ａ）に示すように、前述した図３（ａ）〜（ｃ）と同様に、シリコンウェハ１０にスルーホールＴＨを形成した後に、シリコンウェハ１０の全面に絶縁層１２を形成する。
次いで、図５（ｂ）に示すように、シリコンウェハ１０の下面に、銅板又は銅箔などのめっき給電部材３１を配置し、めっき給電部材３１をめっき給電経路に利用する電解めっきによりシリコンウェハ１０のスルーホールＴＨに第１貫通電極部ＴＥ１を形成する。その後に、めっき給電部材３１が除去される。
続いて、図５（ｃ）に示すように、前述した図４（ｂ）の方法と同様な方法により、シリコンウェハ１０の上面に、第１貫通電極部ＴＥ１の上端に接続される上側配線層４０を形成する。さらに、上側配線層４０の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層４２を得る。
次いで、図５（ｄ）に示すように、前述した図３（ｄ）と同様に、シリコンウェハ１０の一方の面（下面）に、シリコンウェハ１０のスルーホールＴＨ（第１貫通電極部ＴＥ１）に対応する位置に開口部２０ａが設けられた犠牲樹脂層２０を形成する。
さらに、図５（ｅ）に示すように、前述した図３（ｅ）と同様に、犠牲樹脂層２０の外面（下面）に、シリコンウェハ１０のスルーホールＴＨ（第１貫通電極部ＴＥ１）に対応する位置に開口部３０ａが設けられた基板樹脂層３０を形成する。
これにより、犠牲樹脂層２０の開口部２０ａ及び基板樹脂層３０の開口部３０ａが連通して、第１貫通電極部ＴＥ１の下に連通ホールＣＨｘが形成される。
次いで、図６（ａ）に示すように、図５（ｅ）の上側配線層４０が形成された面に、スパッタ法により例えばチタン（Ｔｉ）層／銅（Ｃｕ）層を順に形成してめっき給電層４１を得る。めっき給電層４１は上側配線層４０を介して各第１貫通電極部ＴＥ１に電気的に接続される。
図６（ａ）の中央部の第１貫通電極部ＴＥ１にはめっき給電層４１が接続されていないように描かれているが、実際には全ての第１貫通電極部ＴＥ１が不図示の部分で上側配線層を介してめっき給電層４１に接続されている。
そして、図６（ｂ）に示すように、めっき給電層４１、上側配線層４０及び第１貫通電極部ＴＥ１をめっき給電経路に利用する電解めっきにより、第１貫通電極部ＴＥ１の上（図６（ｂ）では下）に配置された連通ホールＣＨｘ内に銅などの金属めっき層を充填して第２貫通電極部ＴＥ２を得る。
これにより、第１貫通電極部ＴＥ１と第２貫通電極部ＴＥ２とが繋がって、シリコンウェハ１０、犠牲樹脂層２０及び基板樹脂層３０を貫通する貫通電極ＴＥが得られる。その後に、図６（ｃ）に示すように、めっき給電層４１が除去される。
なお、第２貫通電極部ＴＥ２を他の方法で形成することも可能である。まず、図５（ｅ）の基板樹脂層３０の下面及び連通ホールＣＨｘの内面にスパッタ法によりチタン層／銅層を順に形成してシード層とする。
次いで、シード層をめっき給電経路に利用する電解めっきにより、銅などの金属めっき層を基板樹脂層３０の下面側に形成して連通ホールＣＨｘ内を金属めっき層で埋め込む。
その後に、ＣＭＰなどにより基板樹脂層３０が露出するまで金属めっき層を研磨することにより、連通ホールＣＨｘ内に第２貫通電極部ＴＥ２が充填されて貫通電極ＴＥが得られる。この方法を使用する場合は、上側配線層４０を形成する工程は貫通電極ＴＥを形成した後に行ってもよい。
このようにして、図６（ｃ）に示すように、第２の方法を使用して前述した図４（ｃ）と同一構造の中間構造体５を得ることができる。
以下の工程は、図４（ｃ）の中間構造体５を用いて説明する。図７（ａ）に示すように、図４（ｃ）の中間構造体５の下面側に、貫通電極ＴＥの下部に接続される第１下側配線層５０を形成する。第１下側配線層５０は、前述した図４（ｂ）の上側配線層４０と同様に、例えばセミアディティブ法によって形成される。
続いて、図７（ｂ）に示すように、基板樹脂層３０の下に第１下側配線層５０を被覆する層間絶縁層３２を形成した後に、層間絶縁層３２をレーザで加工することにより、第１下側配線層５０に到達するビアホールＶＨを形成する。層間絶縁層３２は、エポキシ樹脂やポリイミド樹脂などの樹脂シートが貼付されて形成される。
あるいは、層間絶縁層３２として、感光性樹脂を使用し、フォトリソグラフィによってビアホールＶＨを形成してもよい。また、樹脂シートを貼付する他に、液状樹脂を塗布してもよい。
さらに、同じく図７（ｂ）に示すように、ビアホールＶＨを介して第１下側配線層５０に接続される第２下側配線層５２を層間絶縁層３２の上に形成する。第２下側配線層５２においても、例えば前述したセミアディティブ法によって形成される。
その後に、第２下側配線層５２の接続部が露出するようにソルダレジストをパターニングするなどして保護絶縁層３４を得る。さらに、必要に応じて、両面側の上側配線層４０及び第２下側配線層５２の各接続部にニッケル／金めっきを施すなどしてコンタクト層を形成する。
このようにして、第１、第２下側配線層５０，５２によって、半導体チップに対応する上側配線層４０の狭ピッチが実装基板の接続電極の広ピッチに対応するようにピッチ変換される。
以上により、基板樹脂層３０に、貫通電極ＴＥに接続される配線層（第１、第２下側配線層５０，５２）及び絶縁層（層間絶縁層３２，保護絶縁層３４）を積層することにより、後述する樹脂配線基板部６（下側配線基板部）が形成される。
次いで、図７（ｃ）に示すように、図７（ｂ）の構造体を犠牲樹脂層２０の剥離液（エッチング液）に浸漬させることにより、犠牲樹脂層２０を他の層に対して選択的に除去する。犠牲樹脂層２０としてレジストを使用する場合は、レジストストリッパ（レジスト剥離液）によって容易に除去することができる。
これにより、シリコンウェハ１０と基板樹脂層３０の間の犠牲樹脂層２０が除去されて空洞部Ｃ（ギャップ）が形成される。このようにして、シリコンウェハ１０と基板樹脂層３０との間を離間させる。
そして、空洞部Ｃ内を上下に突き抜けるように貫通電極ＴＥの連結部Ｔｘが空洞部Ｃ内に露出した状態となる。
なお、犠牲樹脂層２０の除去はシリコンウェハ１０の端部から内部に順に行われるので、特に大きなサイズのシリコンウェハ１０を使用する場合は、犠牲樹脂層２０の除去に時間がかかる場合が想定される。
そのような場合は、特に図示しないが、基板樹脂層３０、層間絶縁層３２及び保護絶縁層３４に犠牲樹脂層２０に到達する除去用ホールを形成すればよい。これより、除去用ホールからもレジストストリッパが犠牲樹脂層２０に供給されるため、短時間で犠牲層２０を除去することができる。あるいは、シリコンウェハ１０に同様に犠牲樹脂層２０に到達する除去用ホールを形成してもよい。
さらに、同じく図７（ｃ）に示すように、第２下側配線層５２の接続部にはんだホールを搭載するなどして外部接続端子５４を形成する。その後に、半導体チップを実装する前又は後の所定のタイミングで、個々のインターポーザ領域が得られるように図７（ｃ）の構造体を上面から下面まで切断する。
以上により、図８に示すように、実施形態のインターポーザ１が得られる。図８には、半導体チップを実装する前に図７（ｃ）の構造体を切断した例が示されている。
図８に示すように、実施形態のインターポーザ１は、樹脂配線基板部６（下側配線基板部）とその上方に配置されたシリコン配線基板部７（上側配線基板部）とを備えている。樹脂配線基板部６とシリコン配線基板部７との間に空洞部Ｃが設けられており、それらの間が離間している。
シリコン配線基板部７には厚み方向に貫通する貫通電極ＴＥが設けられており、貫通電極ＴＥはさらに空洞部Ｃを突き抜けて樹脂配線基板部６の中まで延在して設けられている。樹脂配線基板部６とシリコン配線基板部７との間の空洞部Ｃに貫通電極ＴＥの連結部Ｔｘが配置されている。貫通電極ＴＥの側面は樹脂配線基板部６（下側配線基板部）とシリコン配線基板部７（上側配線基板部）との間に形成された空間に露出している。
このようにして、樹脂配線基板部６とシリコン配線基板部７とが貫通電極ＴＥによって連結されている。
さらに、シリコン配線基板部７では、シリコン基板１０ｘに連通スルーホールＣＨが形成されており、シリコン基板１０ｘの両面及び連通スルーホールＣＨの内面に絶縁層１２が形成されている。そして、連通スルーホールＣＨ内には貫通電極ＴＥが充填されている。
シリコン基板１０ｘの上面には、貫通電極ＴＥの上端に接続される上側配線層４０が形成されている。さらに、シリコン基板１０ｘの上面には、上側配線層４０の接続部を露出させるようにして保護絶縁層４２が形成されている。
また、樹脂配線基板部６では、基板樹脂層３０の下面に第１下側配線層５０が形成されている。シリコン基板１０ｘ及び空洞部Ｃを貫通する貫通電極ＴＥは基板樹脂層３０をさらに貫通して設けられており、貫通電極ＴＥの下端が第１下側配線層５０に接続されている。
基板樹脂層３０下面には第１下側配線層５０を被覆する層間絶縁層３２が形成されている。層間絶縁層３２には第１下側配線層５０に到達するビアホールＶＨが形成されている。さらに、層間絶縁層３２の下面にはビアホールＶＨを介して第１下側配線層５０に接続される第２下側配線層５２が形成されている。
層間絶縁層３２の下面には、第２下側配線層５２の接続部を露出させるようにして保護絶縁層３４が形成されている。そして、第２下側配線層５２の接続部に外部接続端子５４が設けられている。
このように、本実施形態のインターポーザ１では、樹脂配線基板部６とシリコン配線基板部７との間に設けられた空洞部Ｃを突き抜けるように立設する貫通電極ＴＥによって樹脂配線基板部６とシリコン配線基板部７とが連結されている。
シリコン配線基板部７の上側配線層４０（パッド）は貫通電極ＴＥを介して樹脂配線基板部６の第１下側配線層５０及び第２下側配線層５２（パッド）に電気的に接続されている。
第１、第２下側配線層５０，５２によって、半導体チップに対応する上側配線層４０の狭ピッチが実装基板の接続電極の広ピッチに対応するようにピッチ変換される。例えば、上側配線層４０のピッチは１５０μｍであり、第２下側配線層５２のピッチは３００〜５００μｍに設定される。
本実施形態のインターポーザ１では、半導体チップ（シリコン）が実装される上側配線基板部をシリコン配線基板部７から形成し、実装基板（ガラスエポキシ樹脂）に実装される下側配線基板部を樹脂配線基板部６から形成している。
このようにすることにより、まず、半導体チップ（シリコン）はそれと熱膨張係数が同一のシリコン配線基板部７にフリップチップ実装されるため、半導体チップを実装する際の熱応力の発生が抑制され、接合部での残留応力の発生を低減することができる。
上側配線基板部としてシリコン配線基板部７を例示したが、前述したように半導体チップ（シリコン）と同等な熱膨張係数に設定できるガラス基板（熱膨張係数：３〜１０ｐｐｍ／℃）を上側配線基板部の基板として使用してもよく、この場合も同様な効果が得られる。
さらに、シリコン配線基板部７の下に空洞部Ｃを介して樹脂配線基板部６が配置されており、樹脂配線基板部６は貫通電極ＴＥでシリコン配線基板部７に連結されている。樹脂配線基板部６はコア基板（リジッド基板）を有していないため、フレキシブル基板として機能する。このため、半導体チップを実装する際などに熱応力が発生するとしても、フレキシブル性を有する樹脂配線基板部６で応力を分散することができる。
しかも、樹脂配線基板部６の熱膨張係数は１８〜３０ｐｐｍ／℃に設定することができ、接続される実装基板（ガラスエポキシ樹脂）の熱膨張係数（１８ｐｐｍ／℃）に近似させることができる。従って、インターポーザ１を実装基板に実装する際に、熱応力の発生が抑制され、接合部での残留応力の発生を低減することができる。
下側配線基板部として樹脂配線基板部６を例示したが、前述したように基板樹脂層３０の代わりにアルミナなどのセラミックス基板を使用してセラミックス配線基板部としてもよい。セラミックス基板の熱膨張係数は８〜１０ｐｐｍ／℃であり、実装基板（ガラスエポキシ樹脂）の熱膨張係数（１８ｐｐｍ／℃）とシリコン配線基板部７の熱膨張係数（３〜４ｐｐｍ／℃）の間の中間値に設定される。
これにより、シリコン配線基板部７と実装基板との間にそれらの中間の熱膨張係数を有するセラミックス配線基板部が配置されるため、熱応力の発生が抑制され、接合部での残留応力の発生を低減させることができる。
さらには、樹脂配線基板部６とシリコン配線基板部７とは空洞部Ｃを介して積層されて相互に接触しておらず、貫通電極ＴＥの連結部Ｔｘが空洞部Ｃに露出している。貫通電極ＴＥは、銅などの金属めっき層から一体的に形成されて継ぎ目がないため、ある程度の強度を有する支柱として機能する。
このため、インターポーザ１に熱応力が発生するとしても、貫通電極ＴＥの連結部Ｔｘが撓むことで応力を分散することができる。また、外部から機械的応力がかかる場合も応力に強い構造となる。
次に、実施形態のインターポーザ１を使用して半導体装置を製造する方法について説明する。
図９に示すように、まず、下面側にはんだバンプ６２を備えた半導体チップ６０（ＬＳＩチップ）を用意する。半導体チップ６０はトランジスタなどの各種素子が形成されたシリコンウェハが切断されて得られる。
そして、図８のインターポーザ１の上側配線層４０の上にはんだを塗布し、半導体チップ６０のはんだバンプ６２をインターポーザ１の上側配線層４０の上に配置する、さらに、加熱処理によってリフローはんだ付けを行う。このようにして、半導体チップ６０がインターポーザ１にフリップチップ接続される。
このとき、前述したように、半導体チップ６０（シリコン）とインターポーザ１のシリコン配線基板部７とは熱膨張係数が同一であるため、熱応力の発生が抑制されて、接合部での残留応力の発生を低減することができる。また、前述したように、上側配線基板部としてシリコン配線基板部７の代わりにガラス配線基板部を使用する場合も同様な効果を奏する。
次いで、図１０に示すように、実装基板７０を用意する。実装基板７０はガラスエポキシ樹脂などの樹脂を含む有機基板からなり、半導体パッケージの配線基板として機能する。実装基板７０の上面側には接続電極７２が設けられており、接続電極７２が露出するように保護絶縁層７４が一面に形成されている。
実装基板７０の下面側にも接続電極７２ａが設けられており、接続電極７２ａが露出するように保護絶縁層７４ａが一面に形成されている。実装基板７０の上下面の接続電極７２，７２ａは内部配線によって相互接続されている。
さらに、実装基板７０の下面側の接続電極７２ａに外部接続端子７６が設けられている。
そして、半導体チップ６０が実装されたインターポーザ１（図９）の下面の外部接続端子５４（はんだ）を実装基板７０の接続電極７２の上に配置し、加熱処理することによりリフローはんだ付けを行う。これにより、半導体チップ６０がインターポーザ１を介して実装基板７０に電気的に接続される。
以上により、実施形態の半導体装置２が得られる。
このとき、インターポーザ１の樹脂配線基板部６は、実装基板７０と熱膨張係数と近似しているため、熱応力の発生が抑制されて、接合部での残留応力の発生を低減することができる。また、前述したように、下側配線基板部として樹脂配線基板部６の代わりにセラミックス配線基板部を使用する場合においても、同様な効果を奏する。
また、樹脂配線基板部６は空洞部Ｃを介して貫通電極ＴＥによってシリコン配線基板部７に連結されており、フレキシブル基板として機能する。このため、インターポーザ１に熱応力が発生するとしても、フレキシブル性を有する樹脂配線基板部６で応力を分散することができる。
錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系などの鉛（Ｐｂ）フリーのはんだを使用する場合は、２２０〜２５０℃程度の比較的高い温度で加熱処理する必要がある。そのような場合であっても、本実施形態のインターポーザ１を使用することにより、接合部の信頼性が高い半導体装置２を歩留りよく製造することができる。
また、半導体チップ６０の面積が大きくなる場合や、狭ピッチ化によってはんだバンプの高さが低くなる場合であっても、接合部の信頼性を確保することができる。
さらには、樹脂配線基板部６とシリコン配線基板部７との間の空洞部Ｃに貫通電極ＴＥの連結部Ｔｘが露出する構造となっている。このため、インターポーザ１に熱応力が発生したり機械的応力がかかるとしても、貫通電極ＴＥの連結部Ｔｘが撓むことで応力を分散することができる。
このように、本実施形態の応力緩和機構付きのインターポーザ１を介して半導体チップ６０を実装基板７０に接続することにより、半導体チップ６０及びインターポーザ１の各接合部に残留応力が集中することを回避できる。
これにより、半導体チップ６０及びインターポーザ１の各接合部が破壊したり、半導体チップ６０の素子が破壊するなどの不具合が解消され、半導体装置の信頼性を向上させることができる。
本実施形態の半導体装置２は、応力緩和機構付きのインターポーザ１を使用するため、半導体チップ６０の下側などにアンダーフィル樹脂を充填しなくとも接合部の十分な信頼性を得ることができる。
その他の形態としては、図１１に示すように、必要に応じて、半導体チップ６０とインターポーザ１との間の隙間、及びインターポーザ１と実装基板７０との間の隙間にアンダーフィル樹脂８０を充填してもよい。接合部をアンダーフィル樹脂８０で封止することにより、応力がさらに分散されるため、電気接続の信頼性をさらに向上させることができる。
さらには、図１２に示すように、半導体チップ６０とインターポーザ１との間の隙間、インターポーザ１と実装基板７０との間の隙間に加えて、インターポーザ１の空洞部Ｃにもアンダーフィル樹脂８０を充填してもよい。
１…インターポーザ、２…半導体装置、５…中間構造体、６…樹脂配線基板部（下側配線基板部）、７…シリコン配線基板部（上側配線基板部）、１０…シリコンウェハ（上側基板）、１０ｘ…シリコン基板（上側基板）、１２…絶縁層、２０…犠牲樹脂層、２０ａ，３０ａ…開口部、３０…基板樹脂層（下側基板）、３１…めっき給電材、３２…層間絶縁層、３４，４２，７４，７４ａ…保護絶縁層、４０…上側配線層、４１…めっき給電層、５０…第１下側配線層、５２…第２下側配線層、５４，７６…外部接続端子、６０…半導体チップ、６２…はんだバンプ、７０…実装基板、７２，７２ａ…接続電極、８０…アンダーフィル樹脂、Ｃ…空洞部、ＣＨ…連通スルーホール、ＣＨｘ…連通ホール、ＴＥ…貫通電極、ＴＥ１…第１貫通電極部、ＴＥ２…第２貫通電極部、ＴＨ１…第１スルーホール、ＴＨ２…第２スルーホール、Ｔｘ…連結部、ＶＨ…ビアホール。

Claims (4)

  1. 上側基板にスルーホールを形成する工程と、
    前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、
    前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記スルーホールと前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通スルーホールを得る工程と、
    前記連通スルーホールに貫通電極を形成する工程と、
    前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより、下側配線基板を形成する工程と、
    前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。
  2. 上側基板にスルーホールを形成する工程と、
    前記スルーホールに第１貫通電極部を形成する工程と、
    前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、
    前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通ホールを得る工程と、
    前記連通ホールに、第１貫通電極部に接続される第２貫通電極部を形成することにより、前記上側基板、前記犠牲樹脂層及び前記樹脂層を貫通する貫通電極を得る工程と、
    前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより下側配線基板を形成する工程と、
    前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。
  3. 前記上側基板の上面に前記貫通電極の上端に接続される上側配線層を形成する工程をさらに有することを特徴とする請求項１又は２に記載のインターポーザの製造方法。
  4. 前記上側基板は、シリコン又はガラスからなることを特徴とする請求項１又は２に記載のインターポーザの製造方法。
JP2011136861A 2011-06-21 2011-06-21 インターポーザの製造方法 Expired - Fee Related JP5808586B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011136861A JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法
US13/528,100 US8536714B2 (en) 2011-06-21 2012-06-20 Interposer, its manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136861A JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法

Publications (3)

Publication Number Publication Date
JP2013004881A JP2013004881A (ja) 2013-01-07
JP2013004881A5 JP2013004881A5 (ja) 2014-06-26
JP5808586B2 true JP5808586B2 (ja) 2015-11-10

Family

ID=47361109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136861A Expired - Fee Related JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法

Country Status (2)

Country Link
US (1) US8536714B2 (ja)
JP (1) JP5808586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908837B2 (en) 2021-03-16 2024-02-20 Kioxia Corporation Semiconductor device

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141311A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
JP5803997B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
US9087702B2 (en) 2013-09-04 2015-07-21 Freescale Semiconductor, Inc. Edge coupling of semiconductor dies
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
JP2018037465A (ja) * 2016-08-29 2018-03-08 ウシオ電機株式会社 半導体パッケージおよびその製造方法
US10902769B2 (en) 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
WO2020090963A1 (ja) 2018-11-02 2020-05-07 株式会社村田製作所 電子機器
MY202414A (en) 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581592B2 (ja) * 1988-09-16 1997-02-12 株式会社日立製作所 フレキシブルピンキャリア及びそれを使用した半導体装置
JP4606783B2 (ja) * 2003-07-25 2011-01-05 新光電気工業株式会社 半導体装置
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20100114421A (ko) * 2009-04-15 2010-10-25 삼성전자주식회사 적층 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908837B2 (en) 2021-03-16 2024-02-20 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2013004881A (ja) 2013-01-07
US8536714B2 (en) 2013-09-17
US20120326334A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5808586B2 (ja) インターポーザの製造方法
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR102450822B1 (ko) 반도체 장치의 제조 방법
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
JP4361826B2 (ja) 半導体装置
JP4551255B2 (ja) 半導体装置
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5237607B2 (ja) 基板の製造方法
JP5139347B2 (ja) 電子部品装置及びその製造方法
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2008270362A (ja) 積層配線基板及びその製造方法
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
JP2019149507A (ja) 半導体装置及びその製造方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP5238182B2 (ja) 積層配線基板の製造方法
JP2013030748A (ja) 電子部品
JP2009146940A (ja) 積層配線基板及びその製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP2016066649A (ja) 電子装置及び電子装置の製造方法
KR20130112353A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150909

R150 Certificate of patent or registration of utility model

Ref document number: 5808586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees