JP5139347B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP5139347B2
JP5139347B2 JP2009035674A JP2009035674A JP5139347B2 JP 5139347 B2 JP5139347 B2 JP 5139347B2 JP 2009035674 A JP2009035674 A JP 2009035674A JP 2009035674 A JP2009035674 A JP 2009035674A JP 5139347 B2 JP5139347 B2 JP 5139347B2
Authority
JP
Japan
Prior art keywords
electronic component
hole
metal member
silicon wafer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009035674A
Other languages
English (en)
Other versions
JP2010192696A5 (ja
JP2010192696A (ja
Inventor
裕一 田口
晶紀 白石
光敏 東
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009035674A priority Critical patent/JP5139347B2/ja
Priority to US12/704,146 priority patent/US8178957B2/en
Publication of JP2010192696A publication Critical patent/JP2010192696A/ja
Publication of JP2010192696A5 publication Critical patent/JP2010192696A5/ja
Application granted granted Critical
Publication of JP5139347B2 publication Critical patent/JP5139347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

本発明は電子部品装置及びその製造方法に係り、さらに詳しくは、基板としてシリコン基板を使用する配線基板に電子部品が実装された電子部品装置及びその製造方法に関する。
従来、配線基板に電子部品が実装されて構成される電子部品装置がある。特許文献１には、樹脂フィルムに設けられた溝パターンに導電性ペーストを充填して配線回路を形成し、樹脂フィルムの上のチップ搭載部に空気吐き出し用の膨出部を形成した状態で、ＩＣベアチップのバンプを配線回路に突き刺さして電気的に接続することが記載されている。
特許文献２には、半導体チップ上の電極と基板上の電極とが相互に対向するように電気的に接続された半導体装置において、信頼性の高い接合部を得るために、半導体チップ上の電極と基板上の電極とは、所望の電極材料と接合材料とにより形成された金属化合物層を介して接合されることが記載されている。
特開２００３−１９７８０６号公報 特開２００２−１１０７２６号公報
後述する関連技術の欄で説明するように、関連技術の電子部品装置では、基板としてシリコン基板を使用する配線基板の凹部の底部にＭＥＭＳ部品が接着剤で実装され、ワイヤによってＭＥＭＳ部品が配線基板に接続される。
関連技術では、ワイヤによってＭＥＭＳ部品を配線基板に接続するので、ワイヤを引き回す領域が必要となり、ＭＥＭＳ部品を実装するための実装領域が大きくなってしまう問題がある。
また、上記した特許文献１のように、素子搭載位置に熱可塑性樹脂を用いた膨出部を設ける手法では、基板とチップとを平坦性よく接続することは困難である。さらには、特許文献１では、基板に有機材料を用いているため、基板とチップとの熱膨張係数の差により製造工程での加熱プロセスで半導体装置に反りが発生するおそれがある。このため、特許文献１では、接着剤の代わりに熱可塑性樹脂を用いた膨出部を用いることにより、チップの端子剥がれを防止している。
また、ＭＥＭＳ部品には高度な平行度を必要とするものがあり、接着剤を使用する場合、その厚みのばらつきなどによってＭＥＭＳ部品の平行度が必ずしも十分に得られない場合が多い。
本発明は以上の課題を鑑みて創作されたものであり、電子部品の実装面積を小さくできると共に、電子部品を平行度よく実装できる電子部品装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は電子部品装置に係り、シリコン基板と、前記シリコン基板の上面側に設けられた凹部と、前記凹部の底面側の前記シリコン基板を貫通して形成されたスルーホールと、前記シリコン基板の両面及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内の下部からその高さ方向の途中まで形成された下側導体部と、前記スルーホール内の前記下側導体部の上に形成された接続金属部材とにより構成される貫通電極と、前記シリコン基板の下面側に前記絶縁層を介して形成され、前記下側導体部に接続された配線層と、前記凹部の底部に実装され、電子部品の端子金属部材が前記貫通電極の前記接続金属部材に突き刺さって接続された前記電子部品とを有することを特徴とする。
本発明の電子部品装置を製造する際には、加熱雰囲気で、配線基板の貫通電極の接続金属部材（インジウム層など）を軟化させ、電子部品の端子金属部材（金バンプなど）を接続金属部材に突き刺して実装する。本発明では、配線基板と電子部品との間に接着剤を設けることなく、配線基板に電子部品を搭載することができる。
このため、特に、取り付けにおいて高度な平行度を要求されるＭＥＭＳ部品（センサなど）を実装する場合、ＭＥＭＳ部品を平坦性よく実装できるようになり、ＭＥＭＳ部品の性能を十分に引き出すことができる。
本発明では、電子部品の実装の平坦性を確保するために接着剤などを省略し、配線基板の貫通電極の接続金属部材に電子部品の端子金属部材を突き刺すことにより、それらの間で金属化合物（インジウム・金合金など）を形成させて接続している。このため、配線基板の貫通電極の数が少ない場合は、電子部品の接続強度（特に横方向）が不足する場合が想定される。
そこで、本発明では、シリコン基板にスルーホールを形成する際にノッチの発生を防止できる配線基板の製造方法を採用することによって、単位面積当たりの貫通電極の数を増加させることにより接着剤なしでも配線基板に電子部品を十分な接続強度で実装することができる。しかも、配線基板をシリコンから形成することにより、電子部品（シリコンチップなど）との熱膨張係数の差に基づく反りの発生が低減される。
また、ワイヤを使用することなく電子部品を実装できるので、実装面積を小さくすることができ、電子部品装置の小型化を図ることができる。
本発明の好適な態様では、配線基板の貫通電極が設けられるスルーホールは以下の方法に基づいて形成され、上記した理由によってスルーホールがストレート形状で形成される。まず、シリコンウェハの表面側のスルーホールが配置される部分にハーフエッチングでストレート形状の穴部を予め形成した後に、シリコンウェハの全面に絶縁層を形成する。
さらに、シリコンウェハの裏面側の絶縁層に開口部を形成した後に、絶縁層をマスクにして穴部に到達するまでシリコンウェハをエッチングすることにより凹部を形成する。その後に、絶縁層を除去することにより、シリコンウェハに凹部とスルーホールが得られる。
このような方法を採用することにより、シリコンウェハの厚みの途中まで形成した穴部からスルーホールが得られるので、スルーホールをストレート形状で形成することができる。
これにより、スルーホールの狭ピッチ化に対応できる共に、スルーホールの上部まで貫通電極を平坦に充填することができるので、電子部品の金バンプを信頼性よく貫通電極に接続することができる。
このように、本発明では、配線基板をシリコンから形成し、好適にはノッチを抑えたスルーホールに貫通電極を形成し、電子部品の端子金属部材を貫通電極の接続金属部材に突き刺して金属化合物を形成させて接続する。
以上説明したように、本発明では、電子部品の実装面積を小さくできると共に、電子部品を平行度よく実装することができる。
図１は関連技術の電子部品装置を示す断面図である。 図２は関連技術におけるシリコンウェハに凹部及びスルーホールを形成する方法を示す断面図である。 図３は本発明の実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｄ）は本発明の実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図５（ａ）〜（ｃ）は本発明の実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は本発明の実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図７（ａ）〜（ｄ）は本発明の実施形態の電子部品装置の製造方法を示す断面図（その５）である。 図８は本発明の実施形態の電子部品装置の製造方法を示す断面図（その６）である。 図９は本発明の実施形態の電子部品装置を示す断面図である。 図１０は本発明の実施形態の変形例の電子部品装置を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図１は関連技術の電子部品装置を示す断面図、図２は関連技術におけるシリコンウェハに凹部及びスルーホールを形成する方法を示す断面図である。
図１に示すように、関連技術の電子部品装置は、配線基板１００の上にＭＥＭＳ部品２００が実装されて基本構成される。配線基板１００では、シリコン基板１２０の上面側の中央主要部に凹部Ｃ（キャビティ）が設けられており、凹部Ｃの底部側にシリコン基板１２０の厚み方向に貫通するスルーホールＴＨが形成されている。シリコン基板１２０の両面及びスルーホールＴＨの内面には絶縁層１４０が形成されている。
さらに、シリコン基板１２０のスルーホールＴＨには貫通電極１６０が充填されている。シリコン基板１２０の下面側には、貫通電極１６０に接続された配線層１８０が形成されている。
そして、ＭＥＭＳ部品２００が接着剤３００によってシリコン基板１２０の凹部Ｃの底面に接着されて実装されている。ＭＥＭＳ部品２００の接続電極２２０は、ワイヤ２４０によってＭＥＭＳ部品２００の外側に配置された配線基板１００の貫通電極１６０に電気接続されている。
関連技術の電子部品装置では、ＭＥＭＳ部品２００がワイヤ２４０によってＭＥＭＳ部品２００の外側に配置された配線基板１００の貫通電極１６０に接続されるので、実装面積が大きくなってしまう問題がある。
また、センサなどのＭＥＭＳ部品２００の実装では、シリコン基板１２０に取り付ける際に高度な平行度が要求される。関連技術の電子部品装置では、接着剤３００によってＭＥＭＳ部品２００をシリコン基板１２０の凹部Ｃに接着するので、接着剤３００の厚みのばらつきなどによってＭＥＭＳ部品２００が傾いて固着されやすく、十分な平行度を確保できない場合がある。
次に、上記した関連技術の電子部品装置の製造において、シリコンウェハに凹部及びスルーホールを形成する際の問題点について説明する。図２（ａ）に示すように、まず、シリコンウェハ４００の上に開口部４２０ａが設けられた絶縁層４２０を形成する。
次いで、図２（ｂ）に示すように、絶縁層４２０をマスクとしてその開口部４２０ａを通してシリコンウェハ４００をウェットエッチングすることにより凹部Ｃを形成する。その後に、絶縁層４２０が除去される。
続いて、図２（ｃ）に示すように、シリコンウェハ４００を上下反転させて裏面側を上側に向け、シリコンウェハ４００の上面にホール状の開口部４４０ａが設けられたレジスト４４０を形成する。さらに、レジスト４４０をマスクとしてその開口部４４０ａを通して異方性ドライエッチングによりシリコンウェハ４００を貫通加工する。その後に、レジスト４４０が除去される。
これにより、図２（ｄ）に示すように、凹部Ｃの底部側のシリコンウェハ４００にスルーホールＴＨが形成される。
しかしながら、この方法では、シリコンウェハ４００の凹部Ｃに連通するスルーホールＴＨの一端側にノッチＮ（切欠部）が発生する問題がある。このため、特にスルーホールＴＨが狭ピッチ化されてくると、ノッチＮによってスルーホールＴＨ同士が繋がってしまう不具合が発生する。
スルーホールＴＨのノッチＮの発生は、スルーホールＴＨが形成された後に凹部Ｃにプラズマが侵入することに起因し、これによって凹部Ｃの内面が荒れてしまう問題もある。
さらには、図２（ｅ）に示すように、シリコンウェハ４００の裏面側から電解めっきによってスルーホールＴＨ内に貫通電極４６０を充填する。このとき、ノッチＮの影響によってスルーホールＴＨの上部まで平坦性よく貫通電極４６０を充填できなくなる。このため、後述するようにワイヤを使用せずに電子部品のバンプを貫通電極４６０に接続する際に信頼性が問題になるおそれがある。
以下に説明する本発明の本実施形態は前述した不具合を解消することができる。
（実施の形態）
図３〜図８は本発明の実施形態の電子部品装置の製造方法を示す断面図である。本実施形態の電子部品装置の製造方法では、まず、図３に示すようなシリコンウェハ１０を用意する。シリコンウェハ１０の厚みは例えば７００〜８００μｍであり、シリコンウェハ１０には多数の配線基板領域Ａが画定されている。
次いで、図４（ａ）に示すように、シリコンウェハ１０の背面をグラインダによって研削することにより、その厚みを５００μｍ程度に薄型化する。図４（ａ）からの断面図では、図３のシリコンウェハ１０の２つの配線基板領域Ａが部分的に描かれている。
続いて、図４（ｂ）に示すように、フォトリソグラフィによって、シリコンウェハ１０の上にホール状の開口部１３ａが設けられたレジスト１３を形成する。レジスト１３の開口１３ａは、シリコンウェハ１０のスルーホールが配置される部分に形成される。
次いで、図４（ｃ）に示すように、レジスト１３をマスクにしてその開口部１３ａを通して異方性ドライエッチング（ＲＩＥなど）によってシリコンウェハ１０をエッチングする。このとき、シリコンウェハ１０の厚みの途中までエッチングが行われて複数の穴部１０ａが形成される。穴部１０ａはシリコンウェハ１０をハーフエッチングして形成されるので、内面にノッチ（切欠部）が発生することなく、ストレート形状で形成される。
シリコンウェハ１０の厚みが５００μｍの場合は、穴部１０ａの深さは２００μｍ程度に設定され、穴部１０ａの径は３０〜６０μｍに設定される。その後に、レジスト１３が除去される。
次いで、図４（ｄ）に示すように、シリコンウェハ１０を熱酸化することにより、その両面及び穴部１０ａの内面にシリコン酸化層からなる絶縁層１２を形成する。あるいは、ＣＶＤ法によってシリコン酸化層を形成して絶縁層１２としてもよい。
続いて、図５（ａ）に示すように、図４（ｄ）のシリコンウェハ１０を上下反転させて裏面側を上側に向け、上側の絶縁層１２に開口部１２ａを形成する。絶縁層１２はフォトリソグラフィ及びウェットエッチングによってパターン化される。絶縁層１２の開口部１２ａは各配線基板領域Ａの中央主要部にそれぞれ配置される。
次いで、図５（ｂ）に示すように、絶縁層１２をマスクとしてその開口部１２ａを通してシリコンウェハ１０をウェットエッチングすることにより、各配線基板領域Ａの中央主要部に凹部Ｃ（キャビティ）を形成する。このとき、凹部Ｃは、シリコンウェハ１０に形成した穴部１０ａに到達する深さで形成される。
シリコンウェハ１０は絶縁層１２に対して選択的にエッチングされるため、穴部１０ａの底部側の絶縁層１２が上側に突出した状態となる。穴部１０ａは上側に突出する絶縁層１２で防御されるため、穴部１０ａが過度にエッチングされることなく、穴部１０ａからストレート形状のスルーホールが得られる。
面方位が（１００）のシリコンウェハ１０を使用することにより、異方性ウェットエッチングによって凹部Ｃを形成することができ、凹部Ｃの底面はシリコンウェハ１０の基板方向に対して平行に形成される。
前述したようにシリコンウェハ１０の厚みが５００μｍで、穴部１０ａの深さが２００μｍの場合は、凹部Ｃの深さは３００μｍ以上に設定される。
その後に、図５（ｃ）に示すように、シリコンウェハ１０に形成された絶縁層１２をウェットエッチングによって全て除去する。
これにより、シリコンウェハ１０の上面側の各配線基板領域Ａの中央主要部に凹部Ｃがそれぞれ得られる。これと同時に、前述した穴部１０ａの周りの絶縁層１２が除去されることにより、凹部Ｃの底部側にシリコンウェハ１０を貫通するスルーホールＴＨが設けられる。スルーホールＴＨは凹部Ｃの底部に連通して形成される。
このように、本実施形態の製造方法では、まず、シリコンウェハ１０の表面側のスルーホールＴＨが配置される部分にハーフエッチングで穴部１０ａを予め形成した後に、シリコンウェハ１０の全面に絶縁層１２を形成する。
さらに、シリコンウェハ１０の裏面側の絶縁層１２に開口部１２ａを形成した後に、絶縁層１２をマスクにして穴部１０ａに到達するまでシリコンウェハ１０をエッチングすることにより凹部Ｃを形成する。その後に、絶縁層１２を除去することにより、シリコンウェハ１０に凹部ＣとスルーホールＴＨが得られる。
このような方法を採用することにより、シリコンウェハ１０の厚みの途中までエッチングして得られるストレート形状の穴部１０ａからスルーホールＴＨが得られるので、前述した関連技術と違ってスルーホールＴＨをストレート形状で形成することができる。
ストレート形状とは、スルーホールＴＨの内面にノッチ（切欠部）が発生していない状態を意味し、上部の径が下部の径より多少大きくなる順テーパ形状、あるいは上部の径が下部の径より多少小さくなる逆テーパ形状であってもよい。
次いで、図６（ａ）に示すように、シリコンウェハ１０を熱酸化することにより、シリコンウェハ１０の両面及びスルーホールＴＨ内面にシリコン酸化層からなる絶縁層１４を形成する。あるいは、ＣＶＤによってシリコン酸化層を形成して絶縁層１４としてもよい。
続いて、図６（ｂ）に示すように、図６（ａ）のシリコンウェハ１０を銅箔などのめっき給電部材１６の上に配置する。さらに、めっき給電部材１６をめっき給電経路に利用する電解めっきにより、シリコンウェハ１０のスルーホールＴＨの下部から上側にかけて銅（Ｃｕ）めっき層などを充填して下側導体部２２を形成する。
下側導体部２２はスルーホールＴＨの下部からその高さの途中まで形成され、スルーホールＴＨの上部に窪み部Ｈが残った状態となる。下側導体部２２は例えばＣｕめっき層から形成される。スル−ホールＴＨの深さが２００μｍの場合は、窪み部Ｈの深さが３０μｍ程度になるように下側導体部２２が形成される。
次いで、図６（ｃ）に示すように、同様にめっき給電部材１６をめっき給電経路に利用する電解めっきにより、スルーホールＴＨ内の下側導体部２２の上に薄膜（例えば厚み：２〜５μｍ）のパラジウム（Ｐｄ）層などを形成して金属バリア層２４を得る。
さらに、同様にめっき給電部材１６をめっき給電経路に利用する電解めっきにより、スルーホールＴＨ内の金属バリア層２４上の窪み部Ｈにインジウム（Ｉｎ）層２６（接続金属部材）を充填する。
このとき、インジウム層２６の上面がシリコンウェハ１０の凹部Ｃの絶縁層１４の上面と同一の高さになるようにめっき量が調整される。あるいは、インジウム層２６がスルーホールＴＨの上部から多少沈み込んで充填されるようにしてもよい。
また、インジウム層２６を形成する際に、スルーホールＴＨの上側に突出部が形成されるまでめっきを施し、その突出部をエッチバックや研磨によって削って平坦化してもよい。
金属バリア層２４は、各種の熱処理が施される際にインジウム層２６からインジウムが下側導体部２２に拡散することを防止するバリア層として機能し、スルーホールＴＨ内の電気抵抗の上昇などを阻止することができる。なお、インジウムが下側導体部２２に拡散しても問題にならない場合は、金属バリア層２４を省略して下側導体部２２の上に直接インジウム層２６を形成してもよい。
このようにして、シリコンウェハ１０のスルーホールＴＨ内に、下から順に下側導体部２２、金属バリア層２４及びインジウム層２６から構成される貫通電極２０が充填される。
なお、貫通電極２０の接続金属部材としてインジウム層２６を例に挙げたが、スズ（錫（Ｓｎ））層を接続金属部材として形成してもよい。
次いで、図７（ａ）に示すように、シリコンウェハ１０の下面側に、無電解めっき又はスパッタ法によりＣｕ層などを形成してシード層３０ａを得る。さらに、シード層３０ａの上に、配線層が配置される領域に開口部３２ａが設けられためっきレジスト３２をフォトリソグラフィによって形成する。
続いて、図７（ｂ）に示すように、シード層３０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト３２の開口部３２ａにＣｕ層などからなる導電パターン層３０ｂを形成する。さらに、めっきレジスト３２を除去した後に、導電パターン層３０ｂをマスクにしてシード層３０ａをエッチングする。
これにより、図７（ｃ）に示すように、シード層３０ａ及び導電パターン層３０ｂにより構成される配線層３０がシリコンウェハ１０の下面側の絶縁層１４の上に形成される。配線層３０は、貫通電極２０に電気的に接続されて形成される。
その後に、図７（ｄ）に示すように、シリコンウェハ１０の各配線基板領域Ａの境界部（図３を同時参照）を切断することにより、個々のシリコン基板１１に分割する。これにより、多数の配線基板領域Ａが分離されて個々の配線基板１が得られる。
シリコンウェハ１０を切断する前又は後に、配線層３０の接続部に外部接続端子を設けてもよい。
次に、図７（ｄ）の配線基板１に電子部品を実装する方法について説明する。図８に示すように、図７（ｄ）の配線基板１と電子部品４０を用意する。図８の拡大図に示すように、電子部品４０の下面側には、下から順に銅（Ｃｕ）層４４ａ／ニッケル（Ｎｉ）層４４ｂ／金（Ａｕ）層４４ｃから構成される接続パッド４４が設けられており、接続パッド４４の上（図８では下）に金バンプ４２（端子金属部材）が形成されている。
電子部品４０としては、ＭＥＭＳ（Micro Electro Mechanical Systems）部品、半導体チップ（ＬＳＩチップ）、又はキャパシタなどの各種の受動部品などを使用することができる。
なお、電子部品４０の端子金属部材として金バンプ４２を例に挙げたが、端子金属部材の材料として、金（Ａｕ）の他に、銅（Ｃｕ）、又は金（Ａｕ）合金などを使用してもよい。金合金を使用する場合は、パラジウム含有金が好適に使用される。
そして、図８及び図９に示すように、温度が２００℃の加熱雰囲気で、配線基板１の貫通電極２０の最上のインジウム層２６に電子部品４０の金バンプ４２の全体を突き刺さして埋め込む。インジウム層２６は２００℃の熱処理で軟化した状態となり、電子部品４０の金バンプ４２をインジウム層２６に容易に突き刺すことができる。温度を室温まで下げることによりインジウム層２６が硬化した状態となる。
これにより、図９に示すように、電子部品４０の金バンプ４２の全体が配線基板１の貫通電極２０のインジウム層２６に埋め込まれた状態で接合される。電子部品４０の金バンプ４２が配線基板１のインジウム層２６に突き刺さって接合される際に、インジウム層２６が金バンプ４２と反応することにより、インジウム層２６の主要部がインジウム・金合金に変化する。
なお、電子部品４０の端子金属部材として銅バンプを使用する場合は、電子部品４０の銅バンプをインジウム層２６に同様に接合すると、インジウム層２６がインジウム・銅合金に変化する。また、電子部品４０の端子金属部材として金合金バンプを使用する場合は、同様にインジウム層２６がインジウム・金合金に変化する。
また、インジウム層２６の代わりにスズ層を使用する場合、スズ層が２００℃の熱処理で軟化した状態となり、電子部品４０の金バンプ４２が同様に接合されて、スズ層がスズ・金合金に変化する。また、スズ層に電子部品４０の銅バンプを接合すると、スズ層がスズ・銅合金に変化する。さらには、スズ層に電子部品４０の金合金バンプを接合すると、スズ層がスズ・金合金に変化する。
以上により、本実施形態の電子部品装置２が得られる。
図９に示すように、本実施形態の電子部品装置２は、配線基板１に電子部品４０が実装されて基本構成される。配線基板１では、シリコン基板１１の上面側の中央主要部に凹部Ｃ（キャビティ）が設けられており、凹部Ｃの底面はシリコン基板１１の基板方向に対して平行になって形成されている。
凹部Ｃの底部側にシリコン基板１１を貫通するストレート形状のスルーホールＴＨが設けられている。シリコン基板１１の両面及びスルーホールＴＨの内面にはシリコン酸化層からなる絶縁層１４が形成されている。
シリコン基板１１の中央主要部に凹部Ｃを設けることにより、凹部Ｃに電子部品４０を実装した後に、平坦なキャップを設けて電子部品４０を容易に気密封止することができる。
また、スルーホールＴＨ内には、下から順に、下側導体部２２（Ｃｕ層など）、金属バリア層２４（Ｐｄ層など）及びインジウム層２６が形成されて構成される貫通電極２０が充填されている。
シリコン基板１１の下面の絶縁層１４の上には貫通電極２０に電気接続された配線層３０が形成されている。
そして、配線基板１の貫通電極２０のインジウム層２６に電子部品４０の金バンプ４２が突き刺さった状態で接合されている。これにより、電子部品４０の下面はシリコン基板１１の凹部Ｃの底面に隙間がない状態で当接して配置されている。
このように、本実施形態の電子部品装置２では、配線基板１の貫通電極２０のインジウム層２６に電子部品４０の金バンプ４２の全体を突き刺すので、電子部品４０の下面をシリコン基板１１の凹部Ｃの底面に隙間なく当接させることができる。
本実施形態では、面方位が（１００）のシリコン基板１１を異方性ウェットエッチングすることにより凹部Ｃが形成されることから、凹部Ｃの底面は基板方向に対して平行に形成される。
従って、前述した関連技術のような接着剤で電子部品を接着する場合よりも、電子部品４０をシリコン基板１１の基板方向と平行に実装できるので、電子部品４０を平行度がよい状態で実装することができる。
これにより、特に、電子部品４０として高度な平行度を必要するセンサなどのＭＥＭＳ部品を実装する場合、要求される実装スペックでＭＥＭＳ部品を実装することができるので、ＭＥＭＳ部品の性能を十分に引き出すことができる。
しかも、電子部品４０の金バンプ４２が配線基板１のインジウム層２６に突き刺さっているので、特に横方向から機械応力に対して耐性を有するようになり、電子部品４０の接続の信頼性を向上させることができる。
また、前述した関連技術と違って電子部品４０をワイヤで接続しないので、電子部品４０の外側にワイヤボンディング領域を確保する必要がない。これにより、関連技術よりも実装面積を小さくすることができるので、電子部品装置２の小型化を図ることができる。
また、前述した製造方法を使用することにより、ストレート形状のスルーホールＴＨを安定して形成することができる。これにより、スルーホールの狭ピッチ化に対応できる共に、スルーホールＴＨの上部まで貫通電極２０を平坦性よく充填できるので、電子部品４０の金バンプ４２を信頼性よく貫通電極２０に接続することができる。
また、本実施形態では、温度が２００℃程度の熱処理によって配線基板１のインジウム層２６を軟化させることにより、電子部品４０の金バンプ４２をインジウム層２６に突き刺して接続することができる。このため、例えば、３００℃以上の熱処理を必要とする金（Ａｕ）−錫（Ｓｎ）接合を使用する場合よりも低温化を図ることができる。
従って、電子部品装置２内で熱膨張係数の異なる材料を使用する場合であっても、熱応力の発生を極力抑えることができるので、電子部品装置２の信頼性を向上させる観点から都合がよい。
また、本実施形態の電子部品装置２では、配線基板１のインジウム層２６は電子部品４０が実装される前は、融点が２００℃程度の純粋なインジウムからなる。一方、配線基板１に電子部品４０が実装された後では、インジウム層２６の主要部は融点が４００℃程度のインジウム・金合金に変化している。つまり、本実施形態の電子部品装置２では、電子部品４０の金バンプ４２が接合されたインジウム層２６はインジウムより融点がかなり高いインジウム・金合金を含んでいる。
このように、配線基板１に電子部品４０を実装することにより、電子部品装置２の接続部周りの融点を高くできる利点があり、電子部品装置２は２００℃を超える熱処理に耐えることができる。
従って、電子部品装置２を構成した後の熱処理プロセスの自由度を広げることができる。例えば、電子部品装置２の配線層３０に設けられた外部接続端子を実装基板の接続部に接続する際に、３００℃程度の熱処理を必要とするＡｕ−Ｓｎ接合を使用することも可能になる。
インジウム層２６が金合金に変化しない場合、２００℃を超える熱処理を行うとインジウム層２６が融け出すので、電子部品装置２の接続の信頼性が低下することはいうまでもない。
電子部品４０の接続強度に言及すると、本実施形態と違って、電子部品４０を配線基板１にエポキシ系接着剤で固着する場合は、１ｍｍ2当たり２０Ｎの接続強度を有する。これに対して、インジウム−金による接続は、１ｍｍ2当たり７３Ｎの接続強度を有し、エポキシ系接着剤より接続強度を強くすることができる。例えば、インジウム−金による接続では、貫通電極２０の数（電子部品４０の金バンプ４２の数）が１０個の場合、１５Ｎ程度の接続強度が得られる。
前述したように、本実施形態では、配線基板１のスルーホールＴＨをストレート形状にすることで単位面積当たりの貫通電極２０の数を増加させることができるので、接続強度の向上を図ることができる。
図１０には本発明の実施形態の変形例の電子部品装置２ａが示されている。図１０に示すように、変形例の電子部品装置２ａの配線基板１では、凹部Ｃの底面の中央部に周縁部より上側に突出する台状の突出実装部１５が設けられており、突出実装部１５の外側にリング状の掘込部１７が設けられている。
そして、配線基板１の突出実装部１５のインジウム層２６に電子部品４０の金バンプ４２が突き刺さって接合されている。配線基板１の突出実装部１５の面積は電子部品４０の面積より小さく設定されており、電子部品４０の周縁側が配線基板１の掘込部１７の上に配置される。つまり、電子部品４０の周縁側は配線基板１に接触しておらず、フリーな状態となっている。
図１０においてその他の要素は図９の電子部品装置２と同一であるので同一符号を付してその説明を省略する。
変形例の電子部品装置２ａでは、電子部品４０としてピエゾ抵抗型のセンサ（ＭＥＭＳ部品）などが好適に実装される。例えば、ピエゾ抵抗型の加速度センサは、印加された加速度に対応したひずみがシリコン基板１１に加えられることにより抵抗率が変化する効果を利用している。
このため、電子部品４０（加速度センサ）全体を固着するより一部をフリーな状態にしておく方が応力を発散することができ、動作時の信頼性を向上させることができる。
変形例の電子部品装置２ａにおいても前述した電子部品装置２と同様な効果を奏する。
１…配線基板、２，２ａ…電子部品装置、５…配線部材、１０…シリコンウェハ、１０ａ…穴部、１１…シリコン基板、１３…レジスト、１３ａ，１２ａ，３２ａ…開口部、１２，１４…絶縁層、１５…突出実装部、１６…めっき給電部材、１７…堀込部、２０…貫通電極、２２…下側導体部、２４…金属バリア層、２６…インジウム層（接続金属部材）、３０…配線層、３０ａ…シード層、３０ｂ…導電パターン層、３２…めっきレジスト、４０…電子部品、４２…金バンプ（端子金属部材）、４４…接続パッド、Ａ…配線基板領域、Ｃ…凹部、ＴＨ…スルーホール。

Claims (10)

  1. シリコン基板と、
    前記シリコン基板の上面側に設けられた凹部と、
    前記凹部の底面側の前記シリコン基板を貫通して形成されたスルーホールと、
    前記シリコン基板の両面及び前記スルーホールの内面に形成された絶縁層と、
    前記スルーホール内の下部からその高さ方向の途中まで形成された下側導体部と、前記スルーホール内の前記下側導体部の上に形成された接続金属部材とにより構成される貫通電極と、
    前記シリコン基板の下面側に前記絶縁層を介して形成され、前記下側導体部に接続された配線層と、
    前記凹部の底部に実装され、電子部品の端子金属部材が前記貫通電極の前記接続金属部材に突き刺さって接続された前記電子部品とを有することを特徴とする電子部品装置。
  2. 前記スルーホールはストレート形状を有し、前記電子部品はその下面が前記凹部の底面に当接していることを特徴とする請求項１に記載の電子部品装置。
  3. 前記貫通電極の前記接続金属部材はインジウム又はスズからなり、前記電子部品の前記端子金属部材は銅、金、又は金合金からなることを特徴とする請求項１に記載の電子部品装置。
  4. 前記下側導体部と前記接続金属部材との間に金属バリア層がさらに形成されていることを特徴とする請求項１に記載の電子部品装置。
  5. 前記電子部品はＭＥＭＳ部品であることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品装置。
  6. 複数の配線基板領域が画定されたシリコンウェハを厚み方向の途中まで加工することにより穴部を形成する工程と、
    前記シリコンウェハの両面及び前記穴部の内面に絶縁層を形成する工程と、
    前記シリコンウェハを上下反転させて裏面側を上側に向けた状態とし、前記シリコンウェハの上面側の絶縁層に開口部を形成する工程と、
    前記絶縁層をマスクにして前記開口部を通して前記シリコンウェハを前記穴部に到達するまで加工することにより、凹部を形成する工程と、
    前記絶縁層を除去することにより、前記シリコンウェハに前記凹部とそれに連通して前記穴部から形成されるストレート形状のスルーホールを得る工程と、
    前記シリコンウェハの両面及び前記スルーホールの内面に絶縁層を形成する工程と、
    電解めっきによって前記スルーホール内に下側導体部及び接続金属部材を順に形成して貫通電極を得る工程と、
    前記シリコンウェハの下面側の前記絶縁層の上に前記下側導体部に接続される配線層を形成する工程とを含む方法によって得られる配線基板と、下面側に端子金属部材を備えた電子部品とを用意する工程と、
    加熱雰囲気で、前記配線基板の前記接続金属部材を軟化させ、前記電子部品の前記端子金属部材を前記接続金属部材に突き刺して接続することにより、前記電子部品を前記配線基板の前記凹部に実装する工程とを有することを特徴とする電子部品装置の製造方法。
  7. 前記電子部品を前記配線基板の実装する工程において、
    前記電子部品はその下面が前記凹部の底面に当接して配置されることを特徴とする請求項６に記載の電子部品装置の製造方法。
  8. 前記貫通電極の前記接続金属部材はインジウム又はスズからなり、前記電子部品の前記端子金属部材は銅、金、又は金合金からなることを特徴とする請求項６に記載の電子部品装置の製造方法。
  9. 前記貫通電極の前記接続金属部材はインジウムからなり、前記電子部品の前記端子金属部材は金からなり、
    前記電子部品を前記配線基板に実装する工程において、
    前記配線基板の前記接続金属部材に、前記電子部品の前記端子金属部材と反応して得られるインジウム・金合金が形成されることを特徴とする請求項６に記載の電子部品装置の製造方法。
  10. 前記電子部品はＭＥＭＳ部品であることを特徴とする請求項６乃至９のいずれか一項に記載の電子部品装置の製造方法。
JP2009035674A 2009-02-18 2009-02-18 電子部品装置及びその製造方法 Active JP5139347B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009035674A JP5139347B2 (ja) 2009-02-18 2009-02-18 電子部品装置及びその製造方法
US12/704,146 US8178957B2 (en) 2009-02-18 2010-02-11 Electronic component device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035674A JP5139347B2 (ja) 2009-02-18 2009-02-18 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010192696A JP2010192696A (ja) 2010-09-02
JP2010192696A5 JP2010192696A5 (ja) 2012-01-26
JP5139347B2 true JP5139347B2 (ja) 2013-02-06

Family

ID=42559154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035674A Active JP5139347B2 (ja) 2009-02-18 2009-02-18 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US8178957B2 (ja)
JP (1) JP5139347B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615122B2 (ja) 2010-10-12 2014-10-29 新光電気工業株式会社 電子部品装置及びその製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102543782B (zh) * 2012-02-22 2014-06-04 苏州晶方半导体科技股份有限公司 转接封装结构及其形成方法
US20150191349A1 (en) * 2012-07-11 2015-07-09 Hewlett-Packard Development Company, L.P. Semiconductor secured to substrate via hole in substrate
US9686864B2 (en) 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure
JP6533066B2 (ja) * 2015-02-18 2019-06-19 ローム株式会社 電子装置
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
JP6908112B2 (ja) * 2017-06-30 2021-07-21 株式会社村田製作所 電子部品モジュール及びその製造方法
KR102392013B1 (ko) * 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
CN112331568B (zh) * 2020-11-04 2022-12-23 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2071662A1 (en) * 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2003197806A (ja) 2001-12-21 2003-07-11 Sony Corp 配線基板の製造方法および配線基板
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP4628008B2 (ja) * 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
JP2008066481A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
JP5154819B2 (ja) * 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法

Also Published As

Publication number Publication date
US8178957B2 (en) 2012-05-15
JP2010192696A (ja) 2010-09-02
US20100207218A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5139347B2 (ja) 電子部品装置及びその製造方法
JP5808586B2 (ja) インターポーザの製造方法
JP4813035B2 (ja) 貫通電極付基板の製造方法
JP6606331B2 (ja) 電子装置
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
JP5608605B2 (ja) 配線基板の製造方法
US9837337B2 (en) Wiring substrate, method of manufacturing the same and electronic component device
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US8039967B2 (en) Wiring substrate with a wire terminal
CN110943067B (zh) 半导体装置及其制造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP5248179B2 (ja) 電子装置の製造方法
JP2016157901A (ja) 電子装置
JP2006156574A (ja) 回路装置およびその製造方法
JP2009224461A (ja) 配線基板及びその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
KR100601467B1 (ko) 소자를 실장한 인쇄회로기판 및 그 제조방법
JP2007335642A (ja) パッケージ基板
JP6557573B2 (ja) 配線基板及びその製造方法
JP2001332657A (ja) 半導体パッケージ
JP2020102584A (ja) 回路基板および電子部品
JP2005268713A (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置
JP2005020031A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2016151427A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5139347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3