JP2001332657A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2001332657A JP2001332657A JP2000188419A JP2000188419A JP2001332657A JP 2001332657 A JP2001332657 A JP 2001332657A JP 2000188419 A JP2000188419 A JP 2000188419A JP 2000188419 A JP2000188419 A JP 2000188419A JP 2001332657 A JP2001332657 A JP 2001332657A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating layer
- semiconductor package
- gold plating
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Abstract
(57)【要約】 （修正有）
【課題】低コストで、接続の信頼性の高いパッケージを
実現すること。 【解決手段】半導体チップ９０を搭載する半導体パッケ
ージにおいて、樹脂流れが少ない熱可塑性樹脂で加熱時
に結晶化が進み融点が上昇する接着性を有する絶縁層１
０を有する基材を用いる。また、該絶縁層１０を有する
基材に穴を設けて、該穴を金メッキで充填し、さらに該
金メッキを生長させて金バンプ４０を形成し、該バンプ
４０を介して半導体チップ９０の接続端子と基板の接続
端子を接続する。また、該基材に穴３０を設けて、該穴
３０に柱状金メッキを形成し、該柱状金メッキを介して
半導体チップ９０の接続端子と基板の接続端子を接続す
る。
実現すること。 【解決手段】半導体チップ９０を搭載する半導体パッケ
ージにおいて、樹脂流れが少ない熱可塑性樹脂で加熱時
に結晶化が進み融点が上昇する接着性を有する絶縁層１
０を有する基材を用いる。また、該絶縁層１０を有する
基材に穴を設けて、該穴を金メッキで充填し、さらに該
金メッキを生長させて金バンプ４０を形成し、該バンプ
４０を介して半導体チップ９０の接続端子と基板の接続
端子を接続する。また、該基材に穴３０を設けて、該穴
３０に柱状金メッキを形成し、該柱状金メッキを介して
半導体チップ９０の接続端子と基板の接続端子を接続す
る。
Description
【０００１】
【産業上の利用分野】本考案は、半導体チップを搭載す
る半導体パッケージ、特に樹脂流れが少ない熱可塑性樹
脂で加熱時に結晶化が進み融点が上昇する接着性を有す
る絶縁層を有することを特徴とする半導体パッケージ及
びその製造方法に関する。
る半導体パッケージ、特に樹脂流れが少ない熱可塑性樹
脂で加熱時に結晶化が進み融点が上昇する接着性を有す
る絶縁層を有することを特徴とする半導体パッケージ及
びその製造方法に関する。
【０００２】
【従来の技術】通常、半導体チップを搭載する半導体パ
ッケージ（以下、パッケージという）において、パッケ
ージに半導体チップを搭載する場合は、熱硬化性または
熱可塑性の接着層を設けて該パッケージと該半導体チッ
プを接着する方法が用いられている。また、パッケージ
の接続端子と半導体チップの接続端子の接続には、一般
的なワイヤーボンディングによる他は、半田バンプが多
用されている。また、パッケージの接続端子と基板の接
続端子の接続には、小径の半田ボールや半田バンプ、或
いは導電性接着剤または異方向性導電材料が用いられて
いる。
ッケージ（以下、パッケージという）において、パッケ
ージに半導体チップを搭載する場合は、熱硬化性または
熱可塑性の接着層を設けて該パッケージと該半導体チッ
プを接着する方法が用いられている。また、パッケージ
の接続端子と半導体チップの接続端子の接続には、一般
的なワイヤーボンディングによる他は、半田バンプが多
用されている。また、パッケージの接続端子と基板の接
続端子の接続には、小径の半田ボールや半田バンプ、或
いは導電性接着剤または異方向性導電材料が用いられて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記に
記した従来のパッケージにおいては、パッケージと半導
体チップを接着するために接着層を用いるが、フィルム
形状の接着材を所要の大きさに裁断して加圧接着する
か、インク状の接着材をスクリーン印刷して加熱接着す
る方法が用いられている。フィルム形状の接着材を用い
る場合は、裁断等の加工工程が増えること及び裁断加工
したフィルム形状の接着材を所要に部位に位置決めする
必要があり、工程が複雑かつ困難になり、コストの増加
が問題となる。インク状の接着材を用いる場合は、スク
リーン印刷による位置ズレ・ニジミ等の問題がある。熱
硬化性のインク状接着材を用いる場合は、長い硬化時間
が必要となり、熱可塑性のインク状接着材を用いる場合
は、半田付け等の再加熱工程で溶解するので位置精度を
保てない問題がある。この問題を回避するために高温タ
イプの熱可塑性のインク状接着材を用いると、基板にダ
メージを与えてしまう。また、パッケージの接続端子と
基板の接続端子の接続に小径の半田ボールや半田バンプ
を用いる場合では、位置決めして搭載するための特殊な
装置を必要とするのでコストが増大する。さらに、パッ
ケージと基板の間にアンダーフィルを必要とするので、
アンダーフィル充填が難しく、コストを増大する問題が
ある。また、パッケージの接続端子と半導体チップの接
続端子の接続に導電性接着剤または異方向性導電材料を
用いる場合では、微細径の金ワイヤーは剛性が乏しく接
続の信頼性が低いという問題があり、また、微細径の金
バンプは加圧時に横方向に隣接する他の金バンプと接触
する危険が高くて絶縁の信頼性が低いという問題があ
る。本発明はこのような問題点を鑑みてなされ、樹脂流
れが少ない熱可塑性樹脂で加熱時に結晶化が進み融点が
上昇する接着性を有する絶縁層を有する基材を用いるこ
とにより、該接着性を有する絶縁層は、基板として、ま
た接着層として、またアンダーフィルとしての作用を兼
ね備えているので、低コストで、信頼性の高い小型パッ
ケージを実現することを目的としている。また、該接着
性を有する絶縁層を有する基材に穴を設けて、該穴を金
メッキで充填し、さらに該金メッキを生長させて金バン
プを形成し、該バンプを介して半導体チップの接続端子
と基板の接続端子を接続することにより、低コストで、
接続の信頼性の高いパッケージを実現することを目的と
している。また、該接着性を有する絶縁層を有する基材
に穴を設けて、該穴に柱状金メッキを形成し該柱状金メ
ッキを介して半導体チップの接続端子と基板の接続端子
を接続することにより、低コストで、接続の信頼性の高
いパッケージを実現することを目的としている。
記した従来のパッケージにおいては、パッケージと半導
体チップを接着するために接着層を用いるが、フィルム
形状の接着材を所要の大きさに裁断して加圧接着する
か、インク状の接着材をスクリーン印刷して加熱接着す
る方法が用いられている。フィルム形状の接着材を用い
る場合は、裁断等の加工工程が増えること及び裁断加工
したフィルム形状の接着材を所要に部位に位置決めする
必要があり、工程が複雑かつ困難になり、コストの増加
が問題となる。インク状の接着材を用いる場合は、スク
リーン印刷による位置ズレ・ニジミ等の問題がある。熱
硬化性のインク状接着材を用いる場合は、長い硬化時間
が必要となり、熱可塑性のインク状接着材を用いる場合
は、半田付け等の再加熱工程で溶解するので位置精度を
保てない問題がある。この問題を回避するために高温タ
イプの熱可塑性のインク状接着材を用いると、基板にダ
メージを与えてしまう。また、パッケージの接続端子と
基板の接続端子の接続に小径の半田ボールや半田バンプ
を用いる場合では、位置決めして搭載するための特殊な
装置を必要とするのでコストが増大する。さらに、パッ
ケージと基板の間にアンダーフィルを必要とするので、
アンダーフィル充填が難しく、コストを増大する問題が
ある。また、パッケージの接続端子と半導体チップの接
続端子の接続に導電性接着剤または異方向性導電材料を
用いる場合では、微細径の金ワイヤーは剛性が乏しく接
続の信頼性が低いという問題があり、また、微細径の金
バンプは加圧時に横方向に隣接する他の金バンプと接触
する危険が高くて絶縁の信頼性が低いという問題があ
る。本発明はこのような問題点を鑑みてなされ、樹脂流
れが少ない熱可塑性樹脂で加熱時に結晶化が進み融点が
上昇する接着性を有する絶縁層を有する基材を用いるこ
とにより、該接着性を有する絶縁層は、基板として、ま
た接着層として、またアンダーフィルとしての作用を兼
ね備えているので、低コストで、信頼性の高い小型パッ
ケージを実現することを目的としている。また、該接着
性を有する絶縁層を有する基材に穴を設けて、該穴を金
メッキで充填し、さらに該金メッキを生長させて金バン
プを形成し、該バンプを介して半導体チップの接続端子
と基板の接続端子を接続することにより、低コストで、
接続の信頼性の高いパッケージを実現することを目的と
している。また、該接着性を有する絶縁層を有する基材
に穴を設けて、該穴に柱状金メッキを形成し該柱状金メ
ッキを介して半導体チップの接続端子と基板の接続端子
を接続することにより、低コストで、接続の信頼性の高
いパッケージを実現することを目的としている。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、樹脂流れが少ない熱可塑性樹脂で加熱時に結晶化が
進み融点が上昇する接着性を有する絶縁層を有する基材
を用いることを特徴とする。また、該接着性を有する絶
縁層を有する基材に穴を設けて、該穴を金メッキで充填
し、さらに該金メッキを生長させて金バンプを形成し、
該バンプを介して半導体チップの接続端子と基板の接続
端子を接続することを特徴とする。また、該接着性を有
する性絶縁層を有する基材に穴を設けて、該穴に柱状金
メッキを形成し、該柱状金メッキを介して半導体チップ
の接続端子と基板の接続端子を接続することを特徴とす
る。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、樹脂流れが少ない熱可塑性樹脂で加熱時に結晶化が
進み融点が上昇する接着性を有する絶縁層を有する基材
を用いることを特徴とする。また、該接着性を有する絶
縁層を有する基材に穴を設けて、該穴を金メッキで充填
し、さらに該金メッキを生長させて金バンプを形成し、
該バンプを介して半導体チップの接続端子と基板の接続
端子を接続することを特徴とする。また、該接着性を有
する性絶縁層を有する基材に穴を設けて、該穴に柱状金
メッキを形成し、該柱状金メッキを介して半導体チップ
の接続端子と基板の接続端子を接続することを特徴とす
る。
【０００５】
【作用】本発明によれば、樹脂流れが少ない熱可塑性樹
脂で加熱時に結晶化が進み融点が上昇する接着性を有す
る絶縁層を有する基材を用いることにより、該接着性を
有する絶縁層は、基板として、また接着層として、また
アンダーフィルとしての作用を兼ね備えているので、低
コストで、信頼性の高い小型パッケージの実現を可能と
する。また、該接着性を有する絶縁層を有する基材に穴
を設けて、該穴を金メッキで充填し、さらに該金メッキ
を生長させて金バンプを形成し、該バンプを介して半導
体チップの接続端子と基板の接続端子を接続することに
より、低コストで、接続の信頼性の高いパッケージの実
現を可能とする。また、該接着性を有する絶縁層を有す
る基材に穴を設けて、該穴に柱状金メッキを形成し、該
柱状金メッキを介して半導体チップの接続端子と基板の
接続端子を接続することにより、低コストで、接続の信
頼性の高いパッケージの実現を可能とする。
脂で加熱時に結晶化が進み融点が上昇する接着性を有す
る絶縁層を有する基材を用いることにより、該接着性を
有する絶縁層は、基板として、また接着層として、また
アンダーフィルとしての作用を兼ね備えているので、低
コストで、信頼性の高い小型パッケージの実現を可能と
する。また、該接着性を有する絶縁層を有する基材に穴
を設けて、該穴を金メッキで充填し、さらに該金メッキ
を生長させて金バンプを形成し、該バンプを介して半導
体チップの接続端子と基板の接続端子を接続することに
より、低コストで、接続の信頼性の高いパッケージの実
現を可能とする。また、該接着性を有する絶縁層を有す
る基材に穴を設けて、該穴に柱状金メッキを形成し、該
柱状金メッキを介して半導体チップの接続端子と基板の
接続端子を接続することにより、低コストで、接続の信
頼性の高いパッケージの実現を可能とする。
【０００６】
【実施例】以下、本発明に係るパッケージ及びその製造
方法に関する好適な実施例について添付図面とともに説
明する。図では、説明上一部のみ示す。 図１（ａ）は、パッケージと半導体チップの接続に
ワイヤーボンディングを用いた、本発明に係るパッケー
ジの断面図である。図１（ｂ）は、パッケージと半導体
チップの接続に金バンプを用いた、本発明に係るパッケ
ージの断面図である。図１（ｃ）は、ベース基材に半導
体チップを収容する凹形状を有し、該凹形状に収容した
半導体チップの接続端子と金バンプを接続する、本発明
に係るパッケージの断面図である。図１（ｄ）は、柱状
金メッキを介して半導体チップの接続端子と基板の接続
端子を接続する、本発明に係るパッケージの断面図であ
る。
方法に関する好適な実施例について添付図面とともに説
明する。図では、説明上一部のみ示す。 図１（ａ）は、パッケージと半導体チップの接続に
ワイヤーボンディングを用いた、本発明に係るパッケー
ジの断面図である。図１（ｂ）は、パッケージと半導体
チップの接続に金バンプを用いた、本発明に係るパッケ
ージの断面図である。図１（ｃ）は、ベース基材に半導
体チップを収容する凹形状を有し、該凹形状に収容した
半導体チップの接続端子と金バンプを接続する、本発明
に係るパッケージの断面図である。図１（ｄ）は、柱状
金メッキを介して半導体チップの接続端子と基板の接続
端子を接続する、本発明に係るパッケージの断面図であ
る。
【０００７】 図２（ａ）は、樹脂流れが少ない熱可
塑性樹脂で加熱時に結晶化が進み融点が上昇する接着性
を有する絶縁層（以下、接着性絶縁層という）と該接着
性絶縁層に被着した金属回路層を有する基材の断面図で
ある。図２（ｂ）は、該金属回路層に所要の金属回路を
形成した状態の断面図である。該金属回路は通常のプリ
ント配線基板の製造工程を経て形成することができる。
図２（ｃ）は、所要の回路を形成した前記基材に、ワイ
ヤーボンディングするための所要の外形加工（本実施例
ではスリット加工を例示する）を行った後、半導体チッ
プ（９０）を位置決めして搭載し、接着性絶縁層に加温
・加圧及び超音波を加えて前記基材と前記半導体チップ
を固着した状態の断面図である。その後、該金属回路層
の接続端子と半導体チップの接続端子をワイヤーボンデ
ィグで接続して樹脂封止すると、図１（ａ）に示した本
発明に係るパッケージとなる。尚、本実施例ではパッケ
ージの外部接続端子として半田ボールを例示した。ま
た、例えばメタルＢＧＡ等の金属基板の絶縁層として、
同様な利用方法により本発明を適用できることは勿論で
ある。
塑性樹脂で加熱時に結晶化が進み融点が上昇する接着性
を有する絶縁層（以下、接着性絶縁層という）と該接着
性絶縁層に被着した金属回路層を有する基材の断面図で
ある。図２（ｂ）は、該金属回路層に所要の金属回路を
形成した状態の断面図である。該金属回路は通常のプリ
ント配線基板の製造工程を経て形成することができる。
図２（ｃ）は、所要の回路を形成した前記基材に、ワイ
ヤーボンディングするための所要の外形加工（本実施例
ではスリット加工を例示する）を行った後、半導体チッ
プ（９０）を位置決めして搭載し、接着性絶縁層に加温
・加圧及び超音波を加えて前記基材と前記半導体チップ
を固着した状態の断面図である。その後、該金属回路層
の接続端子と半導体チップの接続端子をワイヤーボンデ
ィグで接続して樹脂封止すると、図１（ａ）に示した本
発明に係るパッケージとなる。尚、本実施例ではパッケ
ージの外部接続端子として半田ボールを例示した。ま
た、例えばメタルＢＧＡ等の金属基板の絶縁層として、
同様な利用方法により本発明を適用できることは勿論で
ある。
【０００８】 図３（ａ）は、接着性絶縁層（１０）
と該接着性絶縁層に被着した所要の金属回路を形成した
金属回路層（２０）を有する基材の該接着性絶縁層に、
該金属回路層に至る穴（３０）をレーザー加工を用いて
穴明した状態の断面図である。このレーザー加工は、ビ
ルドアップ工法等に採用されているものを適用できる。
図３（ｂ）は、金メッキ処理を施して、該穴を金メッキ
で充填し、さらに該金メッキを生長させて金バンプ（４
０）を形成した状態の断面図である。この金メッキ処理
は、通常のプリント配線基板の製造工程で採用される金
メッキが適用できる。図３（ｃ）は、該金バンプを形成
した前記基材に半導体チップ（９０）を位置決めして搭
載し、接着性絶縁層に加温・加圧及び超音波を加えて前
記基材と前記半導体チップを固着した状態の断面図であ
る。このとき、位置決めにより該金バンプと該半導体チ
ップの接続端子が接続され、また、該接着性絶縁層は、
前記基材と半導体チップの間を空隙が無い状態で埋め込
み、アンダーフィルの効果を果たす。こうして図１
（ｂ）に示した本発明に係るパッケージとなる。尚、本
実施例ではパッケージの外部接続端子として半田ボール
を例示した。図３（ｄ）は、パッケージ外周に金バンプ
を配して面実装を可能とした、図１（ｂ）に示した本発
明に係るパッケージの他の実施例の断面図である。
と該接着性絶縁層に被着した所要の金属回路を形成した
金属回路層（２０）を有する基材の該接着性絶縁層に、
該金属回路層に至る穴（３０）をレーザー加工を用いて
穴明した状態の断面図である。このレーザー加工は、ビ
ルドアップ工法等に採用されているものを適用できる。
図３（ｂ）は、金メッキ処理を施して、該穴を金メッキ
で充填し、さらに該金メッキを生長させて金バンプ（４
０）を形成した状態の断面図である。この金メッキ処理
は、通常のプリント配線基板の製造工程で採用される金
メッキが適用できる。図３（ｃ）は、該金バンプを形成
した前記基材に半導体チップ（９０）を位置決めして搭
載し、接着性絶縁層に加温・加圧及び超音波を加えて前
記基材と前記半導体チップを固着した状態の断面図であ
る。このとき、位置決めにより該金バンプと該半導体チ
ップの接続端子が接続され、また、該接着性絶縁層は、
前記基材と半導体チップの間を空隙が無い状態で埋め込
み、アンダーフィルの効果を果たす。こうして図１
（ｂ）に示した本発明に係るパッケージとなる。尚、本
実施例ではパッケージの外部接続端子として半田ボール
を例示した。図３（ｄ）は、パッケージ外周に金バンプ
を配して面実装を可能とした、図１（ｂ）に示した本発
明に係るパッケージの他の実施例の断面図である。
【０００９】 図４（ａ）は、ベース基材（５０）に
半導体チップを収容するための凹形状を形成して、該凹
形状内部に半導体チップを収容した状態を示す断面図で
ある。該ベース基材（５０）には、金属、セラミック、
樹脂等、通常のパッケージに用いられる材質を適用でき
る。図４（ｂ）は、図３（ａ）乃至図３（ｂ）の工程を
経た基材を、図３（ｃ）の工程により該ベース基材の該
凹形状内部に収容された半導体チップを固着した状態の
断面図である。このとき、接着性絶縁層（１０）は該ベ
ース基材の表面にも接着して固着する。こうして図１
（ｃ）に示した本発明に係るパッケージとなる。尚、本
実施例ではパッケージの外部接続端子として半田ボール
を例示した。本実施例では、半導体チップを収容する部
位として凹形状を例示したが、例えば金属絞り加工によ
り半導体チップを収容する部位を形成したパッケージに
も、本発明を適用できることは勿論である。図４（ｃ）
は、図１（ｃ）に示した本発明に係る多層パッケージの
実施例を示した断面図である。多層化は、通常のプリン
ト配線基板に、加熱時に結晶化が進み融点が上昇する接
着性絶縁層（１０）と該接着性絶縁層に所要の金属回路
を形成した金属回路層（２０）を有する基材を固着し
て、ビルドアップ工法を適用して容易に製造することが
でき、接着性絶縁層（１０）にレーザー加工等で穴明し
て該穴に金属メッキ（４５）を施して層間を導通させ、
これを複数回繰り返すことによって所要の多層を形成す
る。該接着性絶縁層は、加熱によって融点が上昇するの
で、積層を複数回繰り返しても、加熱固着した層が再加
熱によって溶けることがないので、容易に多層構造を形
成することができる。また、図４（ｄ）は、接着性絶縁
層（１０）と該接着性絶縁層の表裏に所要の金属回路を
形成した金属回路層（２０）を有する本発明に係るパッ
ケージの実施例である。本発明に係るパッケージの他の
実施例においても、多層化は同様に可能であり、本発明
はパッケージの層数に関わらず適用できる。
半導体チップを収容するための凹形状を形成して、該凹
形状内部に半導体チップを収容した状態を示す断面図で
ある。該ベース基材（５０）には、金属、セラミック、
樹脂等、通常のパッケージに用いられる材質を適用でき
る。図４（ｂ）は、図３（ａ）乃至図３（ｂ）の工程を
経た基材を、図３（ｃ）の工程により該ベース基材の該
凹形状内部に収容された半導体チップを固着した状態の
断面図である。このとき、接着性絶縁層（１０）は該ベ
ース基材の表面にも接着して固着する。こうして図１
（ｃ）に示した本発明に係るパッケージとなる。尚、本
実施例ではパッケージの外部接続端子として半田ボール
を例示した。本実施例では、半導体チップを収容する部
位として凹形状を例示したが、例えば金属絞り加工によ
り半導体チップを収容する部位を形成したパッケージに
も、本発明を適用できることは勿論である。図４（ｃ）
は、図１（ｃ）に示した本発明に係る多層パッケージの
実施例を示した断面図である。多層化は、通常のプリン
ト配線基板に、加熱時に結晶化が進み融点が上昇する接
着性絶縁層（１０）と該接着性絶縁層に所要の金属回路
を形成した金属回路層（２０）を有する基材を固着し
て、ビルドアップ工法を適用して容易に製造することが
でき、接着性絶縁層（１０）にレーザー加工等で穴明し
て該穴に金属メッキ（４５）を施して層間を導通させ、
これを複数回繰り返すことによって所要の多層を形成す
る。該接着性絶縁層は、加熱によって融点が上昇するの
で、積層を複数回繰り返しても、加熱固着した層が再加
熱によって溶けることがないので、容易に多層構造を形
成することができる。また、図４（ｄ）は、接着性絶縁
層（１０）と該接着性絶縁層の表裏に所要の金属回路を
形成した金属回路層（２０）を有する本発明に係るパッ
ケージの実施例である。本発明に係るパッケージの他の
実施例においても、多層化は同様に可能であり、本発明
はパッケージの層数に関わらず適用できる。
【００１０】 図５（ａ）は、接着性絶縁層（１０）
と該接着性絶縁層の片方側に金属回路層（２０）を有す
る基材を用いて、該接着性絶縁層の該金属回路層のある
面の他方側に金メッキ耐性を有するドライフィルム（６
０）を被着した後、該接着性絶縁層に該ドライフィルム
側から、該金属回路層に至る穴（３０）をレーザー加工
を用いて穴明した状態の断面図である。このレーザー加
工は、ビルドアップ工法等に採用されているものを適用
できる。図５（ｂ）は、金メッキ処理を施して、該穴を
金メッキで充填した状態の断面図である。この金メッキ
処理は、通常のプリント配線基板の製造工程で採用され
る金メッキが適用できる。図５（ｃ）は、金メッキ処理
を施した前記基材の該金属回路層をエッチングして除去
し、また、ドライフィルムを剥離した状態の断面図であ
る。金属回路層のエッチング及びにドライフィルム剥離
は、通常のプリント配線基板の製造工程を適用できる。
こうして、片方が該接着性絶縁層より突出した柱状金メ
ッキ（７０）を形成することができる。その後、基板
（８０）の上に、柱状金メッキを有する前記接着性絶縁
層と半導体チップ（９０）を位置決めして搭載し、該接
着性絶縁層に加温・加圧及び超音波を加えて該接着性絶
縁層を介して前記基板と前記半導体チップを固着する。
このとき、該柱状金メッキは、加圧により前記突出部位
は下方に押され且つ変形し、位置決めにより該柱状金メ
ッキと該半導体チップの接続端子が接続される。また該
接着性絶縁層は、前記基板と前記半導体チップの間を空
隙が無い状態で埋め込み、アンダーフィルの効果を果た
す。こうして図１（ｄ）に示した本発明に係るパッケー
ジとなる。本実施例は、半導体チップと基板の接続を例
示したが、基板に代えて半導体チップと半導体チップの
接続にも、同様な構造および同様な工法により本発明を
適用できることは勿論である。
と該接着性絶縁層の片方側に金属回路層（２０）を有す
る基材を用いて、該接着性絶縁層の該金属回路層のある
面の他方側に金メッキ耐性を有するドライフィルム（６
０）を被着した後、該接着性絶縁層に該ドライフィルム
側から、該金属回路層に至る穴（３０）をレーザー加工
を用いて穴明した状態の断面図である。このレーザー加
工は、ビルドアップ工法等に採用されているものを適用
できる。図５（ｂ）は、金メッキ処理を施して、該穴を
金メッキで充填した状態の断面図である。この金メッキ
処理は、通常のプリント配線基板の製造工程で採用され
る金メッキが適用できる。図５（ｃ）は、金メッキ処理
を施した前記基材の該金属回路層をエッチングして除去
し、また、ドライフィルムを剥離した状態の断面図であ
る。金属回路層のエッチング及びにドライフィルム剥離
は、通常のプリント配線基板の製造工程を適用できる。
こうして、片方が該接着性絶縁層より突出した柱状金メ
ッキ（７０）を形成することができる。その後、基板
（８０）の上に、柱状金メッキを有する前記接着性絶縁
層と半導体チップ（９０）を位置決めして搭載し、該接
着性絶縁層に加温・加圧及び超音波を加えて該接着性絶
縁層を介して前記基板と前記半導体チップを固着する。
このとき、該柱状金メッキは、加圧により前記突出部位
は下方に押され且つ変形し、位置決めにより該柱状金メ
ッキと該半導体チップの接続端子が接続される。また該
接着性絶縁層は、前記基板と前記半導体チップの間を空
隙が無い状態で埋め込み、アンダーフィルの効果を果た
す。こうして図１（ｄ）に示した本発明に係るパッケー
ジとなる。本実施例は、半導体チップと基板の接続を例
示したが、基板に代えて半導体チップと半導体チップの
接続にも、同様な構造および同様な工法により本発明を
適用できることは勿論である。
【００１１】
【発明の効果】本発明によれば、樹脂流れが少ない熱可
塑性樹脂で加熱時に結晶化が進み融点が上昇する接着性
を有する絶縁層を有する基材を用いることにより、該接
着性を有する絶縁層は、基板として、また接着層とし
て、またアンダーフィルとしての作用を兼ね備えている
ので、低コストで、信頼性の高い小型パッケージを実現
する。また、該接着性を有する絶縁層を有する基材に穴
を設けて、該穴を金メッキで充填し、さらに該金メッキ
を生長させて金バンプを形成し、該バンプを介して半導
体チップの接続端子と基板の接続端子を接続することに
より、低コストで、接続の信頼性の高いパッケージを実
現する。また、該接着性を有する絶縁層を有する基材に
穴を設けて、該穴に柱状金メッキを形成し、該柱状金メ
ッキを介して半導体チップの接続端子と基板の接続端子
を接続することにより、低コストで、接続の信頼性の高
いパッケージを実現する。
塑性樹脂で加熱時に結晶化が進み融点が上昇する接着性
を有する絶縁層を有する基材を用いることにより、該接
着性を有する絶縁層は、基板として、また接着層とし
て、またアンダーフィルとしての作用を兼ね備えている
ので、低コストで、信頼性の高い小型パッケージを実現
する。また、該接着性を有する絶縁層を有する基材に穴
を設けて、該穴を金メッキで充填し、さらに該金メッキ
を生長させて金バンプを形成し、該バンプを介して半導
体チップの接続端子と基板の接続端子を接続することに
より、低コストで、接続の信頼性の高いパッケージを実
現する。また、該接着性を有する絶縁層を有する基材に
穴を設けて、該穴に柱状金メッキを形成し、該柱状金メ
ッキを介して半導体チップの接続端子と基板の接続端子
を接続することにより、低コストで、接続の信頼性の高
いパッケージを実現する。
【図１】本発明に係るパッケージの断面図。
【図２】パッケージと半導体チップの接続にワイヤーボ
ンディングを用いた、本発明に係るパッケージの断面
図。
ンディングを用いた、本発明に係るパッケージの断面
図。
【図３】パッケージと半導体チップの接続に金バンプを
用いた、本発明に係るパッケージの断面図。
用いた、本発明に係るパッケージの断面図。
【図４】ベース基材に半導体チップを収容する凹形状を
有し、該凹形状に収容した半導体チップの接続端子と金
バンプを接続する本発明に係るパッケージの断面図。
有し、該凹形状に収容した半導体チップの接続端子と金
バンプを接続する本発明に係るパッケージの断面図。
【図５】柱状金メッキを介して半導体チップの接続端子
と基板の接続端子を接続する、本発明に係るパッケージ
の断面図である。
と基板の接続端子を接続する、本発明に係るパッケージ
の断面図である。
１０ 接着性絶縁層 ２０ 金属回路層 ３０ 穴 ４０ 金バンプ ４５ 金属メッキ ５０ ベース基板 ６０ ドライフィルム ７０ 柱状金メッキ ８０ 基板 ９０ 半導体チップ
Claims (7)
- 【請求項１】半導体チップを搭載するための半導体パッ
ケージにおいて、樹脂流れが少ない熱可塑性樹脂で加熱
時に結晶化が進み融点が上昇する接着性を有する絶縁
層、該接着性を有する絶縁層に被着した金属回路層を有
する半導体パッケージ。 - 【請求項２】請求項１に記載の半導体パッケージにおい
て、該半導体パッケージの接続端子と半導体チップの接
続端子をワイヤーボンディングにより接続することを特
徴とする半導体パッケージ。 - 【請求項３】請求項１に記載の半導体パッケージにおい
て、樹脂流れが少ない熱可塑性樹脂で加熱時に結晶化が
進み融点が上昇する接着性を有する絶縁層に金属回路層
に至る穴を設けて該穴を金メッキで充填し、さらに該金
メッキを生長させて金バンプを形成して、該バンプと半
導体チップの接続端子を接続することを特徴とする半導
体パッケージ。 - 【請求項４】請求項３に記載の半導体パッケージにおい
て、ベース基材に半導体チップを収容する凹形状を有
し、該凹形状に収容した半導体チップの接続端子と金バ
ンプを接続することを特徴とする半導体パッケージ。 - 【請求項５】請求項１乃至請求項４に記載の半導体パッ
ケージにおいて、複数の接着性を有する絶縁層と複数の
金属回路層を有する多層構造を特徴とする半導体パッケ
ージ。 - 【請求項６】半導体チップを搭載するための半導体パッ
ケージにおいて、樹脂流れが少ない熱可塑性樹脂で加熱
時に結晶化が進み融点が上昇する接着性を有する絶縁層
を有する基材に穴を設けて、該穴に柱状金メッキを形成
し、該柱状金メッキを介して半導体チップの接続端子と
基板の接続端子を接続することを特徴とする半導体パッ
ケージ。 - 【請求項７】請求項１乃至請求項６に記載の電子部品用
パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188419A JP2001332657A (ja) | 2000-05-19 | 2000-05-19 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188419A JP2001332657A (ja) | 2000-05-19 | 2000-05-19 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332657A true JP2001332657A (ja) | 2001-11-30 |
Family
ID=18688206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000188419A Pending JP2001332657A (ja) | 2000-05-19 | 2000-05-19 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156436A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| TWI427753B (zh) * | 2010-05-20 | 2014-02-21 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
-
2000
- 2000-05-19 JP JP2000188419A patent/JP2001332657A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156436A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TWI427753B (zh) * | 2010-05-20 | 2014-02-21 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861295B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| US6528893B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| US10356911B2 (en) | Electronic device module and method of manufacturing the same | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2001332657A (ja) | 半導体パッケージ | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20071102 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A072 | Dismissal of procedure |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A072 |