JP4628008B2 - シリコン基板を有する電子回路装置 - Google Patents
シリコン基板を有する電子回路装置 Download PDFInfo
- Publication number
- JP4628008B2 JP4628008B2 JP2004105220A JP2004105220A JP4628008B2 JP 4628008 B2 JP4628008 B2 JP 4628008B2 JP 2004105220 A JP2004105220 A JP 2004105220A JP 2004105220 A JP2004105220 A JP 2004105220A JP 4628008 B2 JP4628008 B2 JP 4628008B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- passive element
- electronic circuit
- recess
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 199
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 199
- 239000010703 silicon Substances 0.000 title claims abstract description 199
- 239000000758 substrate Substances 0.000 title claims abstract description 182
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/0401—Gullies for use in roads or pavements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
- E03F2005/065—Gully gratings with elastic locking elements
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
- E03F2005/066—Gully gratings with means for protecting against vandalism
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
絶縁基板102の表面には、回路パターンが印刷され(図示せず)、その回路パターンによって、能動部品(ダイオード、トランジスタ、IC等)100と受動部品(抵抗、コンデンサ、インダクタ等)101とが、電気的に接続される。
半導体素子を含み、かつ、窪みを形成したシリコン基板と、
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記シリコン基板の窪みに、前記受動素子を埋め込み、かつ、前記シリコン基板に形成された、半導体素子と、前記受動素子とを電気的に接続することを特徴とする。
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記シリコン基板の窪みが、前記受動素子を接続するコネクタの役割をし、前記窪みに受動素子を挿入することで、前記半導体素子と、前記受動素子とが電気的に接続されることを特徴とする。
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記半導体素子を形成するシリコン基板の貫通孔に、シリコン基板の表面と裏面を接続するための接続素子を埋め込み、
前記接続素子を介して、前記半導体素子と前記受動素子とが電気的に接続される電子回路において、
前記接続素子は、表面が絶縁物の樹脂からなることを特徴とする。
また、表面に半導体素子を含み、かつ、裏面に窪みを有し、前記窪みの中に、表面と裏面を貫通する少なくとも1つの貫通孔を有するシリコン基板と、
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記半導体素子を形成するシリコン基板の貫通孔に、シリコン基板の表面と裏面を接続するための接続素子を埋め込み、
かつ、前記シリコン基板の窪みに、前記受動素子を配置し、
前記接続素子を介して、半導体素子と受動素子とが電気的に接続される電子回路において、
前記接続素子は、表面が絶縁性の樹脂からなることを特徴とする。
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記受動素子には、前記貫通孔に合う突起状の端子があり、
前記半導体素子を形成するシリコン基板の裏面側の貫通孔から、前記受動素子の突起状の端子を埋め込み、かつ、前記シリコン基板に形成された、半導体素子と、前記受動素子とを、電気的に接続することを特徴とする。
前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つの受動素子とからなり、
前記受動素子には、前記貫通孔に合う突起状の端子があり、
前記半導体素子を形成するシリコン基板の裏面側の貫通孔から、前記受動素子の突起状の端子を埋め込み、かつ、前記シリコン基板に形成された、半導体素子と、前記受動素子とを、電気的に接続することを特徴とする。
前記シリコン基板の窪みに合う、突起状の電極を有する、シリコンのプレーナ・プロセスとは別のプロセスで形成された少なくとも1つのアンテナとからなり、
前記シリコン基板の窪みに、前記アンテナの突起状の電極を挿入し、かつ、前記シリコン基板に形成された、整流素子と、前記アンテナとを電気的に接続し、かつ、商用電波を利用して、エネルギーを蓄えることを特徴とする。
シリコン基板1には、表面と裏面があり、図1の上側が表面であり、下側が裏面である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、図示しないトランジスタや、抵抗、容量といった素子が形成されている。プレーナ・プロセスとは、半導体基板上に直接集積回路を形成する技術を言い、堆積・エッチング・ドーピング・熱処理等を用いる方法である。
このようにすることで、従来シリコンのプレーナ・プロセスでは実現できなかった大容量のコンデンサや高いインダクタンス値のコイルを、シリコン基板上の半導体素子で作製した電子回路で、使用することができ、かつ、電子回路装置の大きさを小形化することができる。
第一の方法は、受動素子の端子が、シリコン基板の表面側に存在する場合であり、シリコン基板の窪みに、接着剤3を注入する方法である。その場合は、まず、窪みを形成したシリコン基板1に、接着剤3を適量注入し、その窪みに受動素子2を挿入して、接合させる。接合後、図2に示すように、受動素子の端子と、シリコン基板上の素子とをワイヤー・ボンディング11により電気的に接続することができる。
シリコン基板1には、表面と裏面があり、図4の上側が表面であり、下側が裏面である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。
シリコン基板1には、表面と裏面があり、図5の上側が表面であり、下側が裏面である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。
シリコン基板1には、表面と裏面があり、図9は表面の平面図である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。シリコン基板1には、凸状の窪み4が形成されており、その部分に合うように、凸状の形状をもつ受動素子2が挿入されている。シリコン基板の窪みが四角形の場合、受動素子の向きが180度回転して、誤った向きに、受動素子がシリコン基板に挿入される可能性があるが、凸状の窪みを設けることで、受動素子の向きを誤って挿入することを回避することができる。
挿入した受動素子2とシリコン基板1との電気的な接続は、前述と同等である。
シリコン基板1には、表面と裏面があり、図10は表面の平面図である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。シリコン基板1には、凹状の窪み5が形成されており、その部分に合うように、凹状の形状をもつ受動素子2が挿入されている。シリコン基板の窪みが四角形の場合、受動素子の向きが180度回転して、誤った向きに、受動素子がシリコン基板に挿入される可能性があるが、凹状の窪みを設けることで、受動素子の向きを誤って挿入することを回避することができる。
挿入した受動素子2とシリコン基板1との電気的な接続は、前述と同等である。
シリコン基板1には、表面と裏面があり、図1の上側が表面であり、下側が裏面である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。図1との違いは、シリコン基板の裏面に窪みが形成され、かつ、その窪みに受動素子2が挿入されている点である。
窪みをシリコン基板1の裏面に形成することで、シリコン基板1の表面上に、有効に半導体素子を形成することが可能となる。
シリコン基板1には、裏面側に2段階の深さの窪みが形成されており、かつ、その窪みの中に貫通孔が2箇所形成されおり、その貫通孔に接続素子7が挿入されている。接続素子7の上部(釘型の金属の頭部分)に、受動素子2の端子が接続されている。受動素子2と接続素子7の上部との接着及び電気的接続は、導電性接着剤や、低融点金属を使用して容易に実現することができる。
シリコン基板1には、表面と裏面があり、図16の上側が表面であり、下側が裏面である。シリコン基板1の表面には、シリコンのプレーナ・プロセスを用いて、トランジスタや、抵抗、容量といった素子が形成されている。また、シリコン基板1には、貫通孔が形成されている。その貫通孔に合うように、受動素子2には、端子を有する突起が設けられており、その受動素子2の突起をシリコン基板1の貫通孔に、シリコン基板1の表面から挿入する。受動素子2と半導体素子との接続は、実施例2と同様である。
また、図16において、窪みが、半導体素子が形成されていない裏面にある場合(受動素子2をシリコン基板の裏面から挿入する場合)は、受動素子2の足の先端部分の端子と、半導体素子とを半導体素子が形成されているシリコン基板の表面でワイヤー・ボンディングによって電気的に接続する。
以上、受動素子をシリコン基板に埋め込むこと説明したが、受動素子の換わりに、センサ素子を埋め込むことで、小形でかつ高感度のセンサを含む電子回路を構築することができる。例えば、信号処理回路を有するシリコン基板上に磁気を検出するための磁性体をつけて、シリコン基板と一体化した磁気センサに比較して、磁気を検出するための感度の高い磁気センサをシリコンのプレーナ・プロセスとは別のプロセスで作製し、信号処理回路を含むシリコン基板に挿入することで、感度の高い小形の磁気センサを構築することができる。
2 受動素子
3 接着剤
4 シリコン基板に形成された窪みの凸部
5 シリコン基板に形成された窪みの凹部
7 接続素子
8 アンテナ
12 導電性接着剤
13 ポリ・シリコン配線
Claims (2)
- 表面および裏面を有するシリコン基板と、
前記シリコン基板の前記表面に形成された半導体素子と、
前記シリコン基板の前記裏面に形成された窪みと、
前記窪みの内部に沿って前記窪みの底から前記シリコン基板の前記裏面まで形成された配線と、
前記窪みの内部に挿入され、前記窪みの底において前記配線と導通している端子を有する、前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された受動素子と、
を有し、
前記半導体素子と前記受動素子とが前記配線を介して電気的に接続されている、シリコン基板を有する電子回路装置。 - 表面および裏面を有するシリコン基板と、
前記シリコン基板の前記表面に形成された半導体素子と、
前記シリコン基板の前記裏面に形成された窪みと、
前記窪みの底に設けられ、前記シリコン基板を前記表面まで貫通する貫通孔と、
前記貫通孔に挿入された、電気的接続をするための頭の部分と周囲を弾力のある絶縁性樹脂で覆われている胴体部分とを有する釘型の導電材料からなる接続素子と、
前記窪みの内部に挿入され、前記釘型の導電材料の前記頭の部分と接続される端子を有する、前記半導体素子を形成したシリコンのプレーナ・プロセスとは別のプロセスで形成された受動素子と、
を有し、
前記接続素子を介して、前記半導体素子と前記受動素子とが電気的に接続されている、シリコン基板を有する電子回路装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105220A JP4628008B2 (ja) | 2004-03-31 | 2004-03-31 | シリコン基板を有する電子回路装置 |
US11/093,614 US20050233518A1 (en) | 2004-03-31 | 2005-03-30 | Electronic circuit device having silicon substrate |
TW094110078A TWI415229B (zh) | 2004-03-31 | 2005-03-30 | 具有矽基體之電子電路裝置 |
CNB2005100717000A CN100557790C (zh) | 2004-03-31 | 2005-03-31 | 具有硅衬底的电子电路器件 |
KR1020050027157A KR101124891B1 (ko) | 2004-03-31 | 2005-03-31 | 실리콘 기판을 갖는 전자 회로 장치 |
US12/288,814 US7855429B2 (en) | 2004-03-31 | 2008-10-23 | Electronic circuit device having silicon substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105220A JP4628008B2 (ja) | 2004-03-31 | 2004-03-31 | シリコン基板を有する電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294419A JP2005294419A (ja) | 2005-10-20 |
JP4628008B2 true JP4628008B2 (ja) | 2011-02-09 |
Family
ID=35067613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105220A Expired - Fee Related JP4628008B2 (ja) | 2004-03-31 | 2004-03-31 | シリコン基板を有する電子回路装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20050233518A1 (ja) |
JP (1) | JP4628008B2 (ja) |
KR (1) | KR101124891B1 (ja) |
CN (1) | CN100557790C (ja) |
TW (1) | TWI415229B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100586253C (zh) * | 2005-11-09 | 2010-01-27 | 皇家飞利浦电子股份有限公司 | 包装、包装载体及其制造方法、诊断设备及其制造方法 |
JP4955349B2 (ja) * | 2006-09-07 | 2012-06-20 | 新光電気工業株式会社 | 半導体装置 |
US7767486B2 (en) | 2007-11-21 | 2010-08-03 | Intel Corporation | High-volume on-wafer heterogeneous packaging of optical interconnects |
JP2009239675A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 通信モジュールおよび電子機器 |
US20100200949A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Method for tuning the threshold voltage of a metal gate and high-k device |
JP5139347B2 (ja) * | 2009-02-18 | 2013-02-06 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
FR3093592B1 (fr) | 2019-03-04 | 2021-05-07 | St Microelectronics Tours Sas | Circuit intégré comportant un condensateur tridimensionnel |
US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919548A (en) * | 1996-10-11 | 1999-07-06 | Sandia Corporation | Chemical-mechanical polishing of recessed microelectromechanical devices |
JP2002016171A (ja) * | 2000-06-29 | 2002-01-18 | Sharp Corp | 半導体装置 |
US6630725B1 (en) * | 2000-10-06 | 2003-10-07 | Motorola, Inc. | Electronic component and method of manufacture |
JP3492348B2 (ja) * | 2001-12-26 | 2004-02-03 | 新光電気工業株式会社 | 半導体装置用パッケージの製造方法 |
US20030122175A1 (en) * | 2001-12-28 | 2003-07-03 | Buskirk Peter Van | Integrated passive devices formed by demascene processing |
WO2003085736A1 (en) * | 2002-04-11 | 2003-10-16 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing same |
US7049170B2 (en) * | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
-
2004
- 2004-03-31 JP JP2004105220A patent/JP4628008B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-30 TW TW094110078A patent/TWI415229B/zh not_active IP Right Cessation
- 2005-03-30 US US11/093,614 patent/US20050233518A1/en not_active Abandoned
- 2005-03-31 KR KR1020050027157A patent/KR101124891B1/ko active IP Right Grant
- 2005-03-31 CN CNB2005100717000A patent/CN100557790C/zh not_active Expired - Fee Related
-
2008
- 2008-10-23 US US12/288,814 patent/US7855429B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20060045375A (ko) | 2006-05-17 |
US20050233518A1 (en) | 2005-10-20 |
US20090065894A1 (en) | 2009-03-12 |
CN100557790C (zh) | 2009-11-04 |
US7855429B2 (en) | 2010-12-21 |
JP2005294419A (ja) | 2005-10-20 |
KR101124891B1 (ko) | 2012-03-27 |
TW200539404A (en) | 2005-12-01 |
CN1681108A (zh) | 2005-10-12 |
TWI415229B (zh) | 2013-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855429B2 (en) | Electronic circuit device having silicon substrate | |
US7508057B2 (en) | Electronic component device | |
CN108021867B (zh) | 屏幕下方传感器组件 | |
JP4867990B2 (ja) | メモリカード | |
US8624380B2 (en) | Vertical mount package for MEMS sensors | |
EP1860418A1 (en) | A method for fabricating a pressure sensor using SOI wafers | |
US7408257B2 (en) | Packaging chip and packaging method thereof | |
JP2008541441A (ja) | 傾斜コンタクトパッドを有するシリコンチップ及びそのようなチップを備えた電子モジュール | |
JP2008546174A5 (ja) | ||
US10125012B2 (en) | MEMS device | |
TWI445468B (zh) | 具有小厚度之電腦模組及其製造方法 | |
EP3772223A1 (en) | Wireless earphone | |
US8921955B1 (en) | Semiconductor device with micro electromechanical system die | |
US20110073357A1 (en) | Electronic device and method of manufacturing an electronic device | |
US7315086B2 (en) | Chip-on-board package having flip chip assembly structure and manufacturing method thereof | |
JP2008245111A (ja) | マイクロホン、これを用いた電子機器の組み立て方法及び携帯端末 | |
KR100908452B1 (ko) | 콘덴서 마이크로폰 | |
KR20040097952A (ko) | 커패시턴스형 동적량 센서 | |
EP1966743B1 (en) | A method of producing a transponder and a transponder | |
KR20060044222A (ko) | 가스센서용 초소형 패키지 및 그 제조방법 | |
US10260974B2 (en) | Electronic part with sensor exposed to ambient air | |
US20130168141A1 (en) | Substrate with through-electrode and method for producing same | |
US6771786B1 (en) | Hearing aid including an integrated circuit | |
US10763203B1 (en) | Conductive trace design for smart card | |
JP2016212778A (ja) | デュアルインターフェース通信媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090126 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090313 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4628008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |