JP6908112B2 - 電子部品モジュール及びその製造方法 - Google Patents

電子部品モジュール及びその製造方法 Download PDF

Info

Publication number
JP6908112B2
JP6908112B2 JP2019526965A JP2019526965A JP6908112B2 JP 6908112 B2 JP6908112 B2 JP 6908112B2 JP 2019526965 A JP2019526965 A JP 2019526965A JP 2019526965 A JP2019526965 A JP 2019526965A JP 6908112 B2 JP6908112 B2 JP 6908112B2
Authority
JP
Japan
Prior art keywords
electronic component
layer
wiring
resin structure
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019526965A
Other languages
English (en)
Other versions
JPWO2019004264A1 (ja
Inventor
博史 杣田
博史 杣田
岩本　敬
敬 岩本
良春 末守
良春 末守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019004264A1 publication Critical patent/JPWO2019004264A1/ja
Application granted granted Critical
Publication of JP6908112B2 publication Critical patent/JP6908112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、一般に電子部品モジュール及びその製造方法に関し、より詳細には、電子部品と樹脂構造体とを備える電子部品モジュール及びその製造方法に関する。
従来、電子部品モジュールとして、半導体チップ（電子部品）、絶縁樹脂層（樹脂構造体）、導電ポスト（貫通配線）、接続端子、配線層及び表面層を含む半導体パッケージが知られている（例えば特許文献１参照）。
特許文献１に記載された半導体パッケージでは、半導体チップの上面に接続端子が設けられており、半導体チップの底面部を除く全体、半導体チップ上の接続端子、導電ポスト及び配線層は、絶縁樹脂層により覆われている。導電ポストの材料は、例えばＣｕである。
特開２００５−３１０９５４号公報
特許文献１に記載された従来の電子部品モジュールでは、上述したように、貫通配線が樹脂構造体で覆われている。
しかしながら、一般的に、樹脂と金属とは密着性が低いため、特許文献１に記載された従来の電子部品モジュールでは、貫通配線と樹脂構造体との密着性が低く、その結果、貫通配線が樹脂構造体から剥がれやすくなる可能性があった。
本発明は上記の点に鑑みてなされた発明であり、本発明の目的は、貫通配線を剥がれにくくすることができる電子部品モジュール及びその製造方法を提供することにある。
本発明の一態様に係る電子部品モジュールは、電子部品と、樹脂構造体と、貫通配線と、配線層と、密着層とを備える。前記樹脂構造体は、前記電子部品の少なくとも一部を覆っている。前記貫通配線は、前記樹脂構造体を貫通している。前記配線層は、前記電子部品と前記貫通配線とを電気的に接続している。前記密着層は、少なくとも前記樹脂構造体と前記貫通配線との間に形成されており、かつ、前記樹脂構造体及び前記貫通配線に接触している。前記密着層は、無機絶縁膜を含む。
本発明の一態様に係る電子部品モジュールの製造方法は、積層体を準備する工程と、前記積層体上に、貫通配線の元になる導体ピラーを形成する工程とを有する。前記電子部品モジュールの製造方法は、前記導体ピラーが形成された前記積層体上に電子部品を固定する工程と、前記積層体及び前記導体ピラーの露出面上に、密着層の元になる無機絶縁層を形成する工程と、前記積層体上に、樹脂構造体の元になる樹脂構造層を形成する工程とを更に有する。前記電子部品モジュールの製造方法は、前記樹脂構造層を前記樹脂構造体の厚さになるまで研磨することによって、前記電子部品と前記樹脂構造体と前記貫通配線と前記積層体とを含む構造体を形成する工程と、前記構造体から前記積層体を除去する工程とを更に有する。前記電子部品モジュールの製造方法は、前記電子部品と前記貫通配線とを電気的に接続する配線層を形成する工程を更に有する。前記構造体を形成する工程において、前記樹脂構造層を前記樹脂構造体の厚さになるまで研磨することによって、前記電子部品と前記樹脂構造体と前記貫通配線と前記積層体と前記無機絶縁層とを含む前記構造体を形成する。
本発明の上記態様に係る電子部品モジュール及びその製造方法によれば、貫通配線を剥がれにくくすることができる。
図１は、本発明の実施形態１に係る電子部品モジュールの断面図である。 図２は、同上の電子モジュールを備える通信モジュールの断面図である。 図３Ａ〜図３Ｆは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図４Ａ〜図４Ｅは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図５は、本発明の実施形態２に係る電子部品モジュールの断面図である。 図６Ａ〜図６Ｆは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図７Ａ〜図７Ｅは、同上の電子部品モジュールの製造方法を説明するための断面図である。 図８は、本発明の実施形態３に係る電子部品モジュールの要部の断面図である。
以下、実施形態１〜３に係る電子部品モジュールについて、図面を参照して説明する。
以下の実施形態１〜３に係る電子部品モジュールでは、樹脂構造体と貫通配線とに接触するように、無機絶縁膜を含む密着層が設けられている。
以下の実施形態等において参照する図１、図２、図３Ａ〜図３Ｆ、図４Ａ〜図４Ｅ、図５、図６Ａ〜図６Ｆ及び図７Ａ〜図７Ｅは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
（１）電子部品モジュールの全体構成
以下、実施形態１に係る電子部品モジュール１について、図面を参照して説明する。
実施形態１に係る電子部品モジュール１は、図１に示すように、電子部品２と、樹脂構造体３と、複数（図示例では２つ）の貫通配線４と、複数（図示例では２つ）の配線層５と、密着層６とを備える。電子部品モジュール１では、樹脂構造体３が、電子部品２及び貫通配線４を保持している。電子部品モジュール１では、樹脂構造体３が、外部からの衝撃等から電子部品２を保護している。貫通配線４は、電子部品２の側方に位置し、樹脂構造体３の厚さ方向（所定方向）に樹脂構造体３を貫通している。配線層５は、電子部品２と貫通配線４とを電気的に接続している。
また、電子部品モジュール１は、複数（図示例では２つ）の電極７と、外部接続用配線層８と、複数のレジスト層９，９０とを更に備える。電子部品モジュール１では、外部接続用の電極として複数の電極７が設けられている。外部接続用配線層８は、貫通配線４を回路基板１０（図２参照）に電気的に接続させるために設けられている。レジスト層９は、配線層５上に形成されている。レジスト層９０は、外部接続用配線層８上に形成されている。
電子部品モジュール１は、例えば、電子部品２とは別の電子部品２０（図２参照）と回路基板１０（図２参照）との間に介在させるインタポーザ（Interposer）として用いることができる。回路基板１０は、例えばプリント配線板である。
（２）電子部品モジュールの各構成要素
次に、電子部品モジュール１の各構成要素について、図面を参照して説明する。
（２．１）電子部品
電子部品２は、図１に示すように、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある表面２１及び裏面２２を有する。より詳細には、電子部品２は、板状に形成されており、その厚さ方向において互いに反対側にある表面２１及び裏面２２を有する。また、電子部品２は、側面２３を有する。電子部品２の平面視形状（電子部品２をその厚さ方向から見たときの外周形状）は、長方形状であるが、長方形状に限らず、例えば正方形状であってもよい。
電子部品２は、例えばＳＡＷ（Surface Acoustic Wave）フィルタである。ただし、電子部品２は、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）スイッチ、薄膜コンデンサ、半導体素子であってもよい。上述の別の電子部品２０は、例えば、ＩＣ（Integrated Circuit）、インダクタ、ＳＡＷフィルタである。電子部品モジュール１を備える通信モジュール２００（図２参照）では、ＳＡＷフィルタである電子部品２の表面２１と上述の別の電子部品２０との間に、間隙２０２（図２参照）が形成されている。また、電子部品モジュール１は、複数（図示例では２つ）の導電性バンプ４３により電子部品２０と電気的に接続し、複数（図示例では２つ）の導電性バンプ４４により回路基板１０と電気的に接続している。
電子部品２は、ＳＡＷフィルタの場合、例えば、厚さ方向において互いに反対側にある表面及び裏面を有する圧電基板と、圧電基板の表面上に形成された機能部とを含む。圧電基板は、例えばＬｉＴａＯ3基板又はＬｉＮｂＯ3基板である。圧電基板の厚さは、例えば２００μｍ程度である。機能部は、例えば、１又は複数のＩＤＴ（Interdigital Transducer）電極を含む。機能部は、外部接続用の端子電極を含んでいてもよい。端子電極の数は、１つであっても複数であってもよい。電子部品２がＳＡＷフィルタである場合、電子部品２の表面２１は、例えば、圧電基板の表面のうち露出した部位と、機能部において露出している面とを含む。電子部品２は、ＳＡＷフィルタの場合、バルク（Bulk）の圧電基板を備えた構成に限らず、例えば、シリコン基板とシリコン酸化膜と圧電薄膜とがこの順に積層された積層構造を有し、圧電薄膜上に機能部（ＩＤＴ電極、端子電極等）が形成された構成であってもよい。圧電薄膜は、例えばＬｉＴａＯ3薄膜又はＬｉＮｂＯ3薄膜である。圧電薄膜の厚さは、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとしたときに、３．５λ以下が好ましい。圧電薄膜の厚さは、例えば０．５μｍ程度である。シリコン酸化膜の厚さは、２．０λ以下が好ましい。シリコン酸化膜の厚さは、例えば０．５μｍ程度である。積層構造の厚さは、例えば２００μｍ程度である。
（２．２）樹脂構造体
樹脂構造体３は、図１に示すように、電子部品２を保持するように構成されている。樹脂構造体３は、電子部品モジュール１の第１方向Ｄ１において互いに反対側にある第１面３１及び第２面３２を有する。より詳細には、樹脂構造体３は、板状に形成されており、その厚さ方向において互いに反対側にある第１面３１及び第２面３２を有する。樹脂構造体３の平面視形状（樹脂構造体３をその厚さ方向すなわち第１方向Ｄ１から見たときの外周形状）は、長方形状である。ただし、樹脂構造体３の平面視形状は、長方形状に限らず、例えば正方形状であってもよい。樹脂構造体３の平面サイズは、電子部品２の平面サイズよりも大きい。
樹脂構造体３は、電子部品２の側面２３の一部及び裏面２２を覆っている。つまり、電子部品２は、樹脂構造体３の内側に配置されている。樹脂構造体３は、電子部品２の表面２１を露出させている状態で電子部品２を保持する。
樹脂構造体３は、電気絶縁性を有する樹脂等によって形成されている。また、樹脂構造体３は、例えば、樹脂の他に、樹脂に混合されているフィラーを含んでいるが、フィラーは必須の構成要素ではない。樹脂は、例えば、エポキシ樹脂又はポリイミド樹脂である。ただし、樹脂は、エポキシ樹脂又はポリイミド樹脂に限らず、例えば、アクリル樹脂、ウレタン樹脂、シリコーン樹脂又はフッ素系樹脂であってもよい。フィラーは、例えば、シリカ、アルミナ等の無機フィラーである。樹脂構造体３は、樹脂及びフィラーの他に、例えば、カーボンブラック等の黒色顔料を含んでいてもよい。
また、実施形態１の樹脂構造体３は、電子部品２に接触している。つまり、樹脂構造体３は、電子部品２との間に他の部材を介さずに、電子部品２に接触している状態で電子部品２を保持している。
（２．３）貫通配線
電子部品モジュール１では、図１に示すように、樹脂構造体３における電子部品２の側方に、複数（図示例では２つ）の貫通配線４が配置されている。第１方向Ｄ１と直交する第２方向Ｄ２において、複数の貫通配線４は、電子部品２から離れて位置している。複数の貫通配線４は、樹脂構造体３に保持されている。
貫通配線４は、柱状（ここでは、円柱状）の形状であり、樹脂構造体３の厚さ方向に平行な方向において互いに反対側にある第１端面４１及び第２端面４２を有する。要するに、貫通配線４は、第１方向Ｄ１において互いに反対側にある第１端面４１及び第２端面４２を有する。貫通配線４の第１端面４１には、後述の配線層５の第２端５２が積層されている。これにより、電子部品モジュール１では、貫通配線４と配線層５とが電気的に接続されている。
電子部品モジュール１では、電子部品２に対して、配線層５を介して、貫通配線４が電気的に接続されている。電子部品モジュール１では、貫通配線４の位置及び数は、特に限定されない。
貫通配線４の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、貫通配線４の材料は、例えばＣｕである。貫通配線４の材料は、Ｃｕに限らず、例えばＮｉであってもよい。貫通配線４は、例えば電解めっきによって形成されている。
（２．４）配線層
配線層５は、樹脂構造体３の第１面３１側及び電子部品２の表面２１側において、電子部品２と貫通配線４とを電気的に接続している。配線層５は、電子部品２の表面２１（のうち端子部の表面）に接続されている第１端５１と、貫通配線４に接続されている第２端５２とを有する。配線層５は、電子部品２の表面２１と貫通配線４の第１端面４１と後述の密着層６の第２密着部６２とに跨って配置されている。配線層５の厚さは、例えば５μｍ以上１０μｍ以下である。
配線層５の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、一例として、配線層５の材料は、Ｃｕである。要するに、配線層５は、Ｃｕ層である。配線層５は、単層構造に限らず、複数の層が積層された積層構造であってもよい。配線層５は、例えばスパッタ又はめっきにより形成されている。配線層５の形成方法は、スパッタ又はめっきに限らず、他の形成方法であってもよい。
電子部品モジュール１は、配線層５の他に、貫通配線４を回路基板１０（図２参照）に電気的に接続させるための外部接続用配線層８を更に備える。外部接続用配線層８は、樹脂構造体３の第２面３２側において、樹脂構造体３の第２面３２と貫通配線４の第２端面４２とに跨って形成されている。外部接続用配線層８の厚さは、例えば５μｍ以上１０μｍ以下である。
外部接続用配線層８の材料は、例えば金属又は合金である。実施形態１に係る電子部品モジュール１では、外部接続用配線層８の材料は、配線層５と同様、Ｃｕである。配線層５と同様、外部接続用配線層８は、単層構造に限らず、複数の層が積層された積層構造であってもよい。外部接続用配線層８は、例えばスパッタ又はめっきにより形成されている。なお、外部接続用配線層８の形成方法は、スパッタ又はめっきに限らず、他の形成方法であってもよい。
また、電子部品モジュール１は、外部接続用配線層８上に形成されているレジスト層９０を更に備える。レジスト層９０は、外部接続用配線層８よりもはんだ濡れ性が低い材料により形成されている。レジスト層９０は、例えばポリイミド層である。これにより、電子部品モジュール１では、外部接続用配線層８を回路基板１０等とはんだにより接合する際に、外部接続用配線層８上にはんだが濡れ広がることを抑制できる。
（２．５）密着層
密着層６は、複数の第１密着部６１と、第２密着部６２とを備える。各第１密着部６１は、樹脂構造体３と貫通配線４とに接触するように設けられている。各第１密着部６１は、円柱状の貫通配線４の第１端面４１及び第２端面４２を除く周面全体を覆うように設けられている。第２密着部６２は、樹脂構造体３と配線層５とに接触するように樹脂構造体３の第１面３１に沿って設けられている。複数の第１密着部６１と第２密着部６２とは、一体に形成されている。
実施形態１の密着層６は、無機絶縁膜６４で構成されている。無機絶縁膜６４は、無機絶縁材料により形成されている。無機絶縁膜６４に用いられる無機絶縁材料は、例えば、いずれも電気絶縁性を有する金属酸化物又は金属窒化物であってもよいし、シリコン酸化物又はシリコン窒化物であってもよい。無機絶縁膜６４は、例えば第２方向Ｄ２において貫通配線４の幅よりも非常に薄い薄膜絶縁層である。薄膜絶縁層の膜厚は、例えば、０．０１μｍ以上２μｍ以下である。
上記のような密着層６が樹脂構造体３に設けられているが、樹脂構造体３の第２面３２のうち第１方向Ｄ１からの平面視で裏面２２に重なる部分の一部は、密着層６に覆われずに露出している。
（２．６）電極
電子部品モジュール１は、配線層５の第２端５２上に形成された外部接続用の複数（図示例では２つ）の電極７を更に備える。また、電子部品モジュール１は、配線層５上に形成されているレジスト層９を更に備える。レジスト層９は、電極７及び配線層５よりもはんだ濡れ性が低い材料により形成されている。レジスト層９は、例えばポリイミド層である。これにより、電子部品モジュール１では、電極７を別の電子部品２０等とはんだにより接合する際に、配線層５上にはんだが濡れ広がることを低減できる。あるいは、配線層５上にはんだが濡れ広がることを抑制できる。
電極７は、例えば、配線層５の第２端５２上のＴｉ膜と当該Ｔｉ膜上のＡｕ膜との積層膜である。電極７の積層構造は、あくまで一例であり、この一例に限定されない。
（３）電子部品モジュールの製造方法
次に、実施形態１に係る電子部品モジュール１の製造方法について、図３Ａ〜図３Ｆ及び図４Ａ〜図４Ｅを参照して説明する。
電子部品モジュール１の製造方法では、電子部品２を準備した後、第１工程〜第１０工程を順次行う。
第１工程では、図３Ａに示すように、積層体１１２を準備する。積層体１１２は、平板状の支持体１１０と、支持体１１０の厚さ方向の一面に接着層１１３により粘着された導電層１１１とを含む。
第２工程では、図３Ｂに示すように、積層体１１２の導電層１１１上に、複数の貫通配線４の元になる複数の導体ピラー４００を形成する。この工程においては、まず、導電層１１１を覆うポジ型のフォトレジスト層を形成する。その後、フォトレジスト層において貫通配線４の形成予定位置にある部分を、フォトリソグラフィ技術を利用して除去する（貫通配線４の形成予定位置に開孔部を形成する）ことで、導電層１１１のうち貫通配線４の下地となる部位を露出させる。その後、電解めっきによって導体ピラー４００を形成する。導体ピラー４００の形成にあたっては、硫酸銅を含むめっき液を介してフォトレジスト層の表面に対向配置された陽極と、導電層１１１からなる陰極との間に通電して、導体ピラー４００を導電層１１１の露出表面からフォトレジスト層の厚さ方向に沿って析出させる。その後、フォトレジスト層を除去する。
第３工程では、図３Ｃに示すように、導体ピラー４００が形成された積層体１１２の導電層１１１上に電子部品２を仮固定する。より詳細には、まず、導電層１１１上に液状（ペースト状）の樹脂粘着層（図示せず）を形成する。続いて、電子部品２の表面２１を樹脂粘着層に対向させ、電子部品２を樹脂粘着層に押し付ける。これにより、第３工程では、樹脂粘着層を介して電子部品２を導電層１１１上に仮固定する。樹脂粘着層は、感光性を有するポジ型のレジストにより形成されていることが好ましい。
なお、導電層１１１上に液状（ペースト状）の樹脂粘着層（図示せず）を形成する場合に、樹脂粘着層をスピンコートやスプレーコートで塗布をすると、導体ピラー４００の周囲で樹脂粘着層がフィレット状となるため、電子部品２を固定するために必要となる、樹脂粘着層の平坦な領域が小さくなってしまう。そのため、樹脂粘着層の平坦な領域を超える大きな電子部品を使用することができなくなる、あるいは、導体ピラー４００同士の間隔を広げなくてはならない、といった問題が発生する。
したがって、容易に変形できる基材シート上に、樹脂粘着層をスプレーコートやスピンコートやプレスなどでシート状に形成し、樹脂粘着層を導電層１１１に対向させて、基材層側からプレスやローラーなどで押し付け接着させ。その後、基材層を除去し、導電層１１１上に樹脂粘着層を転写することで、導体ピラー４００の周囲で樹脂粘着層を平坦に形成することが可能となる。
なお、容易に変形できる基材シートの材料としては、シリコンゴム、ゲル、熱可塑樹脂（ＰＥ、ＰＰ、ＰＶＣ、ＰＳ、ＰＶＡｃ、ＰＵＲ、ＥＶＡ、ＰＭＭＡ）、粘土などが挙げられる。
第４工程では、図３Ｄに示すように、密着層６（無機絶縁膜６４）の元になる無機絶縁層６００を形成する。つまり、導電層１１１及び導体ピラー４００の露出面上に無機絶縁層６００を形成する。無機絶縁層６００には、無機絶縁材料が用いられる。無機絶縁層６００に用いられる無機絶縁材料としては、例えば、いずれも電気絶縁性を有する金属酸化物又は金属窒化物であってもよいし、シリコン酸化物又はシリコン窒化物であってもよい。無機絶縁層６００は、例えばＣＶＤ（Chemical Vapor Deposition）、リソグラフィ技術及びエッチング技術により、導電層１１１及び導体ピラー４００上に形成される。
第４工程では、第１密着部６１の元になる無機絶縁層と第２密着部６２の元になる無機絶縁層とを、１つの無機絶縁層６００により、同一の材料を用いて１つの工程で略同時に形成する。これにより、第１密着部６１と第２密着部６２とを一体形成することができる。
第５工程では、図３Ｅに示すように、積層体１１２上に、樹脂構造体３の元になる樹脂構造層３０を形成する。導体ピラー４００及び導電層１１１を覆う無機絶縁層６００と電子部品２とを覆うように、樹脂構造層３０を積層体１１２上に形成する。要するに、第５工程では、積層体１１２の導電層１１１上に無機絶縁層６００を介して樹脂構造層３０を形成する。ここで、樹脂構造層３０は、その厚さ方向において互いに反対側にある第１面３０１及び第２面３０２を有する。樹脂構造層３０の第１面３０１は、無機絶縁層６００に接する面である。樹脂構造層３０は、電子部品２の裏面２２及び側面２３を覆っている。さらに、樹脂構造層３０は、無機絶縁層６００を介して導体ピラー４００の側面及び先端面を覆っている。したがって、樹脂構造層３０は樹脂構造体３よりも厚く、樹脂構造層３０の第２面３０２と導体ピラー４００の先端面との間には樹脂構造層３０の一部及び無機絶縁層６００の一部が介在している。
第５工程では、樹脂構造層３０をプレス成形法によって形成する。なお、樹脂構造層３０の形成法は、プレス成形法には限らない。第５工程では、例えば、スピンコート法、トランスファー成形法を利用して樹脂構造層３０の材料を電子部品２及び導体ピラー４００を覆うように積層体１１２上に塗布してから熱硬化又は紫外線硬化させることで樹脂構造層３０を形成してもよい。
第６工程では、図３Ｆに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第１面３０１とは反対の第２面３０２側から研磨することによって樹脂構造体３を形成する。要するに、第６工程では、導体ピラー４００の先端面が露出しかつ樹脂構造層３０の第２面３０２が導体ピラー４００の先端面と略面一となるように樹脂構造層３０を研磨する。第６工程では、導体ピラー４００の先端面を露出させることが必須であり、導体ピラー４００の先端面と樹脂構造層３０の第２面３０２とが面一となることは必須ではない。第６工程を行うことによって、樹脂構造体３と貫通配線４と密着層６とが形成される。
第７工程では、図４Ａに示すように、電子部品２と樹脂構造体３と貫通配線４と密着層６と積層体１１２と樹脂粘着層（図示せず）とを含む構造体から、積層体１１２及び樹脂粘着層を除去する。これにより、第７工程では、電子部品２の表面２１、貫通配線４の両端面（第１端面４１及び第２端面４２）及び密着層６の一部を露出させることができる。第７工程では、例えば、導電層１１１と支持体１１０とを粘着している接着層１１３の粘着力を低下させ、積層体１１２における支持体１１０を除去する（剥離する）。接着層１１３は、紫外線、赤外線、熱のいずれかによって粘着力を低下させることが可能な接着剤によって形成されていることが好ましい。積層体１１２における導電層１１１は、例えばウェットエッチングにより除去することできる。また、第７工程では、樹脂粘着層を露光してから現像することにより樹脂粘着層を除去することができる。
第８工程では、図４Ｂに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第８工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各配線層５を形成する。
第９工程では、図４Ｃに示すように、複数の外部接続用配線層８を形成し、その後、レジスト層９０を形成する。第９工程では、例えば、スパッタ又はめっき、フォトリソグラフィ技術及びエッチング技術を利用して各外部接続用配線層８を形成する。また、第９工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用してレジスト層９０を形成する。
第１０工程では、図４Ｄに示すように、複数の電極７を形成し、その後、レジスト層９を形成する。より詳細には、第１０工程では、例えば、スパッタ等の薄膜形成技術と、フォトリソグラフィ技術及びエッチング技術とを利用して、電極７を形成する。その後、第１０工程では、例えば、スピンコート等の塗布技術と、フォトリソグラフィ技術とを利用してレジスト層９を形成する。その後、第１０工程では、導電性バンプ４３，４４を形成する。導電性バンプ４３，４４は、はんだバンプであるが、はんだバンプに限らず、例えば金バンプであってもよい。
第１工程において積層体１１２として複数の電子部品モジュール１の集合体を形成可能な大きさの積層体１１２を用いれば、第１工程から第１０工程まで行うことによって、複数の電子部品モジュール１の集合体を形成することができる。この場合、例えば、複数の電子部品モジュール１の集合体を個々の電子部品モジュール１に分離するダイシングを行うことで複数の電子部品モジュール１を得ることができる。
電子部品モジュール１を含む通信モジュール２００の製造にあたっては、第１０工程の後で、以下の第１１工程を行ってから、個々の通信モジュール２００に分離することで複数の通信モジュール２００を得るようにしてもよい。
第１１工程では、図４Ｅに示すように、例えば、電子部品モジュール１の電子部品２とは別の電子部品２０を、電子部品モジュール１に実装する。より詳細には、第１１工程では、電子部品２０の端子電極と電子部品モジュール１の電極７とを導電性バンプ４３を介して電気的かつ機械的に接続する。その後、電子部品２０を覆うカバー層２０１を形成する。カバー層２０１の材料としては、例えば、ポリイミド樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール、フェノール樹脂又はシリコーン樹脂を採用することができる。カバー層２０１は、電子部品モジュール１上の電子部品２０を封止する封止層としての機能を有する。
（４）効果
実施形態１に係る電子部品モジュール１では、密着層６が、樹脂構造体３と貫通配線４との間に形成されており、かつ、樹脂構造体３と貫通配線４とに接触している。さらに、密着層６は無機絶縁膜６４を含む。無機絶縁膜６４は、樹脂との密着性も、金属との密着性も良好であるから、実施形態１に係る電子部品モジュール１では、密着層６が樹脂構造体３と貫通配線４とを密着させる機能を有するため、貫通配線４を剥がれにくくすることができる。
また、実施形態１に係る電子部品モジュール１では、貫通配線４が無機絶縁膜６４で覆われているから、樹脂構造体３を介して貫通配線４に入る水分（湿気）等を低減させることができる。これにより、貫通配線４の劣化を抑制することができ、良好な耐湿性を得ることができる。
実施形態１に係る電子部品モジュール１では、樹脂構造体３と貫通配線４との間だけではなく、樹脂構造体３と配線層５とに接触するように密着層６が設けられている。無機絶縁膜６４は、樹脂との密着性も、金属との密着性も良好であるから、実施形態１に係る電子部品モジュール１では、配線層５を剥がれにくくすることができる。
実施形態１に係る電子部品モジュール１では、第１密着部６１と第２密着部６２とが一体に形成されている。言い換えると、第１密着部６１の元になる無機絶縁層と第２密着部６２の元になる無機絶縁層とが、１つの無機絶縁層６００により、同一の材料を用いて１つの工程で略同時に形成される。これにより、第１密着部と第２密着部とが個別に形成されている場合とは異なり、第１密着部６１と第２密着部６２との間に界面が発生しないため、界面からの水分（湿気）の浸入を抑制することができる。その結果、電子部品モジュール１の信頼性を向上させることができる。
実施形態１に係る電子部品モジュール１では、特にＣｕは樹脂との密着性が低いため、密着層６による効果が顕著である。
（５）変形例
実施形態１に係る電子部品モジュール１では、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの最短距離が、第２面３２から第１面３１までの最短距離よりも長い。これにより、実施形態１に係る電子部品モジュール１では、低背化を図ることができる。
これに対して、実施形態１の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離よりも短くてもよい。これにより、本変形例に係る電子部品モジュール１では、電子部品２の表面２１に傷がつきにくくなる。
また、実施形態１の別の変形例として、樹脂構造体３の第２面３２が平面状であり、樹脂構造体３の第２面３２から電子部品２の表面２１までの距離が、樹脂構造体３の第２面３２から樹脂構造体３の第１面３１までの距離と同じであってもよい。
要するに、樹脂構造体３は、電子部品２の側面２３の少なくとも一部を覆っていればよい。「電子部品２の側面２３の少なくとも一部を覆っている」とは、電子部品２の側面２３に関して、少なくとも、電子部品２の側面２３のうち表面２１側の第１端よりも裏面２２側の第２端側にずれた位置から側面２３と裏面２２との境界まで側面２３を全周に亘って覆っていることを意味し、電子部品２の側面２３の全部を覆っている場合を含む。
電子部品モジュール１は、図１の例では、１つの電子部品２に対して、電子部品２に直接接続された２つの配線層５を備えるが、配線層５の数は、２つには限らない。配線層５の数は、１つであってもよいし、３つ以上であってもよい。
また、電子部品モジュール１は、図１の例では、１つの電子部品２を備えるが、電子部品２の数は１つに限らず、複数であってもよい。このとき、複数の電子部品２は、同じ種類の電子部品であってもよいし、互いに異なる電子部品であってもよいし、複数の電子部品２のうちの一部の電子部品２のみが同じ電子部品であってもよい。また、電子部品モジュール１が複数の電子部品２を備える場合、電子部品２ごとに、貫通配線４及び配線層５のレイアウトが相違してもよい。
電子部品モジュール１において、密着層６は、複数の第１密着部６１ではなく、１つの第１密着部６１を備えてもよい。この場合、電子部品モジュール１は、複数の貫通配線４ではなく、１つの貫通配線を備える。
上記の各変形例に係る電子部品モジュール１においても、実施形態１に係る電子部品モジュール１と同様の効果を奏する。
（実施形態２）
実施形態２に係る電子部品モジュール１ａは、図５に示すように、樹脂構造体３と貫通配線４との間だけではなく、樹脂構造体３と電子部品２とに接触するように密着層６ａが設けられている点で、実施形態１に係る電子部品モジュール１（図１参照）と相違する。なお、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係る電子部品モジュール１ａは、実施形態１の密着層６（図１参照）に代えて、図５に示すような密着層６ａを備える。
密着層６ａは、複数の第１密着部６１ａと、第２密着部６２ａと、第３密着部６３ａとを備える。各第１密着部６１ａは、実施形態１の第１密着部６１（図１参照）と同様、樹脂構造体３と貫通配線４とに接触するように設けられている。第３密着部６３ａは、樹脂構造体３と電子部品２とに接触するように設けられている。より詳細には、第３密着部６３ａは、電子部品２の裏面２２及び側面２３を覆うように形成されている。各第２密着部６２ａは、実施形態１の第２密着部６２（図１参照）と同様、樹脂構造体３と配線層５との間において樹脂構造体３の第１面３１に沿って設けられている。なお、実施形態１の密着層６（図１参照）と同様の機能については説明を省略する。
実施形態２の密着層６ａは、実施形態１の密着層６と同様、電気絶縁性を有する無機絶縁膜６４ａで構成されている。無機絶縁膜６４ａは、無機絶縁材料により形成されている。無機絶縁膜６４ａに用いられる無機絶縁材料は、例えば、いずれも電気絶縁性を有する金属酸化物、金属窒化物、シリコン酸化物又はシリコン窒化物である。無機絶縁膜６４ａは、例えば第２方向Ｄ２において貫通配線４の幅よりも非常に薄い薄膜絶縁層である。
次に、実施形態２に係る電子部品モジュール１ａの製造方法について、図６Ａ〜図６Ｆ及び図７Ａ〜図７Ｅを参照して説明する。
電子部品モジュール１ａの製造方法では、電子部品２を準備した後、第１工程〜第１０工程を順次行う。
実施形態２の第１工程〜第３工程は、実施形態１の第１工程〜第３工程と同様である。第１工程では、図６Ａに示すように、積層体１１２を準備する。第２工程では、図６Ｂに示すように、積層体１１２の導電層１１１上に、複数の貫通配線４の元になる複数の導体ピラー４００を形成する。第３工程では、図６Ｃに示すように、導体ピラー４００が形成された積層体１１２の導電層１１１上に電子部品２を仮固定する。
第４工程では、図６Ｄに示すように、密着層６ａ（無機絶縁膜６４ａ）の元になる無機絶縁層６００ａを形成する。実施形態２の第４工程では、導電層１１１及び導体ピラー４００の露出面上だけではなく、電子部品２の裏面２２及び側面２３上にも無機絶縁層６００ａを形成する。
第５工程では、図６Ｅに示すように、電子部品２と導体ピラー４００と導電層１１１とを覆う無機絶縁層６００ａを覆うように積層体１１２上に、樹脂構造体３の元になる樹脂構造層３０を形成する。要するに、第５工程では、積層体１１２の導電層１１１上に無機絶縁層６００ａを介して樹脂構造層３０を形成する。
第５工程では、実施形態１の第５工程と同様、樹脂構造層３０をプレス成形法によって形成する。なお、実施形態２においても、樹脂構造層３０の形成法は、プレス成形法には限らない。
第６工程では、実施形態１の第６工程と同様、図６Ｆに示すように、樹脂構造層３０を樹脂構造体３の厚さになるまで第２面３０２側から研磨することによって樹脂構造体３を形成する。
実施形態２の第７工程〜第１０工程は、実施形態１の第７工程〜第１０工程と同様である。第７工程では、図７Ａに示すように、電子部品２と樹脂構造体３と貫通配線４と密着層６ａと積層体１１２と樹脂粘着層（図示せず）とを含む構造体から、積層体１１２及び樹脂粘着層を除去する。第８工程では、図７Ｂに示すように、電子部品２と貫通配線４とを電気的に接続する複数の配線層５を形成する。第９工程では、図７Ｃに示すように、複数の外部接続用配線層８及びレジスト層９０を形成する。第１０工程では、図７Ｄに示すように、複数の電極７、レジスト層９及び複数の導電性バンプ４３，４４を形成する。
第１１工程では、実施形態１の第１１工程と同様、図７Ｅに示すように、電子部品２０を電子部品モジュール１ａに実装し、その後、電子部品２０を覆うカバー層２０１を形成する。
以上説明したように、実施形態２に係る電子部品モジュール１ａでは、樹脂構造体３と貫通配線４との間だけではなく、樹脂構造体３と電子部品２とに接触するように密着層６ａが設けられている。これにより、電子部品２の主材料が、樹脂との密着性の低い材料であっても、電子部品２を剥がれにくくすることができる。
なお、実施形態２の密着層６ａは、実施形態１に係る電子部品モジュール１だけではなく、実施形態１の各変形例に係る電子部品モジュール１にも適用することができる。
（実施形態３）
実施形態３に係る電子部品モジュール１ｂは、図８に示すような密着層６ｂを備える点で、実施形態１に係る電子部品モジュール１（図１参照）と相違する。なお、実施形態１に係る電子部品モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係る電子部品モジュール１ｂは、実施形態１の密着層６（図１参照）に代えて、図８に示すような密着層６ｂを備える。
密着層６ｂは、無機絶縁膜６４ｂと、金属の拡散を低減させる拡散防止膜６５とを備える。無機絶縁膜６４ｂは、第１密着部６１ｂに設けられている複数の第１絶縁部６４１と、第２密着部６２ｂに設けられている第２絶縁部６４２とを有する。なお、実施形態１の密着層６（図１参照）と同様の機能については説明を省略する。
拡散防止膜６５は、無機絶縁膜６４とは異なる材料により形成されており、複数の第１拡散防止部６５１と、複数の第２拡散防止部６５２とを有する。各第１拡散防止部６５１は、無機絶縁膜６４ｂの第１絶縁部６４１と貫通配線４との間に設けられている。各第２拡散防止部６５２は、無機絶縁膜６４ｂの第２絶縁部６４２と配線層５との間に設けられている。
拡散防止膜６５は、窒化シリコン及び金属酸化物の少なくとも１つにより形成されている。拡散防止膜６５は、例えば第２方向Ｄ２において貫通配線４の幅よりも非常に薄い膜である。
実施形態３の密着層６ｂにおける無機絶縁膜６４ａと拡散防止膜６５との組合せの一例として、無機絶縁膜６４ａに酸化シリコン、拡散防止膜６５に窒化シリコンが用いられる。これにより、貫通配線４を構成するＣｕと無機絶縁膜６４を構成する酸化シリコンとが接触する可能性を低減できるので、Ｃｕが酸化シリコンに拡散することを抑制できる。
以上説明した実施形態３に係る電子部品モジュール１ｂでは、密着層６ｂとして、無機絶縁膜６４ｂとともに、金属の拡散を低減させる拡散防止膜６５が設けられている。これにより、貫通配線４を形成する金属が拡散することを抑制できる。その結果、ボイドが形成されることを抑制できる。
なお、拡散防止膜６５は、窒化シリコンには限定されず、酸化チタンのような電気絶縁性を有する金属酸化物であってもよい。
また、実施形態３の密着層６ｂは、実施形態１に係る電子部品モジュール１だけではなく、実施形態１の各変形例に係る電子部品モジュール１又は実施形態２に係る電子部品モジュール１ｂにも適用することができる。
以上説明した実施形態１〜３は、本発明の様々な実施形態の一つに過ぎない。実施形態１〜３は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
（まとめ）
以上説明した実施形態等から以下の態様が開示されていることは明らかである。
第１の態様に係る電子部品モジュール（１；１ａ；１ｂ）は、電子部品（２）と、樹脂構造体（３）と、貫通配線（４）と、配線層（５）と、密着層（６；６ａ；６ｂ）とを備える。樹脂構造体（３）は、電子部品（２）の少なくとも一部を覆っている。貫通配線（４）は、樹脂構造体（３）を貫通している。配線層（５）は、電子部品（２）と貫通配線（４）とを電気的に接続している。密着層（６；６ａ；６ｂ）は、少なくとも樹脂構造体（３）と貫通配線（４）との間に形成されており、かつ、樹脂構造体（３）及び貫通配線（４）に接触している。密着層（６；６ａ；６ｂ）は、無機絶縁膜（６４；６４ａ；６４ｂ）を含む。
第１の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、密着層（６）が、樹脂構造体（３）と貫通配線（４）との間に形成されており、かつ、樹脂構造体（３）と貫通配線（４）とに接触している。さらに、密着層（６；６ａ；６ｂ）が無機絶縁膜（６４）を含む。無機絶縁膜（６４；６４ａ；６４ｂ）は、樹脂との密着性も、金属との密着性も良好であるから、第１の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、密着層（６）が樹脂構造体（３）と貫通配線（４）とを密着させる機能を有するため、貫通配線（４）を剥がれにくくすることができる。
また、第１の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、貫通配線（４）が無機絶縁膜（６４；６４ａ；６４ｂ）で覆われているから、樹脂構造体（３）を介して貫通配線（４）に入る水分（湿気）等を低減させることができる。これにより、貫通配線（４）の劣化を抑制することができ、良好な耐湿性を得ることができる。
第２の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１の態様において、密着層（６；６ａ；６ｂ）は、第１密着部（６１；６１ａ；６１ｂ）と、第２密着部（６２；６２ａ；６２ｂ）とを有する。第１密着部（６１；６１ａ；６１ｂ）は、樹脂構造体（３）と貫通配線（４）とに接触して設けられている。第２密着部（６２；６２ａ；６２ｂ）は、樹脂構造体（３）と配線層（５）とに接触して設けられている。
第２の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、樹脂構造体（３）と貫通配線（４）との間だけではなく、樹脂構造体（３）と配線層（５）とに接触するように密着層（６；６ａ；６ｂ）が設けられている。無機絶縁膜（６４；６４ａ；６４ｂ）は、樹脂との密着性も、金属との密着性も良好であるから、第２の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、配線層（５）を剥がれにくくすることができる。
第３の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第２の態様において、第１密着部（６１；６１ａ；６１ｂ）と第２密着部（６２；６２ａ；６２ｂ）は、一体に形成されている。
第３の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１密着部（６１；６１ａ；６１ｂ）と第２密着部（６２；６２ａ；６２ｂ）とが一体に形成されている。これにより、第１密着部と第２密着部とが個別に形成されている場合とは異なり、第１密着部（６１；６１ａ；６１ｂ）と第２密着部（６２；６２ａ；６２ｂ）との間に界面が発生しないため、界面からの水分（湿気）の浸入を抑制することができる。その結果、電子部品モジュール（１；１ａ；１ｂ）の信頼性を向上させることができる。
第４の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第３の態様において、第１密着部（６１；６１ａ；６１ｂ）と第２密着部（６２；６２ａ；６２ｂ）とは、同一の材料で形成されている。
第５の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１〜４の態様のいずれか１つにおいて、無機絶縁膜（６４；６４ａ；６４ｂ）は、電気絶縁性を有する金属酸化物若しくは金属窒化物、シリコン酸化物又はシリコン窒化物である。
第６の態様に係る電子部品モジュール（１ｂ）では、第１〜５の態様のいずれか１つにおいて、密着層（６ｂ）は、拡散防止膜（６５）を更に含む。拡散防止膜（６５）は、無機絶縁膜（６４ｂ）とは異なる材料により形成されており、金属の拡散を低減させる。
第６の態様に係る電子部品モジュール（１ｂ）では、密着層（６ｂ）として、無機絶縁膜（６４ｂ）とともに、金属の拡散を低減させる拡散防止膜（６５）が設けられている。これにより、貫通配線（４）を形成する金属が拡散することを抑制できる。その結果、ボイドが形成されることを抑制できる。
第７の態様に係る電子部品モジュール（１ｂ）では、第６の態様において、拡散防止膜（６５）は、窒化シリコン及び金属酸化物の少なくとも１つにより形成されている。
第８の態様に係る電子部品モジュール（１ｂ）では、第６又は７の態様において、拡散防止膜（６５）は、無機絶縁膜（６４ｂ）と貫通配線（４）との間に設けられている。
第９の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１〜８の態様のいずれか１つにおいて、樹脂構造体（３）は、エポキシ樹脂又はポリイミド樹脂により形成されている。
第１０の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１〜９の態様のいずれか１つにおいて、配線層（５）は、Ｃｕを含む導体により形成されている。
第１０の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、特にＣｕは樹脂との密着性が低いため、密着層による効果が顕著である。
第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ）は、第１〜１０の態様のいずれか１つにおいて、電極（７）と、レジスト層（９）とを更に備える。電極（７）は、配線層（５）上に形成されている。レジスト層（９）は、配線層（５）上において電極（７）とは異なる位置に形成されている。レジスト層（９）は、電極（７）及び配線層（５）よりもはんだ濡れ性が低い材料により形成されている。
第１１の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、電極（７）を別の電子部品（２０）等とはんだにより接合する際に、配線層（５）上にはんだが濡れ広がることを抑制できる。
第１２の態様に係る電子部品モジュール（１；１ａ；１ｂ）は、第１〜１０の態様のいずれか１つにおいて、外部接続用配線層（８）と、レジスト層（９０）とを更に備える。外部接続用配線層（８）は、貫通配線（４）に電気的に接続されている。レジスト層（９０）は、外部接続用配線層（８）上に形成されている。レジスト層（９０）は、外部接続用配線層（８）よりもはんだ濡れ性が低い材料により形成されている。
第１２の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、外部接続用配線層（８）を回路基板（１０）等とはんだにより接合する際に、外部接続用配線層（８）上にはんだが濡れ広がることを抑制できる。
第１３の態様に係る電子部品モジュール（１；１ａ；１ｂ）の製造方法は、積層体（１１２）を準備する工程と、積層体（１１２）上に、貫通配線（４）の元になる導体ピラー（４００）を形成する工程とを有する。電子部品モジュール（１；１ａ；１ｂ）の製造方法は、導体ピラー（４００）が形成された積層体（１１２）上に電子部品（２）を固定する工程と、積層体（１１２）上に、樹脂構造体（３）の元になる樹脂構造層（３０）を形成する工程とを更に有する。電子部品モジュール（１；１ａ；１ｂ）の製造方法は、樹脂構造層（３０）を樹脂構造体（３）の厚さになるまで研磨することによって、電子部品（２）と樹脂構造体（３）と貫通配線（４）と積層体（１１２）とを含む構造体を形成する工程と、上記構造体から積層体（１１２）を除去する工程とを更に有する。電子部品モジュール（１；１ａ；１ｂ）の製造方法は、電子部品（２）と貫通配線（４）とを電気的に接続する配線層（５）を形成する工程を更に有する。
第１４の態様に係る電子部品モジュール（１；１ａ；１ｂ）は、第１３の態様において、電子部品（２）を固定する工程と樹脂構造層（３０）を形成する工程との間に、積層体（１１２）及び導体ピラー（４００）の露出面上に、密着層（６；６ａ；６ｂ）の元になる無機絶縁層（６００；６００ａ）を形成する工程を更に有する。上記構造体を形成する工程において、樹脂構造層（３０）を樹脂構造体（３）の厚さになるまで研磨することによって、電子部品（２）と樹脂構造体（３）と貫通配線（４）と積層体（１１２）と無機絶縁層（６００；６００ａ）とを含む上記構造体を形成する。
第１５の態様に係る電子部品モジュール（１；１ａ；１ｂ）では、第１３又は１４の態様において、電子部品（２）を固定する工程は、積層体（１１２）上に液状の樹脂粘着層を形成する工程と、電子部品（２）の表面を樹脂粘着層に対向させ、電子部品（２）を樹脂粘着層に押し付ける工程とを有する。
１，１ａ，１ｂ 電子部品モジュール
１１０ 支持体
１１１ 導電層
１１２ 積層体
１１３ 接着層
２ 電子部品
２１ 表面
２２ 裏面
２３ 側面
３ 樹脂構造体
３０ 樹脂構造層
３０１ 第１面
３０２ 第２面
３１ 第１面
３２ 第２面
４ 貫通配線
４００ 導体ピラー
４１ 第１端面
４２ 第２端面
４３，４４ 導電性バンプ
５ 配線層
５１ 第１端
５２ 第２端
６，６ａ，６ｂ 密着層
６００，６００ａ 無機絶縁層
６１，６１ａ，６１ｂ 第１密着部
６２，６２ａ，６２ｂ 第２密着部
６３ａ 第３密着部
６４，６４ａ，６４ｂ 無機絶縁膜
６４１ 第１絶縁部
６４２ 第２絶縁部
６５ 拡散防止膜
６５１ 第１拡散防止部
６５２ 第２拡散防止部
７ 電極
８ 外部接続用配線層
９，９０ レジスト層
２００ 通信モジュール
２０１ カバー層
２０２ 間隙
１０ 回路基板
２０ 電子部品
Ｄ１ 第１方向
Ｄ２ 第２方向

Claims (14)

  1. 電子部品と、
    前記電子部品の少なくとも一部を覆っている樹脂構造体と、
    前記樹脂構造体を貫通している貫通配線と、
    前記電子部品と前記貫通配線とを電気的に接続している配線層と、
    少なくとも前記樹脂構造体と前記貫通配線との間に形成されており、かつ、前記樹脂構造体及び前記貫通配線に接触している密着層とを備え、
    前記密着層は、無機絶縁膜を含む、
    ことを特徴とする電子部品モジュール。
  2. 前記密着層は、
    前記樹脂構造体と前記貫通配線とに接触して設けられている第１密着部と、
    前記樹脂構造体と前記配線層とに接触して設けられている第２密着部とを有する
    ことを特徴とする請求項１に記載の電子部品モジュール。
  3. 前記第１密着部と前記第２密着部は、一体に形成されている
    ことを特徴とする請求項２に記載の電子部品モジュール。
  4. 前記第１密着部と前記第２密着部とは、同一の材料で形成されている
    ことを特徴とする請求項３に記載の電子部品モジュール。
  5. 前記無機絶縁膜は、電気絶縁性を有する金属酸化物若しくは金属窒化物、シリコン酸化物又はシリコン窒化物である
    ことを特徴とする請求項１〜４のいずれか１項に記載の電子部品モジュール。
  6. 前記密着層は、前記無機絶縁膜とは異なる材料により形成されており金属の拡散を低減させる拡散防止膜を更に含む
    ことを特徴とする請求項１〜５のいずれか１項に記載の電子部品モジュール。
  7. 前記拡散防止膜は、窒化シリコン及び金属酸化物の少なくとも１つにより形成されている
    ことを特徴とする請求項６に記載の電子部品モジュール。
  8. 前記拡散防止膜は、前記無機絶縁膜と前記貫通配線との間に設けられている
    ことを特徴とする請求項６又は７に記載の電子部品モジュール。
  9. 前記樹脂構造体は、エポキシ樹脂又はポリイミド樹脂により形成されている
    ことを特徴とする請求項１〜８のいずれか１項に記載の電子部品モジュール。
  10. 前記配線層は、Ｃｕを含む導体により形成されている
    ことを特徴とする請求項１〜９のいずれか１項に記載の電子部品モジュール。
  11. 前記配線層上に形成されている電極と、
    前記配線層上において前記電極とは異なる位置に形成されているレジスト層とを更に備え、
    前記レジスト層は、前記電極及び前記配線層よりもはんだ濡れ性が低い材料により形成されている
    ことを特徴とする請求項１〜１０のいずれか１項に記載の電子部品モジュール。
  12. 前記貫通配線に電気的に接続されている外部接続用配線層と、
    前記外部接続用配線層上に形成されているレジスト層とを更に備え、
    前記レジスト層は、前記外部接続用配線層よりもはんだ濡れ性が低い材料により形成されている
    ことを特徴とする請求項１〜１０のいずれか１項に記載の電子部品モジュール。
  13. 積層体を準備する工程と、
    前記積層体上に、貫通配線の元になる導体ピラーを形成する工程と、
    前記導体ピラーが形成された前記積層体上に電子部品を固定する工程と、
    前記積層体及び前記導体ピラーの露出面上に、密着層の元になる無機絶縁層を形成する工程と、
    前記積層体上に、樹脂構造体の元になる樹脂構造層を形成する工程と、
    前記樹脂構造層を前記樹脂構造体の厚さになるまで研磨することによって、前記電子部品と前記樹脂構造体と前記貫通配線と前記積層体とを含む構造体を形成する工程と、
    前記構造体から前記積層体を除去する工程と、
    前記電子部品と前記貫通配線とを電気的に接続する配線層を形成する工程とを有し、
    前記構造体を形成する工程において、前記樹脂構造層を前記樹脂構造体の厚さになるまで研磨することによって、前記電子部品と前記樹脂構造体と前記貫通配線と前記積層体と前記無機絶縁層とを含む前記構造体を形成する
    ことを特徴とする電子部品モジュールの製造方法。
  14. 前記電子部品を固定する工程は、
    前記積層体上に液状の樹脂粘着層を形成する工程と、
    前記電子部品の表面を前記樹脂粘着層に対向させ、前記電子部品を前記樹脂粘着層に押し付ける工程とを有する
    ことを特徴とする請求項１３に記載の電子部品モジュールの製造方法。
JP2019526965A 2017-06-30 2018-06-27 電子部品モジュール及びその製造方法 Active JP6908112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017129931 2017-06-30
JP2017129931 2017-06-30
PCT/JP2018/024313 WO2019004264A1 (ja) 2017-06-30 2018-06-27 電子部品モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019004264A1 JPWO2019004264A1 (ja) 2020-04-23
JP6908112B2 true JP6908112B2 (ja) 2021-07-21

Family

ID=64742293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526965A Active JP6908112B2 (ja) 2017-06-30 2018-06-27 電子部品モジュール及びその製造方法

Country Status (4)

Country Link
US (1) US11039534B2 (ja)
JP (1) JP6908112B2 (ja)
CN (1) CN110800102B (ja)
WO (1) WO2019004264A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11521923B2 (en) * 2018-05-24 2022-12-06 Intel Corporation Integrated circuit package supports
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11715717B2 (en) * 2021-03-18 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming integrated circuit packages having adhesion layers over through vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022699A (ja) * 2002-06-14 2004-01-22 Casio Comput Co Ltd 半導体装置およびその製造方法
US6770971B2 (en) 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP2005310954A (ja) 2004-04-20 2005-11-04 Nec Corp 半導体パッケージとその製造方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
KR100631993B1 (ko) * 2005-07-20 2006-10-09 삼성전기주식회사 Ｌｅｄ 패키지 및 그 제조방법
JP5348862B2 (ja) * 2007-08-06 2013-11-20 新光電気工業株式会社 インダクタ素子
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法
JP5605429B2 (ja) * 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US9312257B2 (en) * 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6161918B2 (ja) * 2013-02-25 2017-07-12 新光電気工業株式会社 半導体装置
JP6268990B2 (ja) * 2013-12-02 2018-01-31 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
US9780079B2 (en) * 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
JP2017034155A (ja) * 2015-08-04 2017-02-09 大日本印刷株式会社 表示装置
US9633924B1 (en) * 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
US20200120794A1 (en) 2020-04-16
CN110800102B (zh) 2023-08-15
WO2019004264A1 (ja) 2019-01-03
CN110800102A (zh) 2020-02-14
JPWO2019004264A1 (ja) 2020-04-23
US11039534B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
JP6908112B2 (ja) 電子部品モジュール及びその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2005294547A (ja) 半導体装置およびその製造方法
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
TW200539432A (en) Optical sensor module
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
TWI409884B (zh) 半導體裝置之製造方法
CN110635774A (zh) 表面弹性波元件封装及其制造方法
TW200818358A (en) Manufacturing method of semiconductor device
JP5827845B2 (ja) 弾性表面波装置およびその製造方法
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
US11367677B2 (en) Electronic component module
JP6965923B2 (ja) 電子部品モジュール
JP5252007B2 (ja) 電子部品の製造方法
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
TWI489599B (zh) 積體電路模組及其製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
WO2020166550A1 (ja) 電子部品モジュールの製造方法、及び電子部品モジュール
JP3829649B2 (ja) フリップチップ実装方法
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP3687436B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6908112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150