JP5605429B2 - 半導体素子内蔵配線基板 - Google Patents

半導体素子内蔵配線基板 Download PDF

Info

Publication number
JP5605429B2
JP5605429B2 JP2012509346A JP2012509346A JP5605429B2 JP 5605429 B2 JP5605429 B2 JP 5605429B2 JP 2012509346 A JP2012509346 A JP 2012509346A JP 2012509346 A JP2012509346 A JP 2012509346A JP 5605429 B2 JP5605429 B2 JP 5605429B2
Authority
JP
Japan
Prior art keywords
wiring
layer
surface side
wiring board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012509346A
Other languages
English (en)
Other versions
JPWO2011125380A1 (ja
Inventor
克 菊池
新太郎 山道
秀哉 村井
健太郎 森
嘉樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012509346A priority Critical patent/JP5605429B2/ja
Publication of JPWO2011125380A1 publication Critical patent/JPWO2011125380A1/ja
Application granted granted Critical
Publication of JP5605429B2 publication Critical patent/JP5605429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、半導体素子を内蔵した配線基板に関する。
電子機器の軽薄短小化に伴い、半導体素子の小型化、高集積化と共に、半導体パッケージにおける高密度実装技術が進展している。
ＩＣチップ等の半導体素子のパッケージングにおいて、パッケージ内の配線基板と半導体素子の接続は、金線等を用いるワイヤーボンディング接続や、半田ボール等を用いるフリップチップ接続により行われている。
ワイヤーボンディング接続は、半導体素子の接続パッド数が少ない場合は低コストでパッケージングできるメリットがあるが、接続パッド数の増加と狭ピッチ化に伴ってワイヤー径を小さくする必要があり、そのため、ワイヤー切れ等の組立不良により歩留まりが低下する問題がある。また、ワイヤーボンディング接続では、半導体素子の端子と配線基板の端子との間の接続経路にある程度の距離を必要とするため、高速伝送特性が劣化しやすい問題がある。
フリップチップ接続は、ワイヤーボンディング接続に比べて半導体素子と配線基板間の接続経路が短いため高速信号伝送が可能であり、また半導体素子の回路面の周辺だけではなく全体にわたって端子を設けることができるため接続端子数を増加させることができる。しかしながら、半導体素子の接続パッド数の増加と狭ピッチ化に伴い、半田バンプのサイズが小さくなるにつれ接続強度が弱くなり、そのため、クラック等の接続不良が発生しやすくなる問題がある。
近年、半導体装置のさらなる高密度化及び高機能化を容易にする高密度実装技術として、配線基板に半導体素子を内蔵させるパッケージ技術、いわゆる半導体素子内蔵技術が提案されている。
例えば、特許文献１には、電子部品が内蔵された基板上に層間絶縁膜と導体層が繰り返し形成され、層間絶縁膜に形成されたビアを介して電気的に接続される多層プリント配線基板が記載されている。この多層プリント配線基板において、電子部品のダイパッド上部には、最下層の層間絶縁膜のビアと接続させるためのトランジション層が形成されている。これにより、パッドとビアとの接続性や信頼性を向上させることが記載されている。
特許文献２には、半導体チップ、この半導体チップ上の再配線、この再配線を覆う封止膜及びこの再配線上の柱状電極を有する半導体構成体（ＣＳＰ：ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と、この半導体構成体の側方に設けられた枠状埋込材と、この半導体構成体とこの枠状埋込材との間に設けられた封止膜と、この半導体構成体を覆う絶縁膜と、この絶縁膜上に設けられ前記柱状電極に接続された上層側再配線とを備え、前記半導体構成体と枠状埋込材はベース板上に設けられている半導体装置が開示されている。
特許文献３には、配線基板に複数のチップが積層して内蔵され、この配線基板の裏面側に外部端子が設けられた半導体装置が開示されている。
特許文献４には、アンテナ構成パターンが形成された複数の絶縁基板が接着剤層を介して積層され、アンテナ構成パターン同士が貫通電極を介して接続されてアンテナコイルを形成するアンテナ部と、このアンテナ部のアンテナコイルと貫通電極を介して接続され、前記接着材層に埋設された電子部品とを備えた多層配線基板が開示されている。
特開２００１−３３９１６５号公報 特開２００４−９５８３６号公報 特開２００７−１５０１５４号公報 特開２００８−１８２０３９号公報
半導体素子を内蔵する配線基板においては、半導体素子の構成材料と、配線基板を構成する樹脂材料との熱膨張係数の差が大きいため、半導体素子と配線基板との電気的接続部分に加わる応力が大きく、この接続部分が破断しやすいという問題がある。
本発明の目的は、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することにある。
本発明の一態様によれば、
半導体素子を内蔵する配線基板であって、
前記配線基板は、
前記半導体素子と、
該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、
当該配線基板の上面側に設けられた上面側配線とを含み、
前記半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有し、
前記内部端子は、
当該半導体素子の絶縁表層から露出する第１導電部と、
該第１導電部上の密着層と、
該密着層上の第２導電部とを含み、
前記密着層は、前記第１導電部の露出面を覆い該露出面の周囲の絶縁表層上に設けられ、且つ、前記第２導電部を取り囲み該第２導電部の外縁より外側周囲へ延在している、配線基板が提供される。
本発明によれば、高密度な半導体素子を内蔵した薄型で高信頼性の配線基板を提供することができる。
本発明の第１の実施形態の配線基板を示す断面図。 本発明の第２の実施形態の配線基板を示す断面図。 内蔵される半導体素子の端子の構造例を説明するための断面図。 内蔵される半導体素子の端子の他の構造例を説明するための断面図。 内蔵される半導体素子の端子の他の構造例を説明するための断面図。 内蔵される半導体素子の端子の配置例を説明するための平面図。 本発明の第１の実施形態の配線基板の製造例を説明するための工程断面図。 本発明の第２の実施形態の配線基板の製造例を説明するための工程断面図。 本発明の第２の実施形態の配線基板の他の製造例を説明するための工程断面図。 本発明の第３の実施形態の配線基板を示す断面図。 第３の実施形態の配線基板に搭載される半導体素子を示す断面図。 第３の実施形態の配線基板に搭載される半導体素子における第１の配線構造層を示す部分断面図。 第３の実施形態の変形例の配線基板に搭載される半導体素子を示す断面図。 第３の実施形態の他の変形例の配線基板に搭載される半導体素子を示す断面図。
本発明の好適な実施形態について以下に説明する。
本実施形態の配線基板は、半導体素子（例えば、ＬＳＩチップ等のＩＣチップ）を内蔵し、この半導体素子の少なくとも外周側面を覆う周辺絶縁層と、当該配線基板の上面側に設けられた上面側配線を含む。さらにベース絶縁層を含み、このベース絶縁層上に、半導体素子および周辺絶縁層が設けられていてもよい。
この半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有する。この内部端子は、この半導体素子の絶縁表層から露出する第１導電部と、この第１導電部上の密着層と、この密着層上の第２導電部を含む。
この密着層は、第１導電部の露出面を覆うようにこの露出面の周囲の絶縁表層上に設けられている。すなわち、この密着層は、第１導電部の露出面と絶縁表層の表面に接触している。また、この密着層は、第２導電部を取り囲むようにこの第２導電部の外縁より外側周囲へ延在し、密着層の外縁は第２導電部の外縁の外側に配置されている。すなわち、第２導電部の外縁（密着層との接触面の外縁）が密着層の外縁（絶縁表層との接触面の外縁）より内側に配置されている。
この密着層の材料は、半導体素子の絶縁表層の絶縁材料および第２導電部の導電性材料の両方に対して密着性に優れた導電性材料を用いる。この密着層の材料は、第１導電部の導電性材料に対しても密着性に優れることが望ましい。このような導電性材料であれば特に制限はないが、樹脂材料および金属材料の両方に対して密着性に優れる、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ、Ｖ、Ｔａ及びＮｉから選ばれる一種の金属又は二種以上の金属からなる合金、あるいはこれらの金属又は合金を基材とする金属材料を好適に用いることができる。これらの中でもＴｉ、Ｗ、又はＴｉもしくはＷを基材とする金属材料が好ましい。この金属材料中の基材の含有量は、７０質量％以上が好ましく、８０質量％以上がより好ましく、９０質量％以上がさらに好ましい。
第２導電部の材料としては、金、銀、銅、ニッケル、錫およびパラジウムから選ばれる一種の金属または二種以上の金属からなる合金、あるいはこれらの金属又は合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、７０質量％以上が好ましく、８０質量％以上がより好ましく、９０質量％以上がさらに好ましい。導電性、加工性、コスト等の点から、銅又は銅系合金が好ましい。
内部端子の第１導電部の材料としては、第１導電部が配線の露出部である場合は、通常の配線材料が挙げられる。例えば、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン及びパラジウムからなる群から選択される一種の金属又は二種以上の金属からなる合金、あるいはこれらの金属または合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、７０質量％以上が好ましく、８０質量％以上がより好ましく、９０質量％以上がさらに好ましい。導電性、加工性、コスト等の点から、銅又は銅系合金が好ましい。内部端子の第１導電部が、開口内に設けられた導電部である場合、銅、アルミニウム、金、銀およびハンダ材料からなる群から選択された一種の金属または二種以上の金属からなる合金、あるいはこれらの金属または合金を基材とする金属材料を用いることができる。この金属材料中の基材の含有量は、７０質量％以上が好ましく、８０質量％以上がより好ましく、９０質量％以上がさらに好ましい。この第１導電部の下にＮｉ等からなるバリア層を設けてもよい。
密着層は、第２導電部と半導体素子の絶縁表層に対して密着性に優れていることに加えて、第２導電部を取り囲む密着層延在部によって素子の絶縁表層との接触面積が大きくなっている。これにより、この端子に加わる応力に対して端子が剥がれにくくなり、接続信頼性を高めることができる。また、密着層と第２導電部との接触面積は、第１導電部の露出面積より大きくすることができ、これにより、接続信頼性をさらに高めることができる。
さらに、互いに電気的に結合されてもよい隣り合う端子間において一体に形成された密着層を共有する構造を設けることによって、端子間の領域を利用して密着層と素子の絶縁表層との接触面積を大きくすることができ、端子の密着強度をより向上させることができる。例えば、電源端子同士が隣り合うように端子を配置し、これらの電源端子間で一体に形成された密着層を共有することにより、密着強度の向上と電位の安定化効果を得ることができる。また、グランド端子同士が隣り合うように端子を配置し、これらのグランド端子間で一体に形成された密着層を共有することにより、密着強度の向上と電位の安定化効果を得ることができる。
また、第２導電部は、前記密着層に接触する下面の外縁の周長が当該第２導電部の上面の外縁の周長より大きく、当該第２導電部の基板平面方向に沿った断面の外縁の周長が上面側から下面にかけて漸次拡大する形状にすることができる。例えば、第２導電部の下面（密着層との接触面）の外径が上面側の外径より大きいテーパ形状にすることができる。これにより、端子の密着強度をより一層向上でき、接続信頼性をさらに高めることができる。
配線基板の下面側には配線（下面側配線）を設けることが好ましい。この場合、前記周辺絶縁層に、この下面側配線および前記上面側配線と電気的に接続された素子側方ビアを設けることが好ましい。
配線基板の下面側に配線を設けない場合は、配線基板の下面側に支持基板を設けることが好ましい。支持基板は、無機材料や金属材料、樹脂材料等からなる基板を用いることができ、基板材料としては、例えば、Ｓｉ、ガラス、セラミック、銅、銅系合金、アルミニウム、アルミ合金、ステンレス、ポリイミド樹脂、エポキシ樹脂が挙げられる。支持基板上に、半導体素子および周辺絶縁層を設けることができる。
配線基板の下面側には、製造の容易さ、配線基板下面側の封止性や平坦性、反り防止等の点から、ベース絶縁層を設けてもよい。このベース絶縁層の上面側に半導体素子および周辺絶縁層を設けることができる。このベース絶縁層の下面側には、配線（下面側配線）を設けることができ、下面側配線を設けない場合は支持基板を設けることができる。
本実施形態の配線基板は、前記の上面側配線として、内蔵された半導体素子の直上から、当該半導体素子の外縁より外側の周辺領域（前記周辺絶縁層の上面）へ引き出されたファンアウト配線を含むことができ、このファンアウト配線は、上記の内部端子を介して半導体素子内の配線に電気的に接続することができる。また、このファンアウト配線は、上記の素子側方ビアを介して前記の下面側配線と電気的に接続することができる。
本実施形態の配線基板に内蔵される半導体素子は、半導体基板と、この半導体基板上に交互に設けられた第１配線および第１絶縁層を含む第１配線構造層と、この第１配線構造層上に交互に設けられた第２配線および第２絶縁層を含む第２配線構造層とを含むことができる。前記の上面側配線は、第２配線を介して第１配線と電気的に接続することができる。
第２配線の厚さは、第１配線の厚さより大きく、前記上面側配線の厚さより小さい。
第２絶縁層は、樹脂材料で形成され、その厚さは第１絶縁層の厚さより大きい。第２絶縁層は、第１絶縁層と異なる材料で形成されている。第１絶縁層の材料としては電気特性と高い加工精度を優先した材料が用いられるのに対して、第２絶縁層の材料としては信頼性を重要視した靱性の高い樹脂材料を用いることが好ましい。これにより、半導体素子を薄くした状態であっても耐衝撃性を向上することができる。また、このような樹脂材料からなる第２絶縁層を含む第２配線構造層によって応力緩和効果を得ることができる。第２配線構造層は、第２絶縁層として、第１絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましい。また、第２絶縁層はフィラーを含まないことが好ましい。
第１配線構造層は、第１絶縁層として、加工精度等の点から無機絶縁材料からなる絶縁層を含むことができる。また、第１配線構造層は、第１絶縁層として、電気特性の点から低誘電率材料からなる絶縁層を含んでいてもよい。第１配線構造層は、無機絶縁材料からなる絶縁層と低誘電率材料からなる絶縁層の両方を含んでいてもよい。第１配線構造層は、有機絶縁材料からなる絶縁層を含んでいてもよい。
第２配線は、第１配線の設計ルール、前記上面側配線の設計ルール、及び前記下面側配線の設計ルールと異なる設計ルールにより形成され、当該第２配線の最小配線幅および最小配線間隔はそれぞれ、第１配線の最小配線幅および最小配線間隔より大きく、且つ前記上面側配線および前記下面側配線の最小配線幅および最小配線間隔より小さいことが好ましい。
第２配線の厚さは第１配線の厚さより大きく、且つ第２絶縁層の厚さは第１絶縁層の厚さより大きい。この第２配線は、第１配線の厚さの２倍以上の厚さを有することが好ましく、３倍以上の厚さを有することがより好ましい。この第２絶縁層は、第１絶縁層の厚さの２倍以上の厚さを有することが好ましく、３倍以上の厚さを有することがより好ましい。また、第２配線は第１配線の厚さの２倍以上の厚さを有し、且つこの第２絶縁層は第１絶縁層の厚さより２倍以上の厚さを有することがより好ましく、さらに、第２配線は第１配線の厚さの３倍以上の厚さを有し、且つこの第２絶縁層は第１絶縁層の厚さより３倍以上の厚さを有することがより好ましい。
第２配線構造層は、その下面全体が第１配線構造層の上面上に設けられ、第２配線構造層の外周側面は、第１配線構造層の外周側面および半導体基板の外周側面とともに、半導体素子としての外周側面を構成することができる。また、第２配線構造層の外周側面が第１配線構造層の外周側面より内側に配置、すなわち、第２配線構造層の外周側面が第１配線構造層の上面の外縁より内側に配置されていてもよい。また、第２配線構造層の外周側面は、内側へ傾斜してテーパ形状を形成していてもよい。
第１配線構造層は、その上面側に、第２配線と接続する第１接続部を有し、第２配線構造層は、その上面側に、第１接続部と導通し且つ前記ファンアウト配線と接続する第２接続部（内部端子）を有し、この第２接続部は、第１接続部の位置より前記半導体素子の外縁側へ向かう方向へ再配置されていることが好ましい。
本実施形態の配線基板は、上記の上面側配線を覆う保護絶縁膜を有し、この保護絶縁膜に開口を有し、この開口内の前記上面側配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えることができる。
本実施形態の配線基板は、この配線基板上に交互に設けられた配線と絶縁層を含む上面側配線構造層を有することができ、この上面側配線構造層は、少なくとも最下層側の配線として前記ファンアウト配線を含み、このファンアウト配線は上層側に設けられた配線と電気的に接続することができる。
上面側配線構造層の絶縁層は、第２絶縁層の材料と異なる樹脂材料から形成することができる。この上面側配線構造層の絶縁層はフィラーを含有することができ、他方、第２絶縁層はフィラーを含まないことが好ましい。
上面側配線構造層の配線の厚さは第２配線の厚さより大きく、且つ上面側配線構造層の絶縁層の厚さは第２絶縁層の厚さより大きいことが好ましい。上面側配線構造層の配線は、第２配線の厚さの２倍以上の厚さを有することがより好ましい。上面側配線構造層の絶縁層は、第２絶縁層の２倍以上の厚さを有することがより好ましい。
本実施形態の配線基板は、上記の上面側配線構造層を有する場合、最上層側に開口をもつ絶縁層を有し、この開口内の配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。
本実施形態の配線基板は、当該配線基板の下面側に交互に設けられた絶縁層および配線を含む下面側配線構造層を有していてもよい。この下面側配線構造層は、最上層側の配線として前記下面側配線を含む。
本実施形態の配線基板は、上記の下面側配線構造層を有する場合、最下層側に開口をもつ絶縁層を有し、この開口内の配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。
本実施形態の配線基板は、上記の下面側配線構造層に代えて、上記の下面側配線を覆う保護絶縁膜を有し、この保護絶縁膜に開口を有し、この開口内の前記下面側配線の露出部からなる外部端子、またはこの開口に設けられた導電部からなる外部端子を備えていてもよい。
上記の周辺絶縁層は、樹脂材料で形成でき、この樹脂材料はフィラーを含有してもよいし、織布又は不織布からなる補強材を含有していてもよい。
本実施形態の配線基板においては、上記の周辺絶縁層が、搭載された半導体素子の上面（特に端子）を覆うことなく外周側面を覆い、この半導体素子の上面の端子からこの周辺絶縁層上に前記ファンアウト配線を設けることができる。あるいは、この周辺絶縁層が、搭載された半導体素子の上面および外周側面を覆い、この周辺絶縁層上において当該半導体素子の直上の部分（素子の端子に接続するビア又はポストの露出部）から当該半導体素子の外縁より外側の領域に前記ファンアウト配線を設けることができる。
本実施形態の配線基板において、半導体素子の下面側には、接着層を介して回路パターンを設けてもよい。その場合、接着層を絶縁層とし、回路パターンをグランド電位とすることにより、ノイズシールド効果を得ることができる。また、接着層を導電層とし、回路パターンを半導体素子の電源電位とすることにより、半導体素子の動作安定化効果を得ることができる。
搭載される半導体素子は、その半導体基板の下面側に第３配線と第３絶縁層を含む第３配線構造層を有することができる。第３配線と第３絶縁層は交互に設けて多層構造を形成することができる。この第３配線は、前記の下面側配線構造層の配線と電気的に接続してもよい。この半導体素子は、半導体基板を貫通する素子内ビアを有することができ、この素子内ビアを介して半導体素子内の配線（第１配線など）と第３配線を電気的に接続することができる。
本発明の説明において、上層側に位置する配線構造層と下層側に位置する配線構造層との間での配線の厚さの比較および絶縁層の厚さの比較は、それぞれ、上層側に位置する配線構造層の配線および絶縁層の最小厚さと下層側に位置する配線構造層の配線および絶縁層の最大厚さとを比較するものとする。例えば、「第２配線の厚さは、第１配線の厚さより大きい」とは、第２配線の最小厚さが第１配線の最大厚さより大きいことを意味し、「第２配線は、第１配線の厚さの２倍以上の厚さを有する」とは、第２配線の最小厚さは第１配線の最大厚さの２倍以上であることを意味する。
本実施形態において、第１配線の厚さは０．０８μｍ以上１．６μｍ以下に設定でき、０．１μｍ以上１．２μｍ以下が好ましく、その場合、第２配線の厚さは、３μｍ以上１２μｍ以下に設定することが好ましく、５μｍ以上１０μｍ以下がより好ましい。上面側配線構造層の配線の厚さは、設定した第２配線の厚さより大きく設定することが好ましい。
絶縁層の厚さは、配線の厚さに応じて適宜設定できるが、第１絶縁層の厚さ（図１０Ｂにおいては配線含有層２１２の下面から層間絶縁膜２１１の上面に至る基板に垂直方向の長さ）は０．０９μｍ以上３．０μｍ以下に設定でき、０．１μｍ以上２．０μｍ以下が好ましい。第２絶縁層の厚さは、例えば３μｍ以上に設定でき、４μｍ以上３０μｍ以下が好ましく、７μｍ以上２０μｍ以下がより好ましい。上面側配線構造層の絶縁層の厚さは、設定した第２絶縁層の厚さより大きく設定することが好ましい。
本発明の説明において、各配線構造層において配線と交互に設けられた絶縁層の厚さとは、下層側の配線の下面に接する絶縁層の上面から上層側の配線の下面に接する絶縁層の上面にいたる厚み方向（基板平面に垂直方向）に沿った長さとする。
半導体素子が第１配線構造層と第２配線構造層を含む実施形態によれば、半導体素子の微細な第１配線構造層上に設けた第２の配線構造層において、電源系配線とグランド系配線をそれぞれ集約でき、結果、端子数を減少させることができる。端子数を減少できると、端子のサイズやピッチを大きくできるため、実装性と接続信頼性を高めることができる。また、半導体素子から周辺領域へ引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や端子を形成できる。このように、端子数を減少させるとともに、配線ピッチや端子ピッチを拡大できるため、より高密度な半導体素子を内蔵することができ、また接続信頼性を高めることができる。また、より多くの信号線を引き出すことが可能になるため、より高機能な半導体素子を内蔵することができる。
また、このような実施形態によれば、上面側配線（または上面側配線構造層）と第１配線構造層との間に第２配線構造層があることにより、主に熱変形により発生する応力を緩和することができ、接続不良を抑えることができる。
半導体素子の絶縁材料（無機材料や低誘電率材料）と、この半導体素子を収容する配線基板（あるいはこの配線基板上に設けられる部材）を構成する絶縁材料（樹脂材料）との熱膨張率の差が大きいため、製造時や使用時に、半導体素子と配線基板との接続部分（例えばビアと端子部との接続部）に応力（特に基板平面に沿った横方向の応力）が発生し、この接続部分が破断しやすいという問題がある。この問題は、半導体素子の絶縁材料の機械的特性が低いことに起因し、低誘電率材料（Low-k材料）を用いたときにより顕著になる。本実施形態における第２配線構造層は、第２絶縁層が第１絶縁層の材料より機械的特性、特に機械的強度である破断強度や破断伸び率に優れた樹脂材料で形成されているため、この第２配線構造層により応力を緩和することができる。十分な応力緩和効果を得る点から、第２配線構造層は、第２絶縁層として、第１絶縁層の弾性率より小さい弾性率の絶縁層を含むことが好ましく、上面側配線構造層を設けた場合は、第２配線構造層は、第２絶縁層として、上面側配線構造層の絶縁層の弾性率より大きい弾性率の絶縁層を含むことが好ましい。これらの絶縁層の弾性率の比較は２５℃における比較とする。第２絶縁層および上面側配線構造層の絶縁層の材料は、２５℃における弾性率が、例えば０．１５〜８ＧＰａのものが使用できる。第１絶縁層の材料は、２５℃における弾性率が、例えば４ＧＰａ以上のものが使用できる。ｌｏｗ−ｋ材としては、２５℃での弾性率が４〜１０ＧＰａのものを好適に使用できる。
本発明の説明において、絶縁層の膜強度及び破断伸び率は、ＪＩＳ Ｋ ７１６１（引張特性試験）に準拠した絶縁材料の引っ張り試験による測定値に相当し、弾性率は、この引っ張り試験結果に基づいた歪み０．１％における強度からの算出値に相当する。熱膨張率はＪＩＳ Ｃ ６４８１に準拠したＴＭＡ法による測定値に相当する。
また、第２配線は、微細な第１配線と、大型の上面側配線（または上面側配線構造層の配線）との中間のサイズの設計ルールで形成されていることが好ましい。このような第２配線を含む第２配線構造層によって、第２配線構造層を設けない場合の接続部における急峻なサイズ差による応力集中を適度に緩和することができる。また、第２配線構造層は、応力に十分に対応できる配線厚み及び絶縁厚みの組み合わせを有するとともに、接続部に集中する応力に十分に対応できるビア部分の接触面積を確保することができ、結果、応力発生時でも良好な接続状態を保てる接続強度が得られる。また、第２配線構造層により、前述した通り、第１配線構造層から十分な信号線を引き出すことができる。
第１配線構造層、第２配線構造層、上面側配線構造層（あるいは上面側配線）、下面側配線構造層（あるいは下面側配線）における配線の最小デザインルール（Ｌ／Ｓ）は以下の通りに設定することが好ましい（Ｌは配線幅、Ｓは配線間隔を示す）。
第１配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝０．０１μｍ／０．０１μｍであることが好ましく、すなわち、第１配線は、最小配線幅が０．０１μｍ以上であり、最小配線間隔が０．０１μｍ以上であることが好ましい。
第２配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝２μｍ／２μｍであることが好ましく、すなわち、第２配線は、最小配線幅が２μｍ以上であり、最小配線間隔が２μｍ以上であることが好ましい。
上面側配線構造層（あるいは上面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝５μｍ／５μｍであることが好ましく、すなわち、上面側配線構造層の配線（あるいは上面側配線）は、最小配線幅が５μｍ以上であり、最小配線間隔が５μｍ以上であることが好ましい。
下面側配線構造層（あるいは下面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝５μｍ／５μｍであることが好ましく、すなわち、下面側配線構造層の配線（あるいは下面側配線）は、最小配線幅が５μｍ以上であり、最小配線間隔が５μｍ以上であることが好ましい。
歩留まりの安定化の観点から、以下のデザインルールに設定することが好ましい。
第１配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝０．０２μｍ／０．０２μｍであることが好ましく、すなわち、第１配線は、最小配線幅が０．０２μｍ以上であり、最小配線間隔が０．０２μｍ以上であることが好ましい。
第２配線構造層の配線の最小デザインルールは、Ｌ／Ｓ＝５μｍ／５μｍであることが好ましく、すなわち、第２配線は、最小配線幅が５μｍ以上であり、最小配線間隔が５μｍ以上であることが好ましい。
上面側配線構造層（あるいは上面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝２０μｍ／２０μｍが好ましく、すなわち、上面側配線構造層の配線（あるいは上面側配線）は、最小配線幅が２０μｍ以上であり、最小配線間隔が２０μｍ以上であることが好ましい。
下面側配線構造層（あるいは下面側配線）の配線の最小デザインルールは、Ｌ／Ｓ＝２０μｍ／２０μｍであることが好ましく、すなわち、下面側配線構造層の配線（あるいは下面側配線）は、最小配線幅が２０μｍ以上であり、最小配線間隔が２０μｍ以上であることが好ましい。
半導体素子のチップサイズとしては、平面形状が正方形や矩形（長方形）等の多角形（凸多角形）の場合、一辺のサイズは、加工精度等の点から、０．２ｍｍ以上が好ましく、０．５ｍｍ以上がより好ましく、２ｍｍ以上がさらに好ましく、小型化等の点から、１５ｍｍ以下が好ましく、１２ｍｍ以下がより好ましい。この場合、周長は０．８ｍｍ以上が好ましく、２ｍｍ以上がより好ましく、８ｍｍ以上がさらに好ましく、６０ｍｍ以下が好ましく、５０ｍｍ以下がより好ましい。
配線基板の下面側にも配線や端子を設けることによって、配線設計の自由度が向上し、高密度化が可能になる。また、上面側と下面側の両方に他の半導体装置や電子部品を接続でき、高密度なシステムを構成できる。さらに、上面側配線と下面側配線を電気的に接続した場合は、配線設計の自由度がさらに向上し、より個密度化が可能になり、また、上面側と下面側に設けられた半導体素子や電子部品間を短い距離で接続できるため、デバイス性能を向上することもできる。
内蔵される半導体素子の第２配線構造層にフィラーを含有しない絶縁材料を用いることによって、第１配線構造層の微細ピッチに対応した微細で信頼性の高い配線構造を容易に形成できる。また、その結果、第１配線構造層にて拡張されるピッチを小さくできることから、第１配線構造層の層数低減が実現できるとともに、また第２配線構造層においても配線収容率向上により層数を削減することもでき、製造コストを低減できる。
上面側配線構造層および下面側配線構造層は、通常の印刷配線板用ビルドアップ材料を用いて形成でき、低コストに製造できる。また、絶縁層の材料として、フィラーを含む樹脂材料を用いることができ、耐熱性や機械的強度を高めることができ、さらには半導体素子との熱膨張差を小さくし、低反りを実現することができる。また、絶縁層の材料として、成膜温度の比較的低い樹脂材料を用いることができるため、プロセス温度を低く保つことができ、結果、基板全体の反りや材料劣化を低減でき、信頼性を向上することができる。
以下、本発明の実施形態について図面を参照して具体的に説明する。
第１の実施形態
図１は、本発明の第１の実施形態の配線基板を示す断面図である。
本実施形態の配線基板においては、図１に示すように、半導体素子（ＬＳＩチップ）２００がベース絶縁層１０１に接着層１０２を介して固定されている。半導体素子２００の外周側面及び上面を覆うように周辺絶縁層１０３がベース絶縁層１０１上に設けられている。この周辺絶縁層１０３上には、半導体素子２００を覆うように上面側配線構造層１３０が形成されている。この配線基板の下面側には、ベース絶縁層１０１の下面上に、周辺絶縁層１０３の下面および半導体素子２００の下面を覆うように下面側配線構造層１４０が形成されている。このように、半導体素子２００を内蔵する配線基板が構成されている。
この上面側配線構造層１３０は、配線１０５ａ、１０５ｂ、１０８、絶縁層１０６、ビア１０７及び保護絶縁層１０９を含む。配線１０５ａは、半導体素子２００の直上からその外側の周辺領域へ引き出されたファンアウト配線であり、配線１０５ｂは半導体素子２００の直上に配置された導電層である。配線１０５ｂを介して、半導体素子２００の直上からその外側の周辺領域へ引き出されていてもよい。上層側の配線１０８は、下層側の配線１０５ａ、１０５ｂにビア１０７を介して電気的に接続され、保護絶縁層１０９の開口部における露出部分が外部端子として利用される。この開口部に導電材を設けてバンプを形成してもよい。保護絶縁層１０９はソルダーレジストを用いて形成できる。
上面側配線構造層１３０の最下層側の配線は、半導体素子の直上から当該半導体素子の外縁より外側の周辺領域へ引き出されたファンアウト配線１０５ａ、このファンアウト配線から延在する或いはこのファンアウト配線に接続する周辺配線（不図示）、及び半導体素子直上の導電層１０５ｂを含む。ファンアウト配線は、半導体素子直上の絶縁層（本例では周辺絶縁層）を貫通するビア１０４及びこのビアが接続する半導体素子上面の端子を介して半導体素子内部の配線に電気的に接続している。ファンアウト配線の周辺領域への延在部や周辺配線には、ビアが接続され、上層側の配線と電気的に接続される。ビアは、ファンアウト配線の延在部や周辺配線に接続するものに限られず、半導体素子直上領域内に設けられてもよい。これにより、半導体素子内のピッチに対して十分に拡大したピッチで配線構造や外部端子を形成できる。
本例では、上面側配線構造層１３０の配線が２層であるが、さらに絶縁層と配線を交互に設けた多層構造としてもよい。あるいは、上層側の配線１０８を設けず、下層側の配線１０５ａ、１０５ｂの１層（上面側配線）とし、その上に保護絶縁層１０９を設け、この保護絶縁層の開口部における配線の露出部分を外部端子として利用してもよい。あるいはこの開口部に導電材を設けてバンプを形成してもよい。また、本例では、最下層側の配線（１０５ａ、１０５ｂ）が半導体素子２００の直上からその外側の周辺領域へ引き出されているが、上層側の配線が半導体素子の直上からその外側の周辺領域へ引き出されていても構わない。
また、本例では、周辺絶縁層１０３が半導体素子２００の上面を覆うように設けられているが、周辺絶縁層１０３が半導体素子２００の上面（特に端子）を覆うことなく、半導体素子の外周側面を覆う構造であってもよい。この構造においては、第２配線構造層２２０の第２配線が、ビア１０４を介することなく第３配線１０５ａ、１０５ｂへ接続される。この構造は、第２配線構造層２２０と第３配線構造層１３０との狭ピッチ接続の点で有利である。
本例の下面側配線構造層１４０は、図１に示すように、ベース絶縁層１０１の下面上の１層の配線１４３とこの配線を覆う保護絶縁層１４４を含む。この保護絶縁層の開口部における配線の露出部分が外部端子として利用される。この開口部に導電材を設けてバンプを形成してもよい。この保護絶縁層はソルダーレジストを用いて形成できる。本例では、下面側配線構造層１４０の配線が１層であるが、さらに絶縁層と配線を交互に設けた多層構造としてもよい。下面側配線構造層１４０の絶縁層および配線はそれぞれ、上面側配線構造層１３０の絶縁層および配線と同様な材料および方法で形成することができる。下面側配線構造層１４０を設けることで、配線基板の下面側も利用することができ、半導体素子の裏面側の領域も利用した高密度なパッケージングが可能になる。また、下面側配線構造層と上面側配線構造層の間で、配線および絶縁層の積層数や材料種等の構造を近いものとすることにより、反り発生の抑制効果を得ることができる。
図３Ａ、図３Ｂ及び図４は、搭載される半導体素子の端子構造を説明するための部分断面図である。
図３Ａに示す端子構造では、半導体素子の絶縁層３０ａ上の導電層３１ａ上に、開口をもつ絶縁層３０ｂ（素子の絶縁表層）が設けられ、この開口から導電層表面が露出している。この露出面（導電層３１ａの一部である第１導電部３１ｂの露出面）を覆うように密着層３２が設けられている。この密着層３２上に導電層３３（第２導電部）が設けられている。この導電層３３（第２導電部）は、密着層３２の外縁より内側に配置されている。密着層３２の外縁および導電層３３（第２導電部）の外縁はともに開口の外側に配置されている。
図３Ｂに示す端子構造では、半導体素子の絶縁層３０ａ上の導電層３１ａ上に、開口をもつ絶縁層３０ｂ（素子の絶縁表層）が設けられ、この開口内に、導電層３１ａに接続する導電部３１ｂ（第１導電部）が設けられている。そして、この導電部３１ｂ（第１導電部）の露出面を覆うように密着層３２が設けられ、この密着層３２上に導電層３３（第２導電部）が設けられている。この導電層３３（第２導電部）は、密着層３２の外縁より内側に配置されている。密着層３２の外縁および導電層３３（第２導電部）の外縁はともに開口の外側（導電部３１ｂの外縁の外側）に配置されている。
これらの図に示されるように、密着層の外縁がその上に設けられる第２導電部の外縁より外側にあるため、この密着層と半導体素子上面（絶縁表層）との接触面積が大きくなっている。これにより、この端子部に加わる応力に対して密着層が剥がれにくくなり、端子部の接続信頼性を高めることができる。
このような端子部において、例えば図４に示すように、密着層３２上の導電層３３（第２導電部）の外周側面が内側に傾斜していてもよく、すなわち導電層３３の外径が上面側から下面にかけて大きくなるテーパ形状を形成していてもよい。これにより、密着層上の第２導電部が剥がれにくくなり、端子部の接続信頼性をより高めることができる。なお、図４は、図３Ｂの端子部断面の左側部分の拡大図であり、導電層３１ａ、３１ｂを省略している。
図５に、半導体素子の端子の配置を示す。図中のＳは信号端子、Ｇはグランド端子、Ｖ１は電源端子１（例えば１．２Ｖ）、Ｖ２は電源端子２（例えば１．５Ｖ）を示す。このように、同電位に設定される電源端子同士を隣り合うように配置し、これらの電源端子間で一体に形成された密着層を共有することにより、電位の安定化効果を得ることができる。また、グランド端子同士を隣り合うように配置し、これらのグランド端子間で一体に形成された密着層を共有することにより、電位の安定化効果を得ることができる。隣り合う端子は二つに限られず、図５に示すように３つあるいはそれ以上であってもよい。また、共有する密着層の平面形状は、ライン状に限られず、端子の配置に応じてＬ字形やＴ字形、コの字形などの種々の形状にすることができる。端子の第２導電部の平面形状は、当該第２導電部の外縁が密着層の外縁より内側に配置され、密着層との密着強度が十分に得られていれば特に制限はなく、例えば四角形や八角形等の多角形、円形にすることができる。共有化されない密着層の平面形状は、その外縁が直上に設けられる第２導電部の外縁より外側に設けられ、十分な密着強度が得られていれば特に制限はないが、図５に示すように第２導電部の平面形状に応じた形状（相似形）にすることができる。
密着層による接続信頼性向上効果、端子作製時の目合わせ精度やエッチング精度等の製造安定性の点から、密着層の外縁とその上に設けられた第２導電部の外縁との距離Ｌは、０．３μｍ以上に設定することが好ましく、０．５μｍ以上に設定することがより好ましい。この距離Ｌは、図３Ａ、図３Ｂ及び図４中のＬで示される長さに相当する。この距離Ｌは、密着層外縁の任意の点から第２導電部外縁に至る最短距離とする。ここで、密着層外縁および第２導電部外縁とは、それぞれ、同一の基板平面に対する密着層下面の投影形状の外縁および第２導電部下面の投影形状の外縁を意味する。
また、この距離Ｌは、接続しない端子同士の短絡防止を考慮して設定することが好ましい。この距離Ｌを大きく設定し過ぎ、接続しない端子間における密着層同士の間隙が狭すぎると、端子間の絶縁性が不足して信頼性が低下したり、製造時の端子間の密着層の除去を十分に行うことが困難となり端子間ショートが発生したりする等の問題が生じやすくなる。これらの観点から、接続しない端子間における密着層同士の間隙は、２μｍ以上が好ましく、５μｍ以上がより好ましく、距離Ｌは、このような間隙が確保できるように設定することが好ましい。
半導体素子の端子は以下のようにして作製することができる。
まず、第１導電部が露出する半導体素子の絶縁表層上に、密着金属を含む給電層を例えばスパッタ法、蒸着法、電解めっき法又は無電解めっき法により形成する。
次に、給電層上に、第２導電部を形成するための開口をもつめっきレジストを形成する。続いて、電解めっき法や無電解めっき法により開口内に金属を析出させて第２導電部を形成する。その後、めっきレジストを除去する。
次に、第２導電部を覆い且つ所定の密着層のパターン形状をもつレジストマスクを形成し、給電層をエッチングすることにより、所定のパターン形状をもつ給電層（密着層）が得られる。その後、レジストマスクを除去する。この給電層のパターニングは、チップに個片化された半導体素子を後述の支持基板上へ固定した後に行うことができる。
また、半導体素子の端子は以下のようにして作製することもできる。
まず、上記の方法と同様にして給電層上に第２導電部を形成する。
次に、ウェットエッチング又はドライエッチングを行って、第２導電部の形成に用いためっきレジストを除去するとともに、第２導電部をマスクとして給電層を除去する。これにより、第２導電部の平面形状とほぼ同じ形状の給電層（密着層）が得られる。
次に、第２導電部の金属に対してエッチング性を有し、密着層の金属に対してエッチング性を有しないエッチャント、もしくは密着層の金属に対するエッチングレート（Ｒａ）より第２導電部の金属に対するエッチングレート（Ｒｂ）が大きいエッチャント（例えばＲｂ／Ｒａ＞３）を用いてエッチングを行う。これにより、第２導電部の上面および側面がエッチングされ、第２導電部の外径が小さくなる一方で、密着層はエッチングされない、もしくはエッチングが比較的進まない結果、密着層の外縁が第２導電部の周囲に露出する。この方法によれば、第２導電部の側面にテーパがつきやすく、エッチング条件を適宜調整することにより十分なテーパ形状を形成することがきる。この第２導電部のエッチングは、チップに個片化された半導体素子を後述の支持基板上へ固定した後に行うことができる。
本例では、一つの配線基板に一つの半導体素子が内蔵されているが、複数の半導体素子を内蔵してもよい。
内蔵される半導体素子の半導体基板２０１は、固定前に所定の厚さとなるように研削され、研削面に接着層１０２が設けられる。
半導体基板２０１は、例えば、シリコン、ゲルマニウム、ガリウム砒素（ＧａＡｓ）、ガリウム砒素リン、窒化ガリウム（ＧａＮ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、その他の化合物半導体（ＩＩ−ＶＩ族化合物、ＩＩＩ−Ｖ族化合物、ＶＩ族化合物）、ダイアモンド等からなる基板を用いることができるが、これらに限定されない。本実施形態の半導体素子として、シリコン基板を用いたＬＳＩチップを好適に用いることができる。半導体基板１０１の厚さは例えば５０μｍに設定でき、チップサイズは例えば１０ｍｍ角に設定できる。
接着層１０２は、半導体素子がベース絶縁層１０１上に所望の強度で固定できれば特に制限はないが、例えば、ダイアタッチメントフィルム（ＤＡＦ）と呼ばれる半硬化樹脂や、エポキシ樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）などの樹脂ペースト、あるいは銀ペーストなどを用いることができる。
上面側配線構造層１３０は、通常のプリント配線板製造技術を用いて形成することができ、特にインターポーザ基板の形成に適用されるビルドアップ法を用いて好適に形成できる。
上面側配線構造層１３０の配線または上面側配線は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。
この配線の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン及びパラジウムからなる群から選択される１種又は２種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。例えば、厚さ約１０μｍの銅からなる配線をセミアディティブ法により形成することができる。
上面側配線構造層１３０の絶縁層の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いて形成できる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂（シリコーン樹脂）が挙げられる。例えば、厚さ１０μｍの配線との密着性を高めるため、表面に十分な凹凸を形成する観点から、絶縁層の材料として、例えば凹凸形成に有利なフィラーを含むエポキシ樹脂を用いることができる。
上面側配線構造層１３０の絶縁層は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。例えば、フィラーを含むエポキシ樹脂を用いて真空ラミネート法で良好に形成することができる。
ベース絶縁層１０１は、上面側配線構造層の絶縁層の形成に用いられる材料および方法を用いて形成することができる。
周辺絶縁層１０３は、半導体素子２００の側面および上面との密着性が良好で、比較的低温下での成形が容易であり、装置全体の反りを生じさせにくいものであることが好ましく、樹脂材料が好適であり、例えば、感光性又は非感光性の有機材料で形成できる。この樹脂材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられる。また、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材にそれらの樹脂等を含浸させた複合材料、無機フィラーや有機フィラーを含むそれらの樹脂、さらにケイ素樹脂（シリコーン樹脂）が挙げられる。例えば、エポキシ樹脂を好適に用いることができる。
周辺絶縁層１０３は、このような樹脂材料からなる絶縁層を、真空ラミネート法や真空プレス法などにより、半導体素子２００を覆うようにベース絶縁層１０１（あるいは後に除去される支持基板）上に設けることにより形成できる。周辺絶縁層は、単一の樹脂層で形成してもよいし、複数の樹脂層の積層体で形成してもよい。周辺絶縁層が積層体からなる場合は、複数回に分けて形成してもよい。ガラスクロスやアラミド繊維などからなる補強材を含む樹脂層を設ける場合は、半導体素子が収容可能な開口を持つ樹脂層を用いて形成することができる。
半導体素子の端子と上面側配線構造層１３０の最下層側の配線（又は上面側配線）との接続は、例えば、次のようにして行うことができる。
半導体素子を覆う周辺絶縁層１０３を形成した後、半導体素子直上の絶縁層（周辺絶縁層）に、半導体素子の端子が露出するようにレーザ等により開口を形成し、この開口内に導電材を充填してビアを形成する。そして、このビアに接続するように配線を形成する。あるいは、開口を充填する導電膜を形成し、この導電膜をパターニングして配線とビアを形成する。
他の方法として、予め半導体素子の端子上にバンプ（「ポスト」とも称す）を形成し、このバンプが形成された半導体素子をベース絶縁層あるいは支持基板に固定し、次いで周辺絶縁層１０３を形成し、バンプ上の絶縁層（周辺絶縁層）を除去してバンプ上面を露出させる。そして、このバンプの露出部に接続するように配線を形成する。端子の第２導電部の高さが十分な場合は、端子上にバンプを設けないで半導体素子を覆う絶縁層を形成し、端子上の絶縁層を除去して端子（第２導電部）の上面を露出させ、この端子の露出部に配線を接続することができる。
なお、半導体素子の端子は、上面側配線構造層の最下層側の配線（又は上面側配線）に接続されるものの他、ビアを介して上層側の配線に接続されるものがあってもよい。
第２の実施形態
図２は、本発明の第２の実施形態の配線基板を示す断面図である。
本実施形態では、周辺絶縁層１０３を貫通する素子側方ビア３０１が設けられ、この素子側方ビアを介して、上面側配線構造層の配線１０５ａが下面側配線構造層の配線１４３と電気的に接続されている。素子側方ビアに係る構造の他は、第１の実施形態と同様な構造にすることができる。
図２に示す例では、素子側方ビア３０１の下端は、ベース絶縁層１０１上の接続パッド１４１ａに接続され、この接続パッド１４１ａの下面にベース絶縁層１０１を貫通するビア１４２の上端が接続され、このビア１４２の下端が配線１４３の上面に接続されている。接続パッド１４１ａは、上下のビア同士の接続を容易にするためのもので、必要に応じて設けることができる。また、本例では、素子側方ビア３０１は周辺絶縁層１０３を貫通しているが、周辺絶縁層が積層体である場合は、この積層体を構成する各絶縁層にビアが設けられ、これらのビアが互いに接続されたスタック構造や位置がずれたスタッガード構造、さらには、３層以上となる場合は、スタック構造とスタッガード構造とが混在する構造をとることができる。
半導体素子２００の下面側には、接着層１０２を介して回路パターン１４１ｂを設けることができる。この回路パターンは、接続パッド１４１ａと同じ材料から形成する場合は、接続パッドの形成時に同時に形成することができる。接着層１０２を絶縁層とし、回路パターンをグランド電位とする場合は、ノイズシールド効果を得ることができる。接着層１０２を導電層とし、回路パターンを電源電位とする場合は、電源電位の安定化効果を得ることができる。
このように素子側方ビア３０１を設けた本例の構造によれば、配線基板の下面側にも、内蔵された半導体素子と電気的に接続する配線や端子を設けることができるため、配線設計の自由度が向上し、高密度化が可能になる。また、配線基板の下面側にも、内蔵された半導体素子と電気的に接続する他の半導体装置や電子部品を接続でき、高密度なシステムを構成できる。さらに、上面側と下面側に接続された半導体素子や電子部品間を短い距離で接続できるため、デバイス性能を向上することができる。
第３の実施形態
図９は、本発明の第３の実施形態の配線基板を示す断面図である。
本実施形態の配線基板に内蔵される半導体素子２００は、図１０Ａに示すように、半導体基板２０１と、この半導体基板上の第１配線構造層２１０と、この第１配線構造層上の第２配線構造層２２０から構成される。本実施形態の配線基板の半導体素子以外の構造は、第２の実施形態の構造と同様である。また、半導体素子以外の構造を第１の実施形態と同様な構造にしてもよい。
第２配線構造層２２０は、図１０Ａに示すように、第２絶縁層２２１、第２配線２２２、第２ビア２２３を含み、第２絶縁層２２１と第２配線２２２が交互に積層されている。この積層構造において、上層側の第２配線と下層側の第２配線は、これら配線間の第２絶縁層を貫通する第２ビア２２３により接続されている。最下層側の第２配線は、最下層側の第２絶縁層（第１配線構造層２１０上の第２絶縁層）を貫通する第２ビアにより第１配線構造層２１０表面の導電部と接続されている。第２配線構造層２２０の最下層部は、図１０Ａに示すように、第１配線構造層２１０上に設けられた絶縁層２２１と、この絶縁層上に設けられた配線２２２と、この配線と第１配線構造層の上面の導電部（不図示）とを接続するビア２２３が設けられているが、第１配線構造層２１０の上面の導電部（不図示）と直接接続するように第１配線構造層上に直接配線を形成してもよい。また、図１０Ａに示す層数に限定されず、１層以上の配線を持つ構造や、１層以上の配線と絶縁層が交互に積層される構造としてもよく、図１０Ａに示す層数以上としても構わない。
第２配線構造層２２０の上面の導電層の露出部２２４には、前述の端子を形成することができる。
第１配線構造層２１０は、図１０Ｂに示すように、機能素子１０が形成された半導体基板２０１上に設けられている。機能素子１０として、例えばＭＯＳトランジスタを設けることができる。このＭＯＳトランジスタは、半導体基板上にゲート絶縁膜（不図示）を介して設けられたゲート電極１１及びその両側に形成されたソース／ドレイン領域１２から構成されている。
この機能素子１０を覆うように半導体基板２０１上に層間絶縁膜（第１絶縁層）２１１が設けられ、この層間絶縁膜２１１上に配線含有層２１２が設けられ、さらに層間絶縁膜２１１と配線含有層２１２が交互に積層して設けられている。配線含有層２１２は、配線２１（第１配線）と、配線２１間を充填する配線間絶縁層２２で構成されている。最下層側の配線２１は、最下層側の層間絶縁膜２１１に形成されたコンタクトプラグ１３を介してソース／ドレイン領域１２又はゲート電極と電気的に接続されている。上層側の配線２１と下層側の配線２１は、これら配線間の層間絶縁膜２１１に形成されたビア２３を介して電気的に接続されている。また、図１０Ｂは、平面型のＭＯＳトランジスタが設けられている場合を例として示したが、３次元構造を持つ縦型トランジスタやＦｉｎ型ＦＥＴ、また有機材料によるトランジスタを設けても構わない。
第１配線構造層２１０及び機能素子１０は、通常の半導体製造プロセス技術により形成することができる。
第１配線構造層２１０の配線材料としては、例えば銅やアルミニウムが挙げられる。第１配線構造層の配線は、例えばダマシン法により形成できる。ダマシン法による配線の形成は、例えば次にようにして行うことができる。まず、絶縁膜を形成し、この絶縁膜に、リソグラフィ技術とドライエッチング技術を用いて所望の配線パターンやビアパターンの形状の溝（トレンチ）を形成する。次に、この溝内を含む全面に、バリアメタル層をスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で形成し、電解めっき用の給電層をスパッタ法等で形成し、電解銅めっき法にて溝を埋め込むように銅膜を形成する。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により溝内のみにバリアメタル及び銅が残るように研磨する。
第１配線２１の厚みは、例えば０．０８〜２μｍの範囲に設定でき、０．１μｍ以上が好ましく、他方１．６μｍ以下が好ましく、１．２μｍ以下がより好ましい。
層間絶縁膜２１１の厚み（配線間絶縁膜を含まない）は、例えば０．０１〜２μｍの範囲に設定でき、０．０３μｍ以上が好ましく、他方１．６μｍ以下が好ましく、１．２μｍ以下がより好ましい。
第１配線構造層２１０の絶縁膜の材料としては、小さな配線ルールに対応するため製造時の精度を高めることや電気特性の安定性を重視して、主に無機絶縁材料を好適に用いることができる。ＳｉＯ２より比誘電率が低い低誘電率材料（Ｌｏｗ−ｋ材料）として有機絶縁材料を一部に用いてもよい。無機絶縁材料としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＮＳＧ（non dope silicate glass）、ＢＳＧ（boron silicate glass）、ＰＳＧ（phospho silicate glass）、ＢＰＳＧ（boron phosphorous silicate glass）が挙げられる。
信号系配線に対する寄生容量を低減するために、複数の絶縁膜のうち、半導体基板２０１の近くに設けられている少なくとも１つの層間絶縁膜２１１あるいは配線間絶縁膜２２をｌｏｗ−ｋ材で形成することが望ましい。ｌｏｗ−ｋ材としては、例えば多孔質酸化シリコン膜（多孔質シリカ膜）、ポーラスＨＳＱ（hydrogen silisesquioxane）等の無機系絶縁膜、ポーラスＭＳＱ（methylsilsesquioxane）、有機ポリマー等の有機系絶縁膜、フッ素系ポリマー等のフッ素含有絶縁膜が挙げられ、２５℃での弾性率が４〜１０ＧＰａの範囲にあるものを好適に使用できる。
第２配線構造層２２０の第２絶縁層２２１は、第１配線構造層２１０の第１絶縁層（層間絶縁層２１１及び配線間絶縁層２２）と異なる絶縁材料からなり、第２絶縁層２２１の厚さは第１配線構造層の第１絶縁層の厚さ（層間絶縁層２１１の厚さと配線間絶縁層２２の厚さの合計）より大きい。また、第２配線構造層２２０の第２配線２２２の厚さは、第１配線２１の厚さより大きい。
このような第２配線構造層２２０の第２配線２２２は、半導体製造プロセスとプリント配線板製造プロセスの中間領域の配線サイズに好適な配線技術、いわゆるスーパーコネクトと呼ばれる配線技術（ウエハレベル再配線技術）を利用して形成することができる。
第２配線２２２は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成できる。より微細ピッチに対応する観点から、セミアディティブ法が好ましい。
セミアディティブ法は、無電解めっき法、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法により金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。
サブトラクティブ法は、基板又は絶縁層上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。
フルアディティブ法は、基板又は絶縁層上に無電解めっき触媒を吸着させた後に、所望のパターンのレジストを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法によりレジスト絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
第２配線２２２の材料としては、銅、銀、金、ニッケル、アルミニウム、チタン、モリブデン、タングステン、およびパラジウムからなる群から選択される１種又は２種以上からなる金属材料を使用することができる。特に、電気抵抗値及びコストの観点から、銅が望ましい。例えば、厚さ５μｍの銅からなる第２配線をセミアディティブ法により形成することができる。絶縁層に対して密着性の高い導電性材料（例えば、チタンやタングステン、これらの合金）からなる密着層を形成し、その上に他の導電性材料（例えば、銅やアルミニウム）からなる導電層を形成し、この密着層と導電層との積層構造を有する第２配線を形成してもよい。
第２配線２２２の厚さは、第１配線２１の厚さより大きく、第１配線２１の厚さの２倍以上が好ましく、３倍以上がより好ましく、さらに４倍以上に設定することができる。第２配線の厚さが大きいほど配線抵抗が低くなるため、半導体素子の複数の電源線やグランド線をそれぞれ束ねて端子数を少なくすることができる。同時に半導体素子から引き出すことが困難であった新たな信号線も、第２配線構造層２２０によって半導体素子２００から外部へと容易に引き出すことが可能となる。第２配線が厚すぎると、微細な（特に狭ピッチな）第１配線構造層に良好に接続された所望の配線構造の形成が困難になったり、第２配線構造層の厚みが大きく増加するため、第２配線は厚すぎないように、例えば第１配線の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。また、第２配線の厚さは、上面側配線構造層の配線（あるいは上面側配線）の最小厚みより小さく設定することが好ましい。第２配線の厚さは、例えば、３〜１２μｍの範囲に設定することができ、５〜１０μｍの範囲がより好ましい。
第２絶縁層の材料としては、樹脂絶縁材料を好適に用いることができ、例えば、感光性又は非感光性の有機材料を用いることができる。この樹脂絶縁材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂が挙げられるが、これらに限定されない。例えば、厚さ１０μｍのポリイミド樹脂からなる第２絶縁層を形成することができる。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。
樹脂絶縁材料として、感光性材料を用いた場合、フォトリソグラフィー法によりビアホールを形成することができる。非感光性の材料や、感光性であってもパターン解像度が低い有機材料を用いた場合、ビアホールはレーザ、ドライエッチング法、ブラストなどにより形成できる。
第２絶縁層に樹脂材料を用いることで、半導体素子と上面側配線構造層（あるいは上面側配線）との間の歪みに起因して発生する半導体素子にかかる応力を、第２絶縁層の変形により緩和することができ、第１配線構造層への応力伝搬を効果的に低減させることができる。第２絶縁層の材料の２５℃における弾性率は、例えば０．１５〜８ＧＰａの範囲にあることが望ましい。絶縁材料の弾性率が低すぎると、応力緩和時の第２絶縁層の変形量が大きく第２配線に応力の殆どが印加されることとなり、第２配線の断線や、第２配線／ビア１０４界面での破損が発生し易くなる。絶縁材料の弾性率が高すぎると、第２絶縁層の変形量が乏しくなり第２配線構造層による応力緩和が不十分となり、第１配線構造層における層間剥離や絶縁膜破壊等の抑制効果が低減する。また、第１配線構造層の絶縁膜（第１絶縁層）の弾性率より第２絶縁層の弾性率が低くなる絶縁材料の組み合わせとすることで、第２配線構造層において応力をより効果的に緩和でき、第１配線構造層の保護効果を高めることができる。上面側配線構造層を設けた場合は、第２配線構造層が、第２絶縁層として上面側配線構造層の絶縁層の弾性率より大きい弾性率の絶縁層を含むことにより、第２配線構造層内の電気的接続機能をより十分に確保しながら、第２配線構造層による応力緩和効果を得ることができる。
第２絶縁層２２１の厚さは、第１絶縁層（層間絶縁層２１１、配線間絶縁層２２）の厚さより大きく設定され、第１絶縁層の厚さの２倍以上が好ましく、３倍以上がより好ましく、さらに４倍以上に設定できる。第２絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。第２絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、第２絶縁層は厚すぎないように、例えば第１絶縁層の最大厚みの２０倍以下の範囲で適宜設定することが好ましい。上面側配線構造層が設けられている場合は、第２絶縁層の厚さは上面側配線構造層の絶縁層の最小厚みより小さく設定することが好ましい。第２配線構造層の少なくとも最上層側の絶縁層の厚みが３μｍ以上であることが好ましい。第２絶縁層の厚さは、例えば、３〜３０μｍの範囲に設定することができ、７〜２０μｍの範囲が好ましい。
第２絶縁層２２１は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス法、真空ラミネート法、スピンコート法、ダイコート法、カーテンコート法、フォトリソグラフィー法を用いて形成することができる。例えば、ポリイミド樹脂をスピンコート法で成膜することができる。
第２配線構造層の形成において、第２絶縁層２２１の材料として、ガラスクロスやアラミド繊維などからなる織布や不織布等の補強材に樹脂を含浸させた複合材料、無機フィラーや有機フィラーを含む樹脂を用いると、配線が微細になるほど配線間の短絡などが生じやすくなる。そのため、第２絶縁層の材料としては、補強材やフィラーを含まない材料が好ましい。
上面側配線構造層の配線（または上面側配線）の厚さは、第２配線の厚さより大きく、第２配線の厚さの１．５倍以上が好ましく、２倍以上がより好ましい。配線が厚いほど配線抵抗が低くなるため、半導体素子から引き出された電源線およびグランド線をそれぞれ束ねて外部端子数を少なくすることができる。配線が厚すぎると、比較的微細な（特に、比較的狭ピッチな）第２配線構造層に良好に接続された所望の配線構造の形成が困難になったり、上面側配線構造層の厚みが大きく増加するため、厚すぎないように、例えば第２配線の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。
上面側配線構造層の絶縁層の厚さは、第２絶縁層の厚さより大きく設定され、第２絶縁層１０９の厚さの１．５倍以上が好ましく、２倍以上がより好ましい。絶縁層の厚さが大きいほど、十分な被覆性、耐衝撃性、応力緩和効果を得ることができる。絶縁層が厚すぎると、ビアの形成が困難となったり、厚み方向のサイズが大きくなるため、厚すぎないように、例えば第２絶縁層の最大厚みの１０倍以下の範囲で適宜設定することが好ましい。
上面側配線構造層の絶縁層の厚さは例えば２０μｍに設定することができ、すなわち第２絶縁層の厚さを１０μｍに設定した場合、その厚みの２倍に設定することができる。
本実施形態の配線基板は、第１配線構造層２１０から第２配線構造層２２０、さらに上面側配線構造層１３０の順で配線ピッチを拡大することができる。第２配線構造層２２０では、電源系配線とグランド系配線をそれぞれ集約でき、さらに第２配線構造層２２０から引き出されるファンアウト配線によって、半導体素子内のピッチに対して十分に拡大したピッチで上面側配線構造や端子を形成できる。結果、信頼性を高めることができるとともに、高密度な半導体素子（例えばＬＳＩチップ）を内蔵した配線基板（半導体パッケージ）を形成できる。
また、第２配線構造層２２０は、第２絶縁層としてフィラーを含有しない樹脂絶縁材料を用いることがきるため、下層側の配線構造（第１配線構造層２１０）の微細な配線ピッチに十分に対応することができるとともに、信頼性の高い配線構造を形成できる。
また、上面側配線構造層１３０は、その絶縁層として第２絶縁層よりも硬化温度の低い材料を用いることができるため、装置全体を薄型化した際にも低反りを実現できる。
例えば、第２絶縁層にフィラーを含まないポリイミド樹脂を用い、上面側配線構造層の絶縁層にフィラーを含む硬化温度の低いエポキシ樹脂を用いた場合は、下層側にエポキシ樹脂を用い、上層側に硬化温度の高いポリイミド樹脂を用いた場合に比べて、プロセス温度を低くできるため、反り量を低減できる。また、この場合、第２絶縁層がフィラーを含まないため、第１配線構造層の微細配線構造に適応した第２配線構造層を形成でき、上面側配線構造層の絶縁層はフィラーを含有するため、上面側配線構造層の耐熱性および機械的強度の向上と共に装置全体の耐熱性および機械的強度を向上できる。
第３の実施形態の変形例
本実施形態は、第３の実施形態の変形例として、図１０Ａに示す半導体素子に代えて、図１１Ａに示す半導体素子を内蔵していてもよい。
本実施形態では、配線構造層（以下「第３配線構造層」）２３０が半導体基板２０１の裏面側に形成されている以外は第３の実施形態と同様である。第３配線構造層２３０は、第２配線構造層２２０と同様に、第３絶縁層２３１、第３配線２３２及びビア２３３を含み、必要に応じて端子２３４を含む。第３配線構造層２３０の配線パターンは第２配線構造層２２０の配線パターンと同一である必要はなく、また層数も任意に設定してもよいが、反りを抑える観点からは、配線および絶縁層の積層数や配線パターン、材料等の構造が両者の間で同じあるいは近いことが好ましい。周辺絶縁層１０３は、第１配線構造層２１０および第２配線構造層２２０の外周側面を取り囲むとともに第３配線構造層２３０の外周側面も取り囲んでいる。
第３配線構造層２３０は、半導体基板２０１の薄く研削された裏面に設けることができる。第３配線構造層２３０を含む半導体素子は、第３配線構造層２３０の下面に接着層１０２設け、ベース絶縁層１０１（あるいは後に除去される支持基板）に固定される。また、接着層１０２を貫通するビアを設けて、下面側配線構造層１４０の配線と電気的に接続することにより半導体素子裏面の面積を有効に活用し、配線収容率を向上させることができるとともに、放熱性能やノイズシールド性能などをさらに向上させることができる。
このような構造によれば、薄く研削された半導体素子単体に比べ、両面に靱性の高い樹脂からなる絶縁層が設けられるため、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺されて低反り化を行うことができる。これにより、搭載時のピックアップ条件（突き上げ速度、突き上げ量）、ヘッド吸着条件、搭載条件（加圧、加温）などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、ベース絶縁層（あるいは後に除去する支持基板）上への搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。
裏面に第３配線構造層が設けられた半導体素子は、図１１Ｂに示すように、半導体基板２０１に貫通ビア（以下「素子内基板貫通ビア」）２３５を形成することができる。
素子内基板貫通ビア２３５の配置やサイズ、数は任意に設定でき、ビアの材料は導電体であっても絶縁体であってもよい。このような素子内基板貫通ビアとしては銅からなるビアが好適である。
このような構造によれば、素子内基板貫通ビアは補強ビア及び放熱ビアとして機能することができる。また、薄く研削された半導体素子単体に比べ、両面に靱性の高い樹脂からなる絶縁層が設けられるため、半導体素子の耐衝撃性が向上するとともに、両側の絶縁層による影響が相殺されて低反り化を行うことができる。これにより、搭載時のピックアップ条件（突き上げ速度、突き上げ量）、ヘッド吸着条件、搭載条件（加圧、加温）などのプロセスウィンドウが大きくなり製造工程が安定するだけではなく、半導体素子が平坦であることから吸着性や画像認識性が向上するため、ベース絶縁層（あるいは後に除去する支持基板）上への搭載精度を向上することができる。結果、配線基板の低反り化と共に歩留まりを改善することができる。
また、素子内基板貫通ビア２３５により第１配線と第３配線を電気的に接続することにより、半導体素子の裏面側でも信号配線、電源配線、グランド配線の引き回しが可能となるため、より高機能な半導体素子を内蔵することが可能となる。
以上に説明した配線基板には、いずれかの配線構造層内に、回路のノイズフィルターの役割を果たすＬＣＲ素子が設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５等の金属酸化物；ＢＳＴ（（Ｂａｘ，Ｓｒ１−ｘ）ＴｉＯ３）、ＰＺＴ（Ｐｂ（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３、ＰＬＺＴ（（Ｐｂ１−ｙ，Ｌａｙ）（Ｚｒｘ，Ｔｉ１−ｘ）Ｏ３）等のペロブスカイト系材料（０＜ｘ＜１、０＜ｙ＜１）；ＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物が好ましい。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
また、本発明の実施形態の配線基板は、半導体素子を複数内蔵してもよいし、半導体素子以外に受動部品として、ＬＣＲ部品、ＭＥＭＳ部品、センサ、エネルギーデバイス、光部品などが内蔵されていてもよい。
以下、本発明の実施形態の配線基板の製造方法について説明する。
製造例１
まず、前述の端子を備えた半導体素子２００を用意する。
半導体素子は、半導体基板上にトランジスタ等の機能素子および前述の第１配線構造層を形成する。必要により、この第１配線構造層上に前述の第２配線構造層を形成する。機能素子および第１配線構造層は、前述の通り通常の半導体製造プロセス技術により形成できる。第２配線構造層は、前述の通り、スーパーコネクトと呼ばれる配線技術（ウエハレベル再配線技術）を利用して形成できる。第２配線は、例えばセミアディティブ法により形成できる。第２絶縁層は、感光性、非感光性のいずれの材料を用いてもよく、スピンコート法、ラミネート法、プレス法、又は印刷法により形成できる。ビア用の開口は、前述の通り、感光性樹脂を用いた場合はフォトリソグラフィー法により形成でき、非感光性の材料や、感光性であってもパターン解像度が低い材料を用いた場合は、レーザ、ドライエッチング法、ブラストなどにより形成できる。このようにして形成された開口に導電材を充填することにより、ビアを形成することができる。ビアを設ける部分に金属ポストをめっき法や印刷法により形成しておき、第２絶縁層を形成した後に、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより第２絶縁層の上層部を除去し、その金属ポストを露出させることでビアを形成することもできる。必要に応じて、半導体基板の第１配線構造層が形成された面の反対面に、第２配線構造層と同様にして第３配線構造層を形成することができる。
半導体基板としてウェハを用い、このウェハ上に上記の半導体素子に対応する素子構造を複数形成し、その後、ダイシングやカッティング、エッチング等により切断し、各半導体素子へ個片化することができる。
次に、図６（ａ）に示すように、支持基板１上のベース絶縁層１０１上に接着層１０２を介して半導体素子２００を固定する。ベース絶縁層を設けないで、支持基板１上に接着層を介して半導体素子を固定してもよい。このとき、半導体素子が第３配線構造層を有している場合は、第３配線構造層の配線を下面側配線構造層の配線と電気的に接続するためのビアとして金属ペーストやはんだ材料からなる接続部を設けてもよい。支持基板は、無機材料や金属材料、樹脂材料等からなる基板を用いることができる。基板材料としては、例えば、Ｓｉ、ガラス、セラミック、銅、銅系合金、アルミニウム、アルミ合金、ステンレス、ポリイミド樹脂、エポキシ樹脂が挙げられる。
次に、半導体素子２００を覆うように樹脂材料を供給し、硬化して周辺絶縁層１０３を形成する。樹脂材料の供給方法は、真空ラミネート法や真空プレス法が好適である。樹脂材料中にガラスクロスやアラミド繊維等の補強材が含まれている場合は、この樹脂材料に半導体素子を収容できる開口を設け、この開口内に半導体素子が配置されるように樹脂材料を供給し、さらに他の樹脂材料で覆った後に真空プレスを行い、開口部の隙間を埋めるとともに樹脂材料を一体化する。また、内蔵する半導体素子２００が例えば８０μｍ以上の厚みを有する場合、半導体素子を収容する開口を設ける絶縁材料として、未硬化の樹脂材料とともに例えば２０μｍ以上の厚みを有する硬化済みの樹脂材料を重ねて設けてもよい。硬化済みの樹脂材料を用いることで、樹脂材料の硬化時の収縮を十分に抑えることができ、反りの発生を低減できる。硬化済みの樹脂材料には、配線やビアが設けられていても構わない。
次に、図６（ｂ）に示すように、半導体素子２００の直上の絶縁層（周辺絶縁層）に、半導体素子の上面の端子が露出するようにレーザ等により開口を形成し、この開口内に導電材を充填してビア１０４を形成する。そして、このビアに接続するように配線１０５ａ、１０５ｂを形成する。必要に応じて、配線を覆う絶縁層を設けてもよい。
他の方法として、予め半導体素子の上面の端子上にバンプを形成し、このようなバンプが形成された半導体素子をベース絶縁層に固定し、次いで周辺絶縁層を形成し、半導体素子の直上の絶縁層（周辺絶縁層）を除去してバンプ上面を露出させる。そして、このバンプに接続するように配線を形成することができる。
次に、図６（ｃ）に示すように、支持基板１を除去する。支持基板の材料に応じて、エッチングや研磨、剥離等の方法により支持基板を除去することができる。下面側配線および下面側配線構造層を設けない片面配線構造の配線基板を形成する場合は、補強効果を保持する観点から支持基板を除去しないで残してもよい。その際、ベース絶縁層１０１を有しない支持基板を用いて、この支持基板上に、上記のベース絶縁層上に設けた配線構造を形成してもよい。周辺絶縁層等により十分な強度が確保できる場合は、支持基板を除去した片面配線構造としてもよい。
以降、上面側に、絶縁層１０６、ビア１０７、配線１０８および保護絶縁層１０９を形成して上面側配線構造層１３０を完成し、下面側には、配線１４３及び保護絶縁層１４４を形成して下面側配線構造層１４０を完成し、結果、図１に示す配線基板が得られる。支持基板１上にベース絶縁層１０１を設けていなかった場合は、下面側に、順次、ベース絶縁層１０１、配線１４３及び保護絶縁層１４４を形成して下面側配線構造層１４０を設けることができる。その際、ベース絶縁層１０１を設けることなく、配線１４３及び保護絶縁層１４４を形成して下面側配線構造層１４０を設けることもできる。
本例では、支持基板１を用いたが、支持基板１に代えて、予め下面側配線構造層の少なくとも一部が形成された配線基板を用いてもよい。これにより、支持基板１の除去工程を省略でき、製造工程を簡略化することができる。
また、半導体素子が第３配線構造層を有している場合、接着層１０２及びベース絶縁層１０１のいずれかもしくは両方にビアを設けることができる。このビアを介して、第３配線構造層の配線と下面側配線構造層の配線とを電気的に接続することにより、第３配線構造層に、下面側配線構造層の配線と接続された回路を設けることができる。また、このビアは放熱経路として機能させることができる。
製造例２
まず、製造例１と同様にして半導体素子２００を用意する。
次に、図７（ａ）に示すように、支持基板１上のベース絶縁層１０１上に、接続パッド１４１ａ及び回路パターン１４１ｂを形成する。接続パッドと回路パターンは、例えばメッキ法により形成でき、同時に形成してもよいし、順次形成してもよい。後に行う支持基板の除去をウェットエッチングにより行う場合は、用いるエッチング液に溶解しない材料で接続パッドと回路パターンを形成する。接続パッド及び回路パターンはそれぞれ、必要に応じて設けることができ、これらの一方または両方を設けない構成としてもよい。
次に、図７（ｂ）に示すように、回路パターン１４１ｂ上に接着層１０２を介して半導体素子２００を固定する。回路パターン１４１ｂを設けない場合は、ベース絶縁層１０１上に接着層１０２を介して半導体素子２００を固定する。このとき、半導体素子が第３配線構造層を有している場合は、第３配線構造層の配線を下面側配線構造層の配線と電気的に接続するためのビアとして金属ペーストやはんだ材料からなる接続部を設けてもよい。
次に、製造例１と同様にして、半導体素子２００を覆うように樹脂材料を供給し、硬化して周辺絶縁層１０３を形成する。
次に、周辺絶縁層１０３に、レーザ法等により接続パッド１４１ａに達するホールを形成する。必要に応じて、デスミア処理等によりホール内の樹脂残渣を除去する。その後、メッキ法またはスパッタ法により、ホール内に導電材料を充填して、図７（ｃ）に示すように、素子側方ビア３０１を形成する。その後、研磨を行って表面を平坦化する。
次に、製造例１と同様にして、図７（ｃ）に示すように、ビア１０４及び配線１０５ａ、１０５ｂを形成する。必要に応じて、これらの配線を覆う絶縁層を設けてもよい。
次に、製造例１と同様にして、図７（ｄ）に示すように、支持基板１を除去する。
以降、上面側に、絶縁層１０６、ビア１０７、配線１０８および保護絶縁層１０９を形成して上面側配線構造層１３０を完成し、下面側には、ビア１４２、配線１４３及び保護絶縁層１４４を形成して下面側配線構造層１４０を完成し、結果、図２に示す配線基板が得られる。支持基板１上にベース絶縁層１０１、接続パッド１４１ａ及び回路パターン１４１ｂを設けない場合は、周辺絶縁層１０３を貫通して支持基板１に達する素子側方ビア３０１を設けた後、支持基板１を除去することができる。その後、下面側に、順次、素子側方ビア３０１に接続する接続パッド、絶縁層１０１、この絶縁層を貫通してこの接続パッドに接続するビア１４２、このビアに接続する配線１４３及び保護絶縁層１４４を形成し、下面側配線構造層１４０を設けることができる。その際、接続パッド、絶縁層１０１及びビア１４２を形成することなく、素子側方ビア３０１に接続する配線１４３及び保護絶縁層１４４を形成して下面側配線構造層１４０を設けることもできる。
本例では、支持基板１を用いたが、支持基板１に代えて、予め下面側配線構造層の少なくとも一部が形成された配線基板を用いてもよい。これにより、支持基板１の除去工程を省略でき、製造工程を簡略化することができる。例えば、図８（ａ）に示すように、ベース絶縁層１０１の上面上に設けられた接続パッド１４１ａ及び回路パターン１４１ｂと、このベース絶縁層１０１の下面上に設けられた配線１４３と、このベース絶縁層１０１を貫通し接続パッド１４１ａと配線１４３を接続するビア１４２を備えた配線基板を用意する。次に、図８（ｂ）に示すように、この配線基板の回路パターン１４１ｂ上に接着層１０２を介して半導体素子２００を固定する。次に、図８（ｃ）に示すように、前述の製造例と同様にして、周辺絶縁層１０３、素子側方ビア３０１、素子上のビア１０４、及び配線１０５ａ、１０５ｂを形成する。以降、上面側に、絶縁層１０６、ビア１０７、配線１０８及び保護絶縁層１０９を形成して上面側配線構造層１３０を完成し、下面側には保護絶縁層１４４を形成して下面側配線構造層１４０を完成し、結果、図２に示す配線基板が得られる。
また、半導体素子が第３配線構造層を有している場合、接着層１０２及びベース絶縁層１０１のいずれかもしくは両方にビアを設けることができる。このビアを介して、第３配線構造層の配線と下面側配線構造層の配線とを電気的に接続することにより、第３配線構造層に、下面側配線構造層の配線と接続された回路を設けることができる。また、このビアは放熱経路として機能させることができる。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１０年４月８日に出願された日本出願特願２０１０−０８９５９４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１ 支持基板
１０ 機能素子
１１ ゲート電極
１２ ソース／ドレイン領域
１３ コンタクトプラグ
２１ 第１配線
２２ 配線間絶縁層
２３ ビア
３０ａ 絶縁層
３０ｂ 絶縁層
３１ａ 導電層
３１ｂ 第１導電部
３２ 密着層
３３ 第２導電部
１０１ ベース絶縁層
１０２ 接着層
１０３ 周辺絶縁層
１０４ ビア
１０５ａ 配線（ファンアウト配線）
１０５ｂ 配線
１０６ 絶縁層
１０７ ビア
１０８ 配線
１０９ 保護絶縁層
１３０ 上面側配線構造層
１４０ 下面側配線構造層
１４１ａ 接続パッド
１４１ｂ 回路パターン
１４２ ビア
１４３ 配線
１４４ 保護絶縁層
２００ 半導体素子（ＬＳＩチップ）
２０１ 半導体基板
２１０ 第１配線構造層
２１１ 層間絶縁膜
２１２ 配線含有層
２２０ 第２配線構造層
２２１ 第２絶縁層
２２２ 第２配線
２２３ ビア
２２４ 導電層露出部
２３０ 第３配線構造層
２３１ 第３絶縁層
２３２ 第３配線
２３３ ビア
２３４ 端子
２３５ 素子内基板貫通ビア
３０１ 素子側方ビア

Claims (21)

  1. 半導体素子を内蔵する配線基板であって、
    前記配線基板は、
    前記半導体素子と、
    該半導体素子の少なくとも外周側面を覆う周辺絶縁層と、
    当該配線基板の上面側に設けられた上面側配線とを含み、
    前記半導体素子は、その上面側に、前記上面側配線と電気的に接続する内部端子を有し、
    前記内部端子は、
    当該半導体素子の絶縁表層から露出する第１導電部と、
    該第１導電部上の密着層と、
    該密着層上の第２導電部とを含み、
    前記密着層は、前記第１導電部の露出面を覆い該露出面の周囲の絶縁表層上に設けられ、且つ、前記第２導電部を取り囲み該第２導電部の外縁より外側周囲へ延在している、配線基板。
  2. 前記第１導電部、前記密着層および前記第２導電部はそれぞれ金属材料からなり、前記絶縁表層は樹脂材料からなる、請求項１に記載の配線基板。
  3. 前記密着層は、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ、Ｖ、Ｔａ及びＮｉから選ばれる金属を含む金属材料からなる、請求項１又は２に記載の配線基板。
  4. 前記第２導電部は、金、銀、銅、ニッケル、錫およびパラジウムから選ばれる金属を含む金属材料からなる、請求項１から３のいずれか一項に記載の配線基板。
  5. 前記第２導電部は、銅又は銅系合金からなる、請求項１から３のいずれか一項に記載の配線基板。
  6. 前記半導体素子は、複数の前記内部端子を有し、一体に形成された密着層を共有する隣り合う内部端子を含む、請求項１から５のいずれか一項に記載の配線基板。
  7. 複数の前記内部端子は、一体に形成された密着層を共有する隣り合う電源端子を含む、請求項６に配線基板。
  8. 複数の前記内部端子は、一体に形成された密着層を共有する隣り合うグランド端子を含む、請求項６又は７に記載の配線基板。
  9. 前記第２導電部は、前記密着層に接触する下面の外縁の周長が当該第２導電部の上面の外縁の周長より大きく、当該第２導電部の基板平面方向に沿った断面の外縁の周長が上面側から下面にかけて漸次拡大している、請求項１から８のいずれか一項に記載の配線基板。
  10. 前記第１導電部は、前記絶縁表層下の配線の一部であり、該絶縁表層の開口からの露出部分である、請求項１から９のいずれか一項に記載の配線基板。
  11. 前記第１導電部は、前記絶縁表層の開口に設けられた導電部である、請求項１から９のいずれか一項に記載の配線基板。
  12. 前記配線基板はベース絶縁層を含み、該ベース絶縁層の上面側に前記半導体素子および前記周辺絶縁層が設けられている、請求項１から１１のいずれか一項に記載の配線基板。
  13. 前記上面側配線を覆う保護絶縁膜を有し、
    該保護絶縁膜は開口を有し、該開口内の前記上面側配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項１から１２のいずれか一項に記載の配線基板。
  14. 前記配線基板の上面側に交互に設けられた配線と絶縁層を含む上面側配線構造層を有し、
    最上層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部がからなる外部端子を備えた、請求項１から１２のいずれか一項に記載の配線基板。
  15. 前記配線基板は、当該配線基板の下面側に設けられた下面側配線を含む、請求項１から１４のいずれか一項に記載の配線基板。
  16. 前記配線基板は、前記周辺絶縁層に、前記上面側配線および前記下面側配線と電気的に接続された素子側方ビアを含む、請求項１５に記載の配線基板。
  17. 前記下面側配線を覆う保護絶縁膜を有し、
    該保護絶縁膜は開口を有し、該開口内の前記下面側配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項１５又は１６に記載の配線基板。
  18. 前記配線基板の下面側に交互に設けられた配線と絶縁層を含む下面側配線構造層を有し、
    最下層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部がからなる外部端子を備えた、請求項１５又は１６に記載の配線基板。
  19. 前記配線基板は、当該配線基板の下面側に設けられた支持基板を含む、請求項１から１４のいずれか一項に記載の配線基板。
  20. 前記半導体素子の下面に、絶縁性接着剤を介してノイズシールド回路パターンが設けられている、請求項１から１９のいずれか一項に記載の配線基板。
  21. 前記半導体素子の下面に、導電性接着剤を介して電位安定化回路パターンが設けられている、請求項１から１９のいずれか一項に記載の配線基板。
JP2012509346A 2010-04-08 2011-02-22 半導体素子内蔵配線基板 Expired - Fee Related JP5605429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012509346A JP5605429B2 (ja) 2010-04-08 2011-02-22 半導体素子内蔵配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010089594 2010-04-08
JP2010089594 2010-04-08
JP2012509346A JP5605429B2 (ja) 2010-04-08 2011-02-22 半導体素子内蔵配線基板
PCT/JP2011/053828 WO2011125380A1 (ja) 2010-04-08 2011-02-22 半導体素子内蔵配線基板

Publications (2)

Publication Number Publication Date
JPWO2011125380A1 JPWO2011125380A1 (ja) 2013-07-08
JP5605429B2 true JP5605429B2 (ja) 2014-10-15

Family

ID=44762346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012509346A Expired - Fee Related JP5605429B2 (ja) 2010-04-08 2011-02-22 半導体素子内蔵配線基板

Country Status (3)

Country Link
US (1) US8710639B2 (ja)
JP (1) JP5605429B2 (ja)
WO (1) WO2011125380A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
CN103620762B (zh) * 2011-10-21 2016-08-17 松下电器产业株式会社 半导体装置
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
WO2014045518A1 (ja) * 2012-09-18 2014-03-27 パナソニック株式会社 アンテナ、送信装置、受信装置、三次元集積回路、及び非接触通信システム
JP5605414B2 (ja) * 2012-10-17 2014-10-15 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US20150221523A1 (en) 2013-10-01 2015-08-06 Infineon Technologies Ag Arrangement and method for manufacturing the same
US9196568B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same
KR20150042042A (ko) * 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
EP2903021A1 (en) * 2014-01-29 2015-08-05 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9673171B1 (en) * 2014-03-26 2017-06-06 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
JP6031060B2 (ja) * 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9559056B2 (en) 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
DE102014115099B4 (de) * 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
KR102295522B1 (ko) * 2014-10-20 2021-08-30 삼성전자 주식회사 반도체 패키지
US9986646B2 (en) * 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
KR101654433B1 (ko) * 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
DE102014118464A1 (de) 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte mit einem asymmetrischen Schichtenaufbau
US9583462B2 (en) * 2015-01-22 2017-02-28 Qualcomm Incorporated Damascene re-distribution layer (RDL) in fan out split die application
JP6456174B2 (ja) * 2015-02-04 2019-01-23 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102450576B1 (ko) 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
JP6847744B2 (ja) * 2016-04-08 2021-03-24 台湾東電化股▲ふん▼有限公司 カメラモジュール
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
WO2017221589A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 半導体チップパッケージ
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
CN107978576B (zh) * 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10541228B2 (en) * 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
JP6908112B2 (ja) * 2017-06-30 2021-07-21 株式会社村田製作所 電子部品モジュール及びその製造方法
DE102018109028B4 (de) * 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
US10566276B2 (en) * 2017-11-08 2020-02-18 Texas Instruments Incorporated Packaged semiconductor system having unidirectional connections to discrete components
JP6573055B1 (ja) * 2017-11-29 2019-09-11 大日本印刷株式会社 配線基板および配線基板の製造方法
JP7002321B2 (ja) * 2017-12-22 2022-01-20 京セラ株式会社 配線基板
US11114359B2 (en) 2018-09-13 2021-09-07 Dialog Semiconductor (Uk) Limited Wafer level chip scale package structure
JP6663965B1 (ja) * 2018-10-04 2020-03-13 日本航空電子工業株式会社 電子部品の実装構造を生産する方法、電子部品の実装構造、電子部品実装用モジュール及び電子部品実装用配線板
KR102538182B1 (ko) * 2018-11-01 2023-05-31 삼성전자주식회사 반도체 패키지
CN111199935A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 电子封装件和生产电子封装件的方法
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
CN113196469B (zh) * 2018-12-21 2024-03-29 株式会社村田制作所 电子部件模块的制造方法及电子部件模块
US20210392758A1 (en) * 2019-10-31 2021-12-16 Avary Holding (Shenzhen) Co., Limited. Thin circuit board and method of manufacturing the same
CN113013130A (zh) * 2019-12-20 2021-06-22 奥特斯科技(重庆)有限公司 具有双介电层的部件承载件及其制造方法
JP2020065088A (ja) * 2020-01-29 2020-04-23 株式会社アムコー・テクノロジー・ジャパン 半導体装置及びその製造方法
US11335650B2 (en) * 2020-06-11 2022-05-17 Advanced Semiconductor Engineering, Inc. Package substrate, electronic device package and method for manufacturing the same
US20220199547A1 (en) * 2020-12-18 2022-06-23 Qualcomm Incorporated FAN-OUT WAFER-LEVEL PACKAGING (FOWLP) INTEGRATED CIRCUITS (ICs) EMPLOYING AN ELECTRO-MAGNETIC INTERFERENCE (EMI) SHIELD STRUCTURE IN UNUSED FAN-OUT AREA FOR EMI SHIELDING, AND RELATED FABRICATION METHODS
KR20220158123A (ko) * 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004179288A (ja) * 2002-11-26 2004-06-24 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2008091640A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP4072523B2 (ja) 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
JP5016811B2 (ja) 2005-11-30 2012-09-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2008182039A (ja) 2007-01-24 2008-08-07 Fujikura Ltd 多層配線板およびその製造方法
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4953132B2 (ja) 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP2008288607A (ja) * 2008-07-04 2008-11-27 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051569A (ja) * 2001-08-03 2003-02-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004179288A (ja) * 2002-11-26 2004-06-24 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2008091640A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
US20130026632A1 (en) 2013-01-31
US8710639B2 (en) 2014-04-29
WO2011125380A1 (ja) 2011-10-13
JPWO2011125380A1 (ja) 2013-07-08

Similar Documents

Publication Publication Date Title
JP5605429B2 (ja) 半導体素子内蔵配線基板
WO2011108308A1 (ja) 半導体素子内蔵配線基板
JP2011187473A (ja) 半導体素子内蔵配線基板
JP4953132B2 (ja) 半導体装置
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US8536691B2 (en) Semiconductor device and method for manufacturing the same
US7348673B2 (en) Semiconductor device
WO2010101163A1 (ja) 機能素子内蔵基板及びそれを用いた電子デバイス
JP5286382B2 (ja) 半導体装置およびその製造方法
JP5589601B2 (ja) 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
JP2007103413A (ja) 半導体装置及びその製造方法
JP5548855B2 (ja) 配線基板及びその製造方法
US8872334B2 (en) Method for manufacturing semiconductor device
JP5310103B2 (ja) 半導体装置及びその製造方法
JP5413371B2 (ja) 半導体装置及びその製造方法
WO2010047228A1 (ja) 配線基板およびその製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
KR101023080B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
JP2011159999A (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5605429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees