JP5977051B2 - 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5977051B2 JP5977051B2 JP2012063947A JP2012063947A JP5977051B2 JP 5977051 B2 JP5977051 B2 JP 5977051B2 JP 2012063947 A JP2012063947 A JP 2012063947A JP 2012063947 A JP2012063947 A JP 2012063947A JP 5977051 B2 JP5977051 B2 JP 5977051B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- metal plate
- semiconductor chip
- layer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 364
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims description 589
- 229910052751 metal Inorganic materials 0.000 claims description 211
- 239000002184 metal Substances 0.000 claims description 211
- 239000011229 interlayer Substances 0.000 claims description 67
- 229920005989 resin Polymers 0.000 claims description 64
- 239000011347 resin Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 33
- 239000012779 reinforcing material Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 47
- 239000010949 copper Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 230000000704 physical effect Effects 0.000 description 13
- 229920001187 thermosetting polymer Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010030 laminating Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 238000003825 pressing Methods 0.000 description 7
- 229910000881 Cu alloy Chemical group 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000005422 blasting Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000009477 glass transition Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/2413—Connecting within a semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
このような半導体パッケージの一例としては、半導体チップの能動面(回路形成面)及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている(例えば、特許文献1,2参照)。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面と反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
以下、第1実施形態を図1〜図4に従って説明する。
(半導体パッケージの構造)
図1(a)に示すように、半導体パッケージ1は、金属板10と、第1絶縁層11と、半導体チップ12と、第2絶縁層20と、配線構造30と、ソルダレジスト層40とを有している。
配線構造30は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような層厚とすることができる。図1(a)に示す例では、配線構造30は、第1配線層31と、層間絶縁層32と、第2配線層33とを有している。このように、本実施形態の半導体パッケージ1は、一般的なビルドアップ法を用いて作製される半導体パッケージ(支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの)とは異なり、支持基材を含まない「コアレス構造」の形態を有している。
第2配線層33は、層間絶縁層32上に形成された最上層(最外層)の配線層である。第2配線層33は、ビアホールVH2内に充填されたビア配線33Aと、層間絶縁層32上に形成された配線パターン33Bとを有している。ビア配線33Aは、ビアホールVH2の底部に露出した第1配線層31と電気的に接続されるとともに、配線パターン33Bと電気的に接続されている。なお、ビアホールVH2及びビア配線33Aは、図1(a)において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールVH2及びビア配線33Aの平面形状は例えば円形であり、その直径は例えば50〜75μm程度とすることができる。配線パターン33Bの厚さは、例えば15〜35μm程度とすることができる。この配線パターン33Bは、例えば平面視でマトリクス状又はペリフェラル状に配置されている。なお、第2配線層33の材料としては、例えば銅又は銅合金を用いることができる。
これに対し、本実施形態の半導体パッケージ1では、図1(a)に示すように、半導体チップ12を中心にして配線構造30とは反対側に金属板10及び第1絶縁層11を形成するようにした。これにより、半導体チップ12の第1の面12A側に第1及び第2配線層31,33及び層間絶縁層32が積層された配線構造30が形成される一方で、第1の面12Aとは反対側にも金属板10及び第1絶縁層11が形成される。このため、半導体パッケージ1を上下方向(厚さ方向)に見たときの物性値(熱膨脹係数及び弾性率等)の分布が、半導体チップ12を中心にして上下対称に近い状態となる。したがって、半導体チップ12を中心とした上下の物性値のバランスが良好となり、熱収縮などに伴って半導体パッケージ1に反りや変形が発生することを抑制することができる。
(半導体パッケージの製造方法)
次に、上記半導体パッケージ1の製造方法を説明する。
次に、金属板10の厚さを変化させた場合の半導体パッケージ1の反り量を計算によって求めた結果について説明する。詳述すると、半導体パッケージ1の平面形状を8mm×8mmとし、半導体チップ12の平面形状を5mm×5mm、厚さを100μm(接着層13の厚さを10μm、半導体チップ12の厚さを75μm、ポスト12Pの厚さを15μm)とし、半導体チップ12の下面に金属板10と第1絶縁層11とを設けたモデルを仮定した。このモデルでは、第1絶縁層11の厚さを25μm、金属板10の第1の面10Aから第2絶縁層20の第1の面20Aまでの厚さを125μm(金属板10の第1の面10Aから絶縁層21の第1の面21Aまでの厚さを95μm、絶縁層21の第1の面21Aから絶縁層22の第1の面22Aまでの厚さを30μm)と仮定した。また、上記モデルでは、配線パターン31B,33Bの厚さをそれぞれ15μm、層間絶縁層32の厚さを30μmと仮定し、金属板10と配線パターン31B,33Bとの物性値を同一、第1絶縁層11と第2絶縁層20との物性値を同一と仮定した。そして、金属板10、半導体チップ12、第1及び第2絶縁層11,20及び配線構造30の物性値を固定値とし、金属板10の厚さを変化させた場合の反り量を計算によって求めた。求めた反り量の一例を表1に示す。
(1)半導体チップ12を中心にして配線構造30とは反対側に金属板10及び第1絶縁層11を形成するようにした。これにより、半導体パッケージ1を上下方向に見たときの熱膨脹係数及び弾性率の分布が、半導体チップ12を中心にして上下対称に近い状態となる。したがって、半導体チップ12を中心とした上下の熱膨脹係数及び弾性率のバランスが良好となり、熱収縮などに伴って発生する半導体パッケージ1の反りを低減することができる。
以下、第2実施形態を図5〜図9に従って説明する。この実施形態の半導体パッケージ1Aは、金属板10と同一平面上に、第1配線層31と接続される接続パッド50Pが設けられている点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の図1〜図4に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
第1配線層31は、ビアホールVH1内に充填されたビア配線31Aと、ビアホールVH3内に充填されたビア配線31Cと、第2絶縁層20上に形成された配線パターン31Bとを有している。ビア配線31Cは、ビアホールVH3の底部に露出した導電層50と電気的に接続されるとともに、配線パターン31Bと電気的に接続されている。なお、ビアホールVH3及びビア配線31Cは、図5(a)において下側(第1絶縁層11側)から上側(第2配線層33側)に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールVH3及びビア配線31Cの平面形状は例えば円形である。ビアホールVH3及びビア配線31Cの直径は例えば50〜100μm程度とすることができる。なお、ビア配線31Cの材料としては、例えば銅又は銅合金を用いることができる。
次に、半導体装置3の構造を図6に従って説明する。なお、図6において、半導体パッケージ1Aは図5(a)とは上下を反転して描かれている。
半導体パッケージ4は、配線基板60と、その配線基板60にフリップチップ実装された第1の半導体チップ71と、第1の半導体チップ71の上に接着された第2の半導体チップ72とを有している。また、半導体パッケージ4は、第1の半導体チップ71と配線基板60との隙間を充填するように設けられたアンダーフィル樹脂73と、第1の半導体チップ71及び第2の半導体チップ72等を封止する封止樹脂74とを有している。なお、第1の半導体チップ71の平面形状は、第2の半導体チップ72の平面形状よりも大きく形成されている。
次に、上記半導体パッケージ1Aの製造方法を説明する。
まず、図7(a)に示す工程では、先の図2(a)〜図2(c)に示した工程と同様の製造工程により、支持基板80上に第1絶縁層11と金属板10Dとを順に積層する。その後、金属板10Dの第1の面10A(図7(a)では、上面)に、開口部82Xを有するレジスト層82を形成する。開口部82Xは、上記金属板10及び導電層50の形成領域に対応する部分以外の金属板10Dを露出するように形成される。レジスト層82の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層82の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。
(半導体装置の製造方法)
次に、上記半導体装置3の製造方法を説明する。
(第3実施形態)
以下、第3実施形態を図10〜図13に従って説明する。この実施形態の半導体パッケージ1Bは、第2絶縁層20の厚さ方向の中途位置に、第1配線層31と接続される接続パッド51Pが設けられている点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。先の図1〜図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
次に、上記半導体パッケージ1Bの製造方法を説明する。
まず、図11(a)に示す工程では、先の図2(a)〜図2(e)に示した工程と同様の製造工程により、支持基板80上に第1絶縁層11と金属板10Dとを順に積層し、金属板10Dをパターニングして開口部10Xを有する金属板10を形成する。この金属板10は、図11(b)に示すように、第1絶縁層11の外縁を除く略全面に延在して形成されている。また、金属板10には、後工程で半導体チップ12が搭載される領域(破線枠参照)よりも外側に複数の開口部10Xが形成されている。なお、図11(b)において、開口部10X内の破線円は、後工程で形成される接続パッド51Pの形成領域を示している。
(他の実施形態)
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2実施形態における半導体パッケージ4の配線基板60に実装される半導体チップの数や、その半導体チップの実装の形態(例えばフリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
次に、実施例及び比較例を挙げて上記実施形態及びその変形例をさらに具体的に説明する。
実施例1の半導体パッケージは、図1に示した半導体パッケージ1である。評価条件としては、半導体パッケージ1の平面形状を8mm×8mmとし、半導体チップ12の平面形状を5mm×5mmとし、半導体チップ12の厚さを75μmとした。また、半導体パッケージ1全体の厚さを280μmとした。具体的には、第1絶縁層11の厚さを25μm、金属板10の厚さを35μm、金属板10の第1の面10Aから第2絶縁層20の第1の面20Aまでの厚さを140μm(金属板10の第1の面10Aから絶縁層21の第1の面21Aまでの厚さを95μm、絶縁層21の第1の面21Aから絶縁層22の第1の面22Aまでの厚さを45μm)とした。また、配線パターン31B,33Bの厚さをそれぞれ15μmとし、層間絶縁層32の厚さを30μm、ソルダレジスト層40の厚さを20μmとした。なお、電極端子12Pの高さは25μmとした。
実施例2の半導体パッケージは、図15に示した半導体パッケージ1Dであり、実施例1の半導体パッケージから最外層の層間絶縁層32Aを補強材の入っていない絶縁層に変更した構造を有している。評価条件としては、層間絶縁層32Aの厚さを25μmに設定した点のみが上記実施例1と異なる。
比較例1の半導体パッケージは、図16に示される半導体パッケージ5である。この半導体パッケージ5は、実施例2の半導体パッケージから金属板10及び第1絶縁層11を省略した構造を有しており、金属板10及び第1絶縁層11を省略した点以外は、実施例2と同一の条件である。
比較例2の半導体パッケージは、図17に示される半導体パッケージ6である。この半導体パッケージ6は、実施例1の半導体パッケージから第1絶縁層11を省略し、金属板10の代わりに第2絶縁層20と同一の外形寸法を有する金属板90を形成した構造を有している。なお、第1絶縁層11を省略した点及び金属板90の厚さを35μmに設定した点のみが上記実施例1と異なる。
製造過程で使用した支持基板を除去した後の各例の半導体パッケージについて、室温から高温(ここでは、260℃)まで温度を上昇させたときの反りを測定すると共に、高温(260℃)から室温まで温度を低下させたときの反りを測定した。反りは、各半導体パッケージの外部接続用パッド33Pの形成された面(測定面)の高さを対角線に沿って順次測定し、最も高い点と最も低い点との高さの差を測定した。なお、上記測定面が凹状に反った場合の反り量をプラスとし、測定面が凸状に反った場合の反り量をマイナスとして、図18及び図19に測定結果を示した。
図18に示すように、実施例1,2と比較例1とを比較すると、金属板10及び第1絶縁層11を設けることにより(実施例1,2)、それらを設けない場合(比較例1)に比べ、半導体パッケージの反り量を大幅に低減できることが確認された。具体的には、実施例1,2では、比較例1に比べて、初期の室温での反りを大幅に低減できることが確認された。さらに、実施例1,2では、比較例1に比べて、温度変化に伴う反り量の変動量を小さく抑えることができることが確認された。以上のことから、金属板10及び第1絶縁層11の形成によって、高い反り改善効果が得られることが確認された。
3 半導体装置
4 半導体パッケージ(第2半導体パッケージ)
10 金属板
11 第1絶縁層
12 半導体チップ
20 第2絶縁層
21 絶縁層(第3絶縁層)
21X 開口部
22 絶縁層(第4絶縁層)
30 配線構造
31,33 配線層
32,32A 層間絶縁層
50,51 導電層
50P,51P 接続パッド(パッド)
80 支持基板
Claims (15)
- 上面と下面と側面とを有する金属板と、
前記金属板の上面と同一平面上に形成された上面と、前記金属板の下面と同一平面上に形成された下面と、側面とを有する導電層と、
電極端子が形成された上面と下面と側面とを有し、前記金属板の上面に接合された半導体チップと、
前記金属板及び前記導電層の下面に接して前記金属板及び前記導電層の下面を被覆する第1絶縁層と、
前記金属板の上面及び側面に接して前記金属板の上面及び側面を被覆し、前記導電層の上面及び側面に接して前記導電層の上面及び側面を被覆し、前記半導体チップの上面及び側面に接して前記半導体チップの上面及び側面を被覆し、前記第1絶縁層上に積層された第2絶縁層と、
前記半導体チップと電気的に接続された配線層と、前記配線層上に積層された補強材入りの層間絶縁層とを有し、前記第2絶縁層上に積層された配線構造と、を有し、
前記半導体チップの下面が絶縁性樹脂からなる接合部材を介して前記金属板の上面に直接接合され、
前記金属板と前記導電層とが互いに分離されて形成され、
前記金属板は、前記半導体チップよりも薄く形成され、
前記金属板は、平板であり、外周縁を除く前記第1絶縁層の上面全面に前記導電層の周囲を前記第2絶縁層を介して取り囲むように形成され、
前記導電層の下面の少なくとも一部は、他の半導体パッケージと接続されるパッドとして前記第1絶縁層から露出されていることを特徴とする半導体パッケージ。 - 上面と下面と側面とを有する金属板と、
電極端子が形成された上面と下面と側面とを有し、前記金属板の上面に接合された半導体チップと、
前記金属板の下面に接して前記金属板の下面を被覆する第1絶縁層と、
前記金属板の上面及び側面に接して前記金属板の上面及び側面を被覆し、前記半導体チップの上面及び側面に接して前記半導体チップの上面及び側面を被覆し、前記第1絶縁層上に積層された第2絶縁層と、
前記半導体チップと電気的に接続された配線層と、前記配線層上に積層された補強材入りの層間絶縁層とを有し、前記第2絶縁層上に積層された配線構造と、
前記第2絶縁層の厚さ方向の中途位置に設けられた導電層と、を有し、
前記半導体チップの下面が絶縁性樹脂からなる接合部材を介して前記金属板の上面に直接接合され、
前記金属板は、前記半導体チップよりも薄く形成され、
前記金属板は、平板であり、外周縁を除く前記第1絶縁層の上面全面に前記導電層を平面視において取り囲むように形成され、
前記金属板には、前記導電層と対向する領域に、前記導電層よりも平面形状が大きい第1開口部が形成され、
前記第1絶縁層及び前記第2絶縁層には、前記第1開口部と平面視で重なる位置に、前記導電層の下面の少なくとも一部を他の半導体パッケージと接続されるパッドとして露出する第2開口部が形成されていることを特徴とする半導体パッケージ。 - 上面と下面と側面とを有する金属板と、
電極端子が形成された上面と下面と側面とを有し、前記金属板の上面に接合された半導体チップと、
前記金属板の下面に接して前記金属板の下面を被覆する第1絶縁層と、
前記金属板の上面及び側面に接して前記金属板の上面及び側面を被覆し、前記半導体チップの上面及び側面に接して前記半導体チップの上面及び側面を被覆し、前記第1絶縁層上に積層された第2絶縁層と、
前記半導体チップと電気的に接続された配線層と、前記配線層上に積層された補強材入りの層間絶縁層とを有し、前記第2絶縁層上に積層された配線構造と、を有し、
前記半導体チップの下面が絶縁性樹脂からなる接合部材を介して前記金属板の上面に直接接合され、
前記金属板は、前記半導体チップよりも薄く形成され、
前記金属板は、平板であり、外周縁を除く前記第1絶縁層の上面全面に形成され、
前記第2絶縁層は、
前記半導体チップを露出する第3開口部を有し、前記第1絶縁層上に積層された第3絶縁層と、
前記金属板の上面と前記半導体チップの上面及び側面と前記第3絶縁層の上面とを被覆する第4絶縁層と、を有し、
前記第3絶縁層の上面は、前記半導体チップの上面よりも高くなるように形成されていることを特徴とする半導体パッケージ。 - 前記第2絶縁層は、
前記半導体チップを露出する第3開口部を有し、前記第1絶縁層上に積層された第3絶縁層と、
前記金属板の上面と前記半導体チップの上面及び側面と前記第3絶縁層の上面とを被覆する第4絶縁層と、を有し、
前記第3絶縁層の上面は、前記半導体チップの上面よりも高くなるように形成されていることを特徴とする請求項1又は2に記載の半導体パッケージ。 - 前記第3開口部は、前記金属板側から前記第3絶縁層の上面に向かうに連れて径が大きくなるように形成されていることを特徴とする請求項3又は4に記載の半導体パッケージ。
- 前記第1絶縁層の材料は、前記層間絶縁層と同一材料であることを特徴とする請求項1〜5のいずれか一項に記載の半導体パッケージ。
- 前記第1絶縁層の下面は、当該半導体パッケージの最表面であることを特徴とする請求項1〜6のいずれか一項に記載の半導体パッケージ。
- 前記層間絶縁層は、補強材入りの絶縁性樹脂からなり、
前記層間絶縁層の熱膨張係数は、前記第2絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近いことを特徴とする請求項1〜7のいずれか一項に記載の半導体パッケージ。 - 前記配線構造における前記配線層は、複数の配線層を有し、
前記配線構造における前記層間絶縁層は、複数の層間絶縁層を有し、
前記複数の層間絶縁層のうち前記第1絶縁層とは反対側の最外層の層間絶縁層は、補強材入りの絶縁性樹脂からなり、
前記最外層の層間絶縁層の熱膨張係数は、前記第2絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近いことを特徴とする請求項1〜8のいずれか一項に記載の半導体パッケージ。 - 前記金属板は、当該半導体パッケージの外周縁を除く前記第1絶縁層の上面全面に延在して形成され、
前記金属板の外形寸法は、当該半導体パッケージの外形寸法よりも小さく、且つ、前記半導体チップの外形寸法よりも大きいことを特徴とする請求項1〜9のいずれか一項に記載の半導体パッケージ。 - 請求項1又は2に記載の半導体パッケージと、
前記パッドと電気的に接続された別の半導体パッケージと、を有することを特徴とする半導体装置。 - 上面と下面と側面とを有する第1絶縁層を支持基板上に形成する工程と、
前記第1絶縁層の上面に導電層を形成するとともに、前記第1絶縁層よりも外形寸法の小さい金属板を、外縁部を除く前記第1絶縁層の上面全面に前記導電層を取り囲むように形成する工程と、
上面と下面と側面とを有する半導体チップを、該半導体チップの下面が絶縁性樹脂からなる接合部材を介して前記金属板の上面に直接接合されるように、前記金属板の上面に搭載する工程と、
前記金属板の上面及び側面と前記導電層の上面及び側面と前記半導体チップの上面及び側面とを被覆する第2絶縁層を前記第1絶縁層上に形成する工程と、
前記半導体チップと電気的に接続された配線層と、前記配線層上に積層された補強材入りの層間絶縁層とを有する配線構造を前記第2絶縁層上に形成する工程と、
前記支持基板を除去する工程と、
前記第1絶縁層の下面に、前記導電層の下面の少なくとも一部を他の半導体パッケージと接続されるパッドとして露出するビアホールを形成する工程と、を有し、
前記金属板は、平板であり、前記導電層と分離されて形成され、
前記金属板の厚さは、前記半導体チップよりも薄く形成されていることを特徴とする半導体パッケージの製造方法。 - 上面と下面と側面とを有する第1絶縁層を支持基板上に形成する工程と、
外縁部を除く前記第1絶縁層の上面全面に、厚さ方向に貫通する第1開口部を有し、前記第1絶縁層よりも外形寸法の小さい金属板を形成する工程と、
前記金属板を被覆する第5絶縁層を前記第1絶縁層の上面に形成する工程と、
前記第5絶縁層の上面の前記第1開口部と対向する位置に、前記第1開口部よりも平面
形状の小さい導電層を形成する工程と、
前記導電層の上面及び側面を被覆する第6絶縁層を前記第5絶縁層の上面に形成する工程と、
前記金属板の一部が露出するように、前記第5絶縁層及び前記第6絶縁層を厚さ方向に貫通する第3開口部を形成する工程と、
前記第3開口部から露出する前記金属板の上面に半導体チップを接合する工程と、
前記金属板の上面と前記第5絶縁層の側面と前記第6絶縁層の上面及び側面と前記半導体チップの上面及び側面とを被覆する第7絶縁層を形成する工程と、
前記半導体チップと電気的に接続された配線層と、前記配線層上に積層された補強材入りの層間絶縁層とを有する配線構造を前記第7絶縁層上に形成する工程と、
前記支持基板を除去する工程と、
前記第1絶縁層及び前記第5絶縁層の前記第1開口部と平面視で重なる位置に、前記導電層の下面の少なくとも一部を他の半導体パッケージと接続されるパッドとして露出する第2開口部を形成する工程と、を有し、
前記金属板は、平板であり、前記導電層を平面視において取り囲むように形成され、
前記金属板の厚さは、前記半導体チップよりも薄く形成されていることを特徴とする半導体パッケージの製造方法。 - 支持基板上に第1絶縁層を形成する工程と、
前記第1絶縁層よりも外形寸法の小さい金属板を前記第1絶縁層上に形成する工程と、
前記金属板と該金属板の上面に接合された半導体チップとを被覆する第2絶縁層を前記第1絶縁層上に形成する工程と、
前記半導体チップと電気的に接続される配線層と、前記配線層上に積層される補強材入りの層間絶縁層とを有する配線構造を前記第2絶縁層上に形成する工程と、
前記支持基板を除去する工程と、を有し、
前記金属板は、前記半導体チップよりも薄く形成され、
前記第2絶縁層を形成する工程は、
前記金属板を被覆する第3絶縁層を前記第1絶縁層上に形成する工程と、
前記金属板の一部が露出するように、前記第3絶縁層を厚さ方向に貫通する第3開口部を形成する工程と、
前記第3開口部から露出する前記金属板の上面に前記半導体チップを接合する工程と、
前記金属板の上面と、前記第3絶縁層の上面と、前記半導体チップの上面及び側面を被覆するように第4絶縁層を形成する工程と、を有し、
前記第2絶縁層は、前記第3絶縁層と前記第4絶縁層とを有し、
前記半導体チップを接合する工程では、前記第3絶縁層の上面が前記半導体チップの上面よりも高くなることを特徴とする半導体パッケージの製造方法。 - 前記第3開口部は、前記金属板側から上側に向かうに連れて径が大きくなるように形成されることを特徴とする請求項13又は14に記載の半導体パッケージの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063947A JP5977051B2 (ja) | 2012-03-21 | 2012-03-21 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
KR1020130023263A KR101998150B1 (ko) | 2012-03-21 | 2013-03-05 | 반도체 패키지, 반도체 장치 및 반도체 패키지의 제조 방법 |
US13/833,036 US8994193B2 (en) | 2012-03-21 | 2013-03-15 | Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package |
EP13160222.9A EP2654388B1 (en) | 2012-03-21 | 2013-03-20 | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063947A JP5977051B2 (ja) | 2012-03-21 | 2012-03-21 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013197382A JP2013197382A (ja) | 2013-09-30 |
JP2013197382A5 JP2013197382A5 (ja) | 2015-02-19 |
JP5977051B2 true JP5977051B2 (ja) | 2016-08-24 |
Family
ID=47891553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012063947A Active JP5977051B2 (ja) | 2012-03-21 | 2012-03-21 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8994193B2 (ja) |
EP (1) | EP2654388B1 (ja) |
JP (1) | JP5977051B2 (ja) |
KR (1) | KR101998150B1 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101947722B1 (ko) * | 2012-06-07 | 2019-04-25 | 삼성전자주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
JP5662551B1 (ja) * | 2013-12-20 | 2015-01-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
CN103730379A (zh) * | 2014-01-16 | 2014-04-16 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及结构 |
JP6031059B2 (ja) * | 2014-03-31 | 2016-11-24 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
JP6031060B2 (ja) | 2014-03-31 | 2016-11-24 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
US9257414B2 (en) * | 2014-04-10 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked semiconductor structure and method |
KR102250997B1 (ko) * | 2014-05-02 | 2021-05-12 | 삼성전자주식회사 | 반도체 패키지 |
WO2015183184A1 (en) * | 2014-05-30 | 2015-12-03 | Nguyen Phu Cuong Dao | Compact substrate and method for making the same |
US9799622B2 (en) * | 2014-06-18 | 2017-10-24 | Dyi-chung Hu | High density film for IC package |
US9756738B2 (en) * | 2014-11-14 | 2017-09-05 | Dyi-chung Hu | Redistribution film for IC package |
KR20180008379A (ko) * | 2015-03-11 | 2018-01-24 | 인텔 코포레이션 | 스트레인 재분배 층을 갖는 신장가능 전자 장치 제조 방법 |
US9929100B2 (en) | 2015-04-17 | 2018-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
KR102065943B1 (ko) * | 2015-04-17 | 2020-01-14 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 및 그 제조 방법 |
JP6456232B2 (ja) * | 2015-04-30 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10043769B2 (en) * | 2015-06-03 | 2018-08-07 | Micron Technology, Inc. | Semiconductor devices including dummy chips |
CN106971993B (zh) | 2016-01-14 | 2021-10-15 | 三星电子株式会社 | 半导体封装件 |
KR102595276B1 (ko) | 2016-01-14 | 2023-10-31 | 삼성전자주식회사 | 반도체 패키지 |
JP2017162849A (ja) * | 2016-03-07 | 2017-09-14 | イビデン株式会社 | 配線基板及びその製造方法 |
US10204870B2 (en) * | 2016-04-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR101952864B1 (ko) | 2016-09-30 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
CN109804446B (zh) | 2016-10-06 | 2021-05-07 | 株式会社村田制作所 | 固体电解电容器 |
JP6856076B2 (ja) * | 2016-10-06 | 2021-04-07 | 株式会社村田製作所 | 固体電解コンデンサ |
KR20200087137A (ko) * | 2017-11-16 | 2020-07-20 | 미츠비시 가스 가가쿠 가부시키가이샤 | 패터닝된 금속박 부착 적층체의 제조 방법 및 패터닝된 금속박 부착 적층체 |
KR102061852B1 (ko) | 2017-12-18 | 2020-01-02 | 삼성전자주식회사 | 반도체 패키지 |
KR102154166B1 (ko) * | 2018-12-03 | 2020-09-09 | 서울과학기술대학교 산학협력단 | 반도체 패키지의 제조방법 |
US10714361B2 (en) | 2017-12-21 | 2020-07-14 | Foundation For Research And Business, Seoul National University Of Science And Technology | Method of fabricating a semiconductor package using an insulating polymer layer |
KR102024227B1 (ko) * | 2017-12-21 | 2019-11-04 | 서울과학기술대학교 산학협력단 | 반도체 패키지의 제조방법 |
JP7199898B2 (ja) * | 2018-10-04 | 2023-01-06 | 新光電気工業株式会社 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
US10999926B2 (en) | 2019-06-24 | 2021-05-04 | Flex Ltd. | Stress relief encapsulation for flexible hybrid electronics |
KR102609157B1 (ko) | 2019-06-28 | 2023-12-04 | 삼성전기주식회사 | 반도체 패키지 |
TWI715234B (zh) * | 2019-10-04 | 2021-01-01 | 瑞昱半導體股份有限公司 | 晶片封裝模組 |
KR20210073802A (ko) * | 2019-12-11 | 2021-06-21 | 삼성전기주식회사 | 전자부품 내장기판 |
US11335650B2 (en) * | 2020-06-11 | 2022-05-17 | Advanced Semiconductor Engineering, Inc. | Package substrate, electronic device package and method for manufacturing the same |
KR20220007410A (ko) | 2020-07-10 | 2022-01-18 | 삼성전자주식회사 | 반도체 패키지 |
KR20220031233A (ko) | 2020-09-04 | 2022-03-11 | 삼성전자주식회사 | 반도체 패키지 |
KR20220042705A (ko) | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
US11694974B2 (en) | 2021-07-08 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die with warpage release layer structure in package and fabricating method thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3850260B2 (ja) * | 2001-04-27 | 2006-11-29 | イビデン株式会社 | 半導体チップの製造方法 |
JP4387231B2 (ja) * | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
WO2007126090A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 回路基板、電子デバイス装置及び回路基板の製造方法 |
WO2008120755A1 (ja) * | 2007-03-30 | 2008-10-09 | Nec Corporation | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 |
JP4881211B2 (ja) * | 2007-04-13 | 2012-02-22 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP2011151048A (ja) * | 2008-05-13 | 2011-08-04 | Panasonic Corp | 電子部品の製造方法および電子部品 |
JP4489821B2 (ja) | 2008-07-02 | 2010-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
WO2010101163A1 (ja) * | 2009-03-04 | 2010-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
US8120158B2 (en) * | 2009-11-10 | 2012-02-21 | Infineon Technologies Ag | Laminate electronic device |
JP5581519B2 (ja) | 2009-12-04 | 2014-09-03 | 新光電気工業株式会社 | 半導体パッケージとその製造方法 |
JP5879692B2 (ja) * | 2010-03-04 | 2016-03-08 | 株式会社リコー | インクジェット記録用インクセット、インクジェット記録方法、及び記録物 |
WO2011108308A1 (ja) * | 2010-03-04 | 2011-09-09 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
WO2011125380A1 (ja) * | 2010-04-08 | 2011-10-13 | 日本電気株式会社 | 半導体素子内蔵配線基板 |
US8343810B2 (en) * | 2010-08-16 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers |
-
2012
- 2012-03-21 JP JP2012063947A patent/JP5977051B2/ja active Active
-
2013
- 2013-03-05 KR KR1020130023263A patent/KR101998150B1/ko active IP Right Grant
- 2013-03-15 US US13/833,036 patent/US8994193B2/en active Active
- 2013-03-20 EP EP13160222.9A patent/EP2654388B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2654388B1 (en) | 2022-06-29 |
US20130249075A1 (en) | 2013-09-26 |
EP2654388A3 (en) | 2017-07-26 |
KR20130107218A (ko) | 2013-10-01 |
JP2013197382A (ja) | 2013-09-30 |
US8994193B2 (en) | 2015-03-31 |
KR101998150B1 (ko) | 2019-07-09 |
EP2654388A2 (en) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5977051B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP5851211B2 (ja) | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 | |
JP6152254B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
JP5703010B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4298559B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
TWI462237B (zh) | 佈線基板之製造方法,半導體裝置之製造方法及佈線基板 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP5795196B2 (ja) | 半導体パッケージ | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP2015162607A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2010034403A (ja) | 配線基板及び電子部品装置 | |
JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6594264B2 (ja) | 配線基板及び半導体装置、並びにそれらの製造方法 | |
JP2017112318A (ja) | 端子構造、端子構造の製造方法、及び配線基板 | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2012146963A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2015153816A (ja) | 配線基板、半導体パッケージ及び半導体パッケージの製造方法 | |
JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
JP6626687B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5977051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |