JP6221221B2 - 電子部品内蔵基板及びその製造方法 - Google Patents
電子部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP6221221B2 JP6221221B2 JP2012240145A JP2012240145A JP6221221B2 JP 6221221 B2 JP6221221 B2 JP 6221221B2 JP 2012240145 A JP2012240145 A JP 2012240145A JP 2012240145 A JP2012240145 A JP 2012240145A JP 6221221 B2 JP6221221 B2 JP 6221221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- back surface
- substrate
- wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
2 マザーボード
3 実装部品
10 半導体チップ
10a 半導体チップ10の主面
10b 半導体チップ10の裏面
10m,10m1,10m2 金属膜
11 端子
20 樹脂基板
20a 樹脂基板20の主面
20b 樹脂基板20の裏面
21〜23 樹脂層
25 保護絶縁膜
26 バンプ
30,31,34,35,39,40 導体膜
30a,50a 開口部
32,33,36,37,38 ビアホール
50 配線パターン
G 積層体
GL,PL 電源配線である配線パターン
H 発熱領域
L1〜L4 配線層
S1〜S5 信号配線である配線パターン
TV,V12,V23,V3C,V34 ビア導体
Claims (8)
- 第1の絶縁層と、前記第1の絶縁層の一方の表面に形成された第1及び第3の配線パターンと、前記第1の絶縁層の他方の表面に形成された第2及び第4の配線パターンと、前記第2及び第4の配線パターンを介して前記第1の絶縁層の前記他方の表面を覆う第2の絶縁層とを有する積層体と、
裏面が前記積層体と接するように前記積層体の表面に載置された半導体チップと、
前記積層体を貫通して前記半導体チップの前記裏面と接触し、かつ前記第1及び第2の配線パターンと接触する第1のビア導体と、
前記積層体を貫通して前記半導体チップの前記裏面と接触し、かつ前記第3及び第4の配線パターンと接触する第2のビア導体と、を備え、
前記第1及び第2の配線パターンは、第1の電源電位が供給される第1の電源配線であり、前記第3及び第4の配線パターンは、前記第1の電源電位とは異なる第2の電源電位が供給される第2の電源配線であることを特徴とする電子部品内蔵基板。 - 前記第1の電源電位は接地電位である
ことを特徴とする請求項1に記載の電子部品内蔵基板。 - 複数の前記第1のビア導体と、
複数の前記第2のビア導体と
を備えることを特徴とする請求項1又は2に記載の電子部品内蔵基板。 - 前記半導体チップの前記裏面では、半導体が剥き出しになっている
ことを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵基板。 - 前記半導体チップの前記裏面が粗化されている
ことを特徴とする請求項1乃至4のいずれか一項に記載の電子部品内蔵基板。 - 前記半導体チップの裏面は、それぞれ導電性の材料によって構成される第1及び第2の部分を有し、
前記第1の部分を構成する前記導電性の材料と、前記第2の部分を構成する前記導電性の材料とは互いに導通しないよう構成され、
前記第1のビア導体は、前記第1の部分で前記半導体チップの前記裏面と接触し、
前記第2のビア導体は、前記第2の部分で前記半導体チップの前記裏面と接触する
ことを特徴とする請求項1乃至5のいずれか一項に記載の電子部品内蔵基板。 - 主面に第2及び第4の配線パターンが形成され、裏面に導体膜が形成された樹脂基板の前記主面を覆う絶縁層を形成する絶縁層形成ステップと、
半導体チップの裏面を前記絶縁層側に向けた状態で、該半導体チップを前記絶縁層の表面に載置する載置ステップと、
前記導体膜、前記樹脂基板、前記第2の配線パターン、及び前記絶縁層を貫通し、底面に前記半導体チップの前記裏面を露出させる第1のビアホールと、前記導体膜、前記樹脂基板、前記第4の配線パターン、及び前記絶縁層を貫通し、底面に前記半導体チップの前記裏面を露出させる第2のビアホールを形成するビアホール形成ステップと、
前記第1のビアホール内に、該第1のビアホールの内部で前記導体膜及び前記第2の配線パターンと導通する第1のビア導体を形成するとともに、前記第2のビアホール内に、該第2のビアホールの内部で前記導体膜及び前記第4の配線パターンと導通する第2のビア導体を形成するビア導体形成ステップと、
前記導体膜をパターニングすることにより、前記第2の配線パターンに接続され且つ第1の電源電位が供給される第1の配線パターンと、前記第4の配線パターンに接続され且つ前記第1の電源電位とは異なる第2の電源電位が供給される第3の配線パターンを形成する配線パターン形成ステップと
を備えることを特徴とする電子部品内蔵基板の製造方法。 - 前記第2及び第4の配線パターンに第2の開口部を形成する第2の開口部形成ステップと、
前記導体膜に第1の開口部を形成する第1の開口部形成ステップとをさらに備え、
前記ビアホール形成ステップでは、前記第1の開口部を介して前記絶縁層及び前記樹脂基板に穿孔し、
前記第2の開口部は、平面的に見て前記第1の開口部と重複する領域の内側に形成される
ことを特徴とする請求項7に記載の電子部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012240145A JP6221221B2 (ja) | 2012-03-27 | 2012-10-31 | 電子部品内蔵基板及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071173 | 2012-03-27 | ||
JP2012071173 | 2012-03-27 | ||
JP2012240145A JP6221221B2 (ja) | 2012-03-27 | 2012-10-31 | 電子部品内蔵基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229548A JP2013229548A (ja) | 2013-11-07 |
JP6221221B2 true JP6221221B2 (ja) | 2017-11-01 |
Family
ID=49676868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012240145A Active JP6221221B2 (ja) | 2012-03-27 | 2012-10-31 | 電子部品内蔵基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6221221B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10867931B2 (en) | 2018-09-27 | 2020-12-15 | Tdk Corporation | MOS transistor embedded substrate and switching power supply using the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6457206B2 (ja) * | 2014-06-19 | 2019-01-23 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
CN106031315B (zh) * | 2014-06-23 | 2019-06-28 | 三星电机株式会社 | 电路基板及电路基板组件 |
JP6430883B2 (ja) * | 2015-04-10 | 2018-11-28 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
KR101982044B1 (ko) | 2016-08-31 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
WO2018173764A1 (ja) | 2017-03-21 | 2018-09-27 | 富士フイルム株式会社 | 積層デバイス、積層体および積層デバイスの製造方法 |
JP7225754B2 (ja) | 2018-12-13 | 2023-02-21 | Tdk株式会社 | 半導体ic内蔵回路基板及びその製造方法 |
JP7486934B2 (ja) * | 2018-12-25 | 2024-05-20 | Tdk株式会社 | 回路基板 |
US11393761B2 (en) * | 2018-12-25 | 2022-07-19 | Tdk Corporation | Circuit board and its manufacturing method |
JP7318428B2 (ja) * | 2019-09-04 | 2023-08-01 | Tdk株式会社 | 電子部品内蔵回路基板及びその製造方法 |
JP7270576B2 (ja) * | 2020-04-20 | 2023-05-10 | 三菱電機株式会社 | 半導体装置 |
EP4044221A1 (en) * | 2021-02-10 | 2022-08-17 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Heat removal architecture for stack-type component carrier with embedded component |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3048205B2 (ja) * | 1993-02-19 | 2000-06-05 | 日本電信電話株式会社 | マルチチップモジュール |
JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
JP4835124B2 (ja) * | 2005-11-29 | 2011-12-14 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
JP4826248B2 (ja) * | 2005-12-19 | 2011-11-30 | Tdk株式会社 | Ic内蔵基板の製造方法 |
JP4277036B2 (ja) * | 2006-09-29 | 2009-06-10 | Tdk株式会社 | 半導体内蔵基板及びその製造方法 |
JP4939916B2 (ja) * | 2006-12-21 | 2012-05-30 | 株式会社フジクラ | 多層プリント配線板およびその製造方法 |
US8710639B2 (en) * | 2010-04-08 | 2014-04-29 | Nec Corporation | Semiconductor element-embedded wiring substrate |
-
2012
- 2012-10-31 JP JP2012240145A patent/JP6221221B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10867931B2 (en) | 2018-09-27 | 2020-12-15 | Tdk Corporation | MOS transistor embedded substrate and switching power supply using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2013229548A (ja) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6221221B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US8779299B2 (en) | Electronic component-embeded board and method for manufacturing the same | |
US8704101B2 (en) | Package carrier and manufacturing method thereof | |
CN107787112B (zh) | 具有电子元件的印刷电路板、其制造方法及电子元件模块 | |
KR101095161B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
JP5411362B2 (ja) | 積層配線基板及びその製造方法 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP5167516B1 (ja) | 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体 | |
US9554462B2 (en) | Printed wiring board | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2017098404A (ja) | 配線基板およびその製造方法 | |
US10917974B2 (en) | Circuit board incorporating electronic component and manufacturing method thereof | |
JP2016225620A (ja) | プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
JP6994342B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP5394560B2 (ja) | 複合多層基板およびそれを用いたモジュール | |
JP5439560B2 (ja) | 複合多層基板およびそれを用いたモジュール | |
JP5091021B2 (ja) | 複合多層基板およびそれを用いたモジュール | |
JP5411174B2 (ja) | 回路板およびその製造方法 | |
JP2008016805A (ja) | 印刷回路基板及びその製造方法 | |
CN111385971B (zh) | 电路基板及其制造方法 | |
JP2008091603A (ja) | ビルドアップ配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6221221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |