JP7270576B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7270576B2
JP7270576B2 JP2020074662A JP2020074662A JP7270576B2 JP 7270576 B2 JP7270576 B2 JP 7270576B2 JP 2020074662 A JP2020074662 A JP 2020074662A JP 2020074662 A JP2020074662 A JP 2020074662A JP 7270576 B2 JP7270576 B2 JP 7270576B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
connection member
circuit pattern
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020074662A
Other languages
English (en)
Other versions
JP2021174795A (ja
Inventor
利成 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020074662A priority Critical patent/JP7270576B2/ja
Publication of JP2021174795A publication Critical patent/JP2021174795A/ja
Application granted granted Critical
Publication of JP7270576B2 publication Critical patent/JP7270576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関するものである。
半導体装置では、発熱部材である半導体素子で発生した熱を、放熱部材を介して放熱することで冷却を行っている。例えば、特許文献1には、半導体素子の両面側に放熱部材を設けて、半導体素子の両面側から放熱を可能とする構造が開示されている。
国際公開第2015/049944号
特許文献1に記載の技術では、放熱部材はプリント基板を介して半導体素子の真上と真下に設けられている。ヒートシンク等の冷却器が半導体装置に取り付けられる際、冷却器は放熱部材の真上と真下に取り付けられるため、半導体装置の両面側に取り付けられた冷却器から放熱部材を介して半導体素子の両面側に力が加わる。そのため、半導体素子に大きな応力がかかり、半導体素子の信頼性が低下するという問題があった。
そこで、本開示は、半導体装置に冷却器が取り付けられる際、半導体素子にかかる応力を緩和することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、横方向に間隔をあけて配置された2つの基板と、2つの前記基板に跨って搭載された半導体素子と、一端部が前記半導体素子の表面に接続された第1接続部材と、一端部が前記半導体素子の裏面における2つの前記基板から露出する部分に接続された第2接続部材と、2つの前記基板、前記半導体素子、前記第1接続部材、および前記第2接続部材を封止する封止材と、前記第1接続部材の他端部と電気的に接続され、かつ、一方の前記基板の表面側から上方に延び、上端部が前記封止材から露出する第1電極端子と、前記第2接続部材の他端部と電気的に接続され、かつ、一方の前記基板の裏面側から下方に延び、下端部が前記封止材から露出する第2電極端子とを備え、前記第1電極端子および前記第2電極端子は、放熱機能を有し、前記半導体素子に対して横方向に離間する位置に設けられたものである。
本開示によれば、半導体装置に冷却器が取り付けられる際、冷却器のバスバーが第1電極端子および第2電極端子にそれぞれ接続される。バスバーから第1電極端子および第2電極端子に力が加わるが、第1電極端子および第2電極端子は、半導体素子に対して横方向に離間する位置に設けられたため、半導体素子にかかる応力を緩和することができる。
実施の形態1に係る半導体装置の断面図である。 実施の形態1に係る半導体装置の斜視図である。 実施の形態1に係る半導体装置に冷却器のバスバーが取り付けられた状態を示す平面図である。 実施の形態1に係る半導体装置に冷却器のバスバーが取り付けられた状態を示す断面図である。 実施の形態1に係る半導体装置が上下方向に2つ配置され、これらに冷却器のバスバーが取り付けられた状態を示す断面図である。 実施の形態2に係る半導体装置の断面図である。 実施の形態3に係る半導体装置の断面図である。 実施の形態4に係る半導体装置の断面図である。 実施の形態5に係る半導体装置の断面図である。 実施の形態6に係る半導体装置の断面図である。
<実施の形態1>
実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置100の断面図である。図2は、半導体装置100の斜視図である。図3は、半導体装置100に冷却器のバスバー110が取り付けられた状態を示す平面図である。図4は、半導体装置100に冷却器のバスバー110が取り付けられた状態を示す断面図である。図5は、半導体装置100が縦方向に2つ配置され、これらに冷却器のバスバー110が取り付けられた状態を示す断面図である。
図1と図2に示すように、半導体装置100は、2つの基板14,14a、2つの電極ピン12、半導体素子11、2つの電極13,13a、封止材10、および2つの電極端子13b,13cを備えている。
2つの基板14,14aは、横方向に間隔をあけて配置されている。半導体素子11は、2つの基板14,14aに跨って搭載されている。そのため、半導体素子11の裏面における端部を除く部分は、基板14,14aの表面に対向しておらず、基板14,14aから露出している。
半導体素子11は、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。半導体素子11は、Siを用いて構成されていてもよいし、SiC、GaN、およびGa23等のワイドバンドギャップ半導体を用いて構成されていてもよい。
2つの電極ピン12は制御信号用の電極ピンであり、基板14の表面に設けられた回路パターン17に接続されている。2つの電極ピン12は回路パターン17から上方に延び、2つの電極ピン12の上端部は封止材10から露出している。回路パターン17と半導体素子11は、ワイヤ16を用いて接続されている。電極ピン12は回路パターン17に接続されているため、半導体素子11を駆動するための外部の駆動用回路と接続できるようになっている。
電極13は、一端部が半導体素子11の表面に接続され、他端部が基板14aの表面に設けられた回路パターン13dに接続されている。電極13aは、一端部が半導体素子11の裏面における2つの基板14,14aから露出する部分に接続され、他端部が基板14aの裏面に設けられた回路パターン13eに接続されている。電極13,13aはそれぞれダイレクトリードボンディングを行うための第1電極および第2電極である。また、電極13は第1接続部材に相当し、電極13aは第2接続部材に相当する。
封止材10は、2つの基板14,14a、半導体素子11、および電極13,13aを封止している。封止材10は、半導体装置100のパッケージを構成しており、直方体状に形成されている。封止材10は、例えばエポキシ樹脂からなる。これにより、半導体装置100は、低気圧および低温、かつ耐振動性が要求される環境、例えば航空機のような高度2000m以上の環境で使用される場合にも対応可能である。
第1電極端子としての電極端子13bは、電極13の他端部と電気的に接続されている。電極端子13bは基板14aの表面側から上方に延び、電極端子13bの上端部は封止材10から露出している。電極端子13bは電極としての機能の他に放熱機能を有し、半導体素子11で発生した熱を放熱するために冷却器のバスバー110(図3~図5参照)と接続される。
電極13と電極端子13bとの電気的接続について具体的に説明する。基板14aの表面に、第1回路パターンとしての回路パターン13dが設けられている。電極13の他端部が回路パターン13dの表面に接続されるとともに、電極端子13bの下端部がはんだ15を介して回路パターン13dの表面に接続されることで、電極13と電極端子13bとが電気的に接続されている。
第2電極端子としての電極端子13cは、電極13aの他端部と電気的に接続されている。電極端子13cは基板14aの裏面側から下方に延び、電極端子13cの下端部は封止材10から露出している。電極端子13cは電極としての機能の他に放熱機能を有し、半導体素子11で発生した熱を放熱するために冷却器のバスバー110(図3~図5参照)と接続される。
電極13aと電極端子13cとの電気的接続について具体的に説明する。基板14aの裏面に、第2回路パターンとしての回路パターン13eが設けられている。電極13aの他端部と回路パターン13eの裏面が接続されるとともに、電極端子13cの上端部がはんだ15を介して回路パターン13eの裏面に接続されることで、電極13aと電極端子13cとが電気的に接続されている。
電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられ、さらに基板14aを挟んで対向する位置に設けられている。
次に、図3~図5を用いて半導体装置100の作用と効果について説明する。図3~図5に示すように、半導体装置100に冷却器のバスバー110が取り付けられる際、バスバー110が電極端子13b,13cに接続される。バスバー110から電極端子13b,13cに力が加わるが、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、電極端子13b,13cは基板14aを挟んで対向する位置に設けられているため、バスバー110の押圧により基板14aにかかる応力が基板14aの両面で均一になる。これにより、基板14aが割れることを抑制できる。
電極13,13aはそれぞれダイレクトリードボンディングを行うための電極であり、半導体装置100は、基板14aの表面に設けられかつ電極13の他端部と電極端子13bとを電気的に接続する回路パターン13dと、基板14aの裏面に設けられかつ電極13aの他端部と電極端子13cとを電気的に接続する回路パターン13eとをさらに備えている。
したがって、半導体装置100の冷却性能を向上させることができる。これにより、半導体素子11を駆動するうえでボトルネックの1つであった高温動作においてさらに高い電流での通電が可能となる。また、半導体装置100の内部インダクタンスを低減することができるため、例えば半導体素子11の動作で発生するスパイク電圧を低減することができる。さらに、例えば数秒ほどの短時間での繰り返しによる温度サイクルであるパワーサイクル耐量を向上させることができる。
<実施の形態2>
次に、実施の形態2に係る半導体装置100Aについて説明する。図6は、実施の形態2に係る半導体装置100Aの断面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態1では、半導体装置100は2つの基板14,14aを備えていたが、実施の形態2では、図6に示すように、半導体装置100Aは表面から裏面にかけて貫通する複数のスルーホール18を有する1つの基板14を備えている。
複数のスルーホール18は、基板14の中央部に設けられている。基板14の表面における中央部には第1回路パターンとしての回路パターン17aが設けられ、基板14の表面における中央部よりも一端部側には回路パターン13dが設けられている。基板14の裏面における中央部には第2回路パターンとしての回路パターン17bが設けられ、基板14の裏面における中央部よりも一端部側には回路パターン13eが設けられている。回路パターン17aと回路パターン17bは基板14を介して対向しており、複数のスルーホール18を介して導通している。
半導体素子11は、基板14の表面に設けられた回路パターン17aに搭載されている。電極13は、一端部が半導体素子11の表面に接続され、他端部が基板14の表面に設けられた回路パターン13dに接続されている。電極13aは、一端部が基板の裏面に設けられた回路パターン17bに接続され、他端部が基板14aの裏面に設けられた回路パターン13eに接続されている。
次に、半導体装置100Aの効果について説明する。実施の形態1の場合と同様に、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、半導体装置100Aは表面から裏面にかけて貫通する複数のスルーホール18を有する基板14を備え、回路パターン17aと回路パターン17bは、複数のスルーホール18を介して導通しているため、実施の形態1のように、2つの基板14,14aを設けて半導体素子11の裏面を基板14,14aから露出させる必要がなくなる。これにより、実施の形態1の場合と比べて半導体素子11と基板14との接合強度が向上する。
また、基板14の表面に設けられた回路パターン17aに半導体素子11が搭載されるため、実施の形態1の場合と比べて半導体素子11の搭載工程が簡単になることから、半導体装置100Aの製造効率が向上する。
<実施の形態3>
次に、実施の形態3に係る半導体装置100Bについて説明する。図7は、実施の形態3に係る半導体装置100Bの断面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態2では、半導体装置100Aは複数のスルーホール18を有する基板14を備えていたが、実施の形態3では、図7に示すように、半導体装置100Bは表面と裏面が露出した状態で回路パターン17cが埋め込まれた基板14を備えている。
回路パターン17cは、基板14の中央部に埋め込まれている。基板14における中央部よりも一端部側の表面には回路パターン13dが設けられ、基板14における中央部よりも一端部側の裏面には回路パターン13eが設けられている。
半導体素子11は、基板14に埋め込まれた回路パターン17cの表面に搭載されている。電極13は、一端部が半導体素子11の表面に接続され、他端部が基板14の表面に設けられた回路パターン13dに接続されている。電極13aは、一端部が基板に埋め込まれた回路パターン17cの裏面に接続され、他端部が基板14aの裏面に設けられた回路パターン13eに接続されている。
次に、半導体装置100Bの効果について説明する。実施の形態1の場合と同様に、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、半導体装置100Bは、表面と裏面が露出した状態で回路パターン17cが埋め込まれた基板14を備えているため、2つの基板14,14aを設けて半導体素子11の裏面を基板14から露出させる必要がなくなる。これにより、実施の形態1の場合と比べて半導体素子11と基板14との接合強度が向上する。
また、基板14に埋め込まれた回路パターン17cに半導体素子11が搭載されるため、2つの基板14,14aに搭載される場合と比べて半導体素子11の搭載工程が簡単になることから、半導体装置100Bの製造効率が向上する。
<実施の形態4>
次に、実施の形態4に係る半導体装置100Cについて説明する。図8は、実施の形態4に係る半導体装置100Cの断面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態1では、電極13の他端部は基板14aの表面に設けられた回路パターン13dを介して電極端子13bに接続され、電極13aの他端部は基板14aの裏面に設けられた回路パターン13eを介して電極端子13cに接続されていた。これに対して、実施の形態4では、図8に示すように、電極13,13aの他端部は電極端子13b,13cの側面にそれぞれ直に接続されている。すなわち、電極13,13aの他端部はそれぞれ回路パターン13d,13eを介さずに電極端子13b,13cに接続されている。
次に、半導体装置100Cの効果について説明する。実施の形態1の場合と同様に、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、電極13,13aの他端部は電極端子13b,13cにそれぞれ直に接続されているため、半導体素子11で発生した熱について回路パターン13d,13eを介さずに電極端子13b,13cに直接伝達することができる。これにより、半導体装置100Cの放熱効果が向上し、かつ、半導体装置100Cの内部インダクタンスをさらに低減することができる。
<実施の形態5>
次に、実施の形態5に係る半導体装置100Dについて説明する。図9は、実施の形態5に係る半導体装置100Dの断面図である。なお、実施の形態5において、実施の形態1~4で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態1では、電極13を用いて半導体素子11の表面と回路パターン13dとが接続されていた。これに対して、実施の形態5では、図9に示すように、半導体装置100Dは電極13に代えて、半導体素子11の表面と回路パターン13dとを接続するワイヤ16を備えている。すなわち、半導体素子11と電極との接続工程を簡単にするために、半導体素子11の表面側の接続をダイレクトリードボンディング接続ではなく、ワイヤ接続にしている。ここで、半導体素子11の裏面側の接続はダイレクトリードボンディング接続のままである。
なお、半導体素子11の表面側の接続をダイレクトリードボンディング接続のままにし、半導体素子11の裏面側の接続をワイヤ接続にしてもよい。
次に、半導体装置100Dの効果について説明する。実施の形態1の場合と同様に、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、半導体装置100Dは、電極13または電極13aに代えて、半導体素子11の表面と回路パターン13dとを接続、または半導体素子11の裏面における2つの基板14,14aから露出する部分と回路パターン13eとを接続するワイヤ16を備えている。
したがって、半導体素子11の両面側の接続をダイレクトリードボンディング接続にする場合と比べて、半導体素子11と電極との接続工程が簡単になるため、半導体装置100Dの製造効率が向上する。
<実施の形態6>
次に、実施の形態6に係る半導体装置100Eについて説明する。図10は、実施の形態6に係る半導体装置100Eの断面図である。なお、実施の形態6において、実施の形態1~5で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態6では、図10に示すように、半導体装置100Eは、実施の形態1に係る半導体装置100に対して、封止材10の外周に設けられた凹凸部19をさらに備えている。
凹凸部19は、電極端子13b,13cの間の絶縁距離を長くするために、直方体状の封止材10を構成する6つの面に設けられている。凹凸部19は、図10において紙面の手前側から奥側にかけて延在している。
なお、凹凸部19は、実施の形態2~5に係る半導体装置100A~100Dに設けられていてもよい。
次に、半導体装置100Eの効果について説明する。実施の形態1の場合と同様に、電極端子13b,13cは、半導体素子11に対して横方向に離間する位置に設けられたため、半導体素子11にかかる応力を緩和することができる。これにより、半導体素子11の信頼性を向上させることができる。
また、特に高高度では、電極端子13b,13cの間における必要な絶縁距離が地上と比べて大きく、例えば高度12000mを想定した場合、地上の4倍程度の絶縁距離が必要となるため、従来は半導体装置の外部で必要な絶縁距離を確保していた。これに対して、実施の形態6に係る半導体装置100Eでは、封止材10の外周に凹凸部19が設けられているため、半導体装置100E自身で必要な絶縁距離を確保することができる。これにより、半導体装置100Eの外部で絶縁距離を確保する必要がなくなる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
10 封止材、11 半導体素子、13,13a 電極、13b,13c 電極端子、13d,13e 回路パターン、14,14a 基板、16 ワイヤ、17a,17b,17c 回路パターン、18 スルーホール、19 凹凸部、100,100A,100B,100C,100D,100E 半導体装置。

Claims (8)

  1. 横方向に間隔をあけて配置された2つの基板と、
    2つの前記基板に跨って搭載された半導体素子と、
    一端部が前記半導体素子の表面に接続された第1接続部材と、
    一端部が前記半導体素子の裏面における2つの前記基板から露出する部分に接続された第2接続部材と、
    2つの前記基板、前記半導体素子、前記第1接続部材、および前記第2接続部材を封止する封止材と、
    前記第1接続部材の他端部と電気的に接続され、かつ、一方の前記基板の表面側から上方に延び、上端部が前記封止材から露出する第1電極端子と、
    前記第2接続部材の他端部と電気的に接続され、かつ、一方の前記基板の裏面側から下方に延び、下端部が前記封止材から露出する第2電極端子と、を備え、
    前記第1電極端子および前記第2電極端子は、放熱機能を有し、前記半導体素子に対して横方向に離間する位置に設けられた、半導体装置。
  2. 前記第1接続部材および前記第2接続部材は、それぞれダイレクトリードボンディングを行うための第1電極および第2電極であり、
    一方の前記基板の表面に設けられかつ前記第1電極の他端部と前記第1電極端子とを電気的に接続する第1回路パターンと、一方の前記基板の裏面に設けられかつ前記第2電極の他端部と前記第2電極端子とを電気的に接続する第2回路パターンとをさらに備えた、請求項1に記載の半導体装置。
  3. 前記第1接続部材および前記第2接続部材は、それぞれダイレクトリードボンディングを行うための第1電極および第2電極であり、
    前記第1電極および前記第2電極は、前記第1電極端子および前記第2電極端子にそれぞれ直に接続された、請求項1に記載の半導体装置。
  4. 前記第1電極または前記第2電極に代えて、前記半導体素子の表面と前記第1回路パターンとを接続、または前記半導体素子の裏面における2つの前記基板から露出する部分と前記第2回路パターンとを接続するワイヤを備えた、請求項2に記載の半導体装置。
  5. 表面から裏面にかけて貫通する複数のスルーホールを有する基板と、
    前記基板の表面と裏面にそれぞれ設けられ、複数の前記スルーホールを介して導通する第1回路パターンおよび第2回路パターンと、
    前記第1回路パターンに搭載された半導体素子と、
    一端部が前記半導体素子の表面に接続された第1接続部材と、
    一端部が前記第2回路パターンに接続された第2接続部材と、
    前記基板、前記第1回路パターン、前記第2回路パターン、前記半導体素子、前記第1接続部材、および前記第2接続部材を封止する封止材と、
    前記第1接続部材の他端部と電気的に接続され、かつ、前記基板の表面側から上方に延び、上端部が前記封止材から露出する第1電極端子と、
    前記第2接続部材の他端部と電気的に接続され、かつ、前記基板の裏面側から下方に延び、下端部が前記封止材から露出する第2電極端子と、を備え、
    前記第1電極端子および前記第2電極端子は、放熱機能を有し、前記半導体素子に対して横方向に離間する位置に設けられた、半導体装置。
  6. 表面と裏面が露出した状態で回路パターンが埋め込まれた基板と、
    前記回路パターンの表面に搭載された半導体素子と、
    一端部が前記半導体素子の表面に接続された第1接続部材と、
    一端部が前記回路パターンの裏面に接続された第2接続部材と、
    前記基板、前記半導体素子、前記第1接続部材、および前記第2接続部材を封止する封止材と、
    前記第1接続部材の他端部と電気的に接続され、かつ、前記基板の表面側から上方に延び、上端部が前記封止材から露出する第1電極端子と、
    前記第2接続部材の他端部と電気的に接続され、かつ、前記基板の裏面側から下方に延び、下端部が前記封止材から露出する第2電極端子と、を備え、
    前記第1電極端子および前記第2電極端子は、放熱機能を有し、前記半導体素子に対して横方向に離間する位置に設けられた、半導体装置。
  7. 前記第1接続部材および前記第2接続部材は、それぞれダイレクトリードボンディングを行うための第1電極および第2電極である、請求項5または請求項6に記載の半導体装置。
  8. 前記封止材の外周に凹凸部が設けられた、請求項1から請求項7のいずれか1項に記載の半導体装置。
JP2020074662A 2020-04-20 2020-04-20 半導体装置 Active JP7270576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020074662A JP7270576B2 (ja) 2020-04-20 2020-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020074662A JP7270576B2 (ja) 2020-04-20 2020-04-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2021174795A JP2021174795A (ja) 2021-11-01
JP7270576B2 true JP7270576B2 (ja) 2023-05-10

Family

ID=78279911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020074662A Active JP7270576B2 (ja) 2020-04-20 2020-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JP7270576B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043767A (ja) 2007-08-06 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2013229548A (ja) 2012-03-27 2013-11-07 Tdk Corp 電子部品内蔵基板及びその製造方法
WO2014050389A1 (ja) 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043767A (ja) 2007-08-06 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2013229548A (ja) 2012-03-27 2013-11-07 Tdk Corp 電子部品内蔵基板及びその製造方法
WO2014050389A1 (ja) 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
JP2021174795A (ja) 2021-11-01

Similar Documents

Publication Publication Date Title
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US6946740B2 (en) High power MCM package
US7884455B2 (en) Semiconductor device
US9171773B2 (en) Semiconductor device
US11823996B2 (en) Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US9468087B1 (en) Power module with improved cooling and method for making
US9171772B2 (en) Semiconductor device
JP2017005165A (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP2012175070A (ja) 半導体パッケージ
CN111261598A (zh) 封装结构及其适用的电源模块
US11600558B2 (en) Plurality of transistor packages with exposed source and drain contacts mounted on a carrier
US11315850B2 (en) Semiconductor device
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP7270576B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP7209615B2 (ja) 半導体装置
JP7145798B2 (ja) 半導体装置の製造方法および半導体装置
JP6540587B2 (ja) パワーモジュール
JP6884723B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
KR101897304B1 (ko) 파워 모듈
CN218769501U (zh) 一种功率半导体器件
CN111834307B (zh) 半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150