JP2009043767A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009043767A
JP2009043767A JP2007204177A JP2007204177A JP2009043767A JP 2009043767 A JP2009043767 A JP 2009043767A JP 2007204177 A JP2007204177 A JP 2007204177A JP 2007204177 A JP2007204177 A JP 2007204177A JP 2009043767 A JP2009043767 A JP 2009043767A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
semiconductor chip
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007204177A
Other languages
English (en)
Other versions
JP5543058B2 (ja
Inventor
Yutaka Kagaya
豊 加賀谷
Fumitomo Watanabe
文友 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007204177A priority Critical patent/JP5543058B2/ja
Priority to US12/186,056 priority patent/US7888179B2/en
Publication of JP2009043767A publication Critical patent/JP2009043767A/ja
Application granted granted Critical
Publication of JP5543058B2 publication Critical patent/JP5543058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】配線基板の反りを緩和し、１つの配線母基板からの半導体装置の取り数を向上する。
【解決手段】半導体装置１は、２つの配線基板２と、半導体チップ４と、封止部１１とから構成されている。２つの配線基板２は離間配置されており、これらの２つの配線基板２に跨るように、半導体チップ４が搭載されている。半導体チップ４は、一面に所定の回路と複数の電極パッド５を有している。
配線基板２は、半導体チップ搭載面に複数の接続パッド７を有しており、その反対側の面に複数のランド部８を有している。ランド部８は対応する接続パッド７と電気的に接続されている。それぞれのランド部８には、外部端子９が形成されている。また、半導体チップ４に形成された電極パッド５は、配線基板２の対応する接続パッド７と電気的に接続されている。さらに、半導体チップ４と、配線基板２の半導体チップ搭載面と、配線基板２の側面とは封止部１１により覆われている。
【選択図】図１

Description

本発明は、封止された半導体装置および、その半導体装置の製造方法に関する。
近年の技術の発展に伴い、配線基板を使用した半導体装置が実用化されている。従来の半導体装置では、ＢＧＡ(Ball Grid Array)型といわれる構造が採用されている。従来の半導体装置は、半導体チップを搭載する配線基板、配線基板と半導体チップを接続するためのワイヤ、半導体チップを外部から保護する封止樹脂、そして外部端子としての半田ボールから構成されている。
従来の半導体装置は、次のように製造されている。初めに、一括モールド型の１つの配線基板に半導体チップを搭載し、次に半導体チップと配線基板を金（Au）等のワイヤで接続し、次に一括モールド方式にて封止部を形成し、次に半田ボールを搭載し、最後に半導体装置の外形に切断する。
従来の半導体装置の製造工程で行われる一括的に封止部を形成する方式を採用したＢＧＡ（Ball Grid Array）型の半導体装置においては、配線基板上の半導体チップを覆うように形成された封止樹脂の熱膨張係数と、配線基板の熱膨張係数との間に差がある。その結果、熱を伴う封止工程を実施すると、配線基板に反りが発生してしまう。この配線基板の反りが大きい場合、半導体装置の製造工程における配線基板の搬送や位置決めが困難になってしまい、半導体装置の生産性が低下する問題があった。
この配線基板の反りを解決する技術としては、配線基板に一括的に封止を行う場合に形成する封止部を、２箇所以上の領域に分割する方法がある（特許文献１参照）。封止部を２箇所以上の領域に分割することで、封止部が１箇所の場合と比較して、配線基板の反りを緩和できる。
特開２００１−４４３２４号公報
封止部を２箇所以上の領域に分割した場合においても、製品単位でみた場合は、封止部は配線基板の一面にわたって形成されている。そのため、封止部の面積が大きい場合には配線基板の反りの問題が発生してしまう。配線基板の面積が大きいほど、発生する配線基板の反りも大きくなる。
また、封止部をさらに多くの領域に分割することで配線基板の反りは緩和できるが、この場合には配線基板上に封止部が形成されない領域が大きくなる。封止部が形成されない領域は、樹脂を封止する際に上下のモールド金型が接触する部分であり、製品を形成することができない領域である。したがって、１つの配線基板から形成される半導体装置の取り数が低下してしまう。この半導体装置の取り数の低下により、半導体装置の製造コストが高くなってしまう。
本発明の目的は、上記従来技術の課題に鑑み、配線基板の反りを緩和し、かつ一つの配線基板からの半導体装置の取り数を向上することができる半導体装置を提供することである。
本発明の半導体装置は、複数の配線基板と、複数の配線基板に跨って搭載された半導体チップと、封止部とを有する。配線基板はランド部を有し、互いに離間配置されている。半導体チップはランド部と電気的に接続されている。封止部は半導体チップと配線基板の半導体チップ搭載面とを少なくとも覆っている。
また本発明の半導体装置の製造方法は、基板準備工程と、離間配置工程と、チップ搭載工程と、電気的接続工程と、封止工程と、外部端子搭載工程と、基板分割工程と、を有する。基板準備工程では、接続パッドが一面に形成され、その接続パッドと電気的に接続されたランド部を有する複数の配線基板が形成された配線母基板を準備する。離間配置工程では、配線母基板を、少なくとも１つの配線基板を有する複数の分割基板に分割し、その分割基板をそれぞれ、間隔をあけた状態で配置する。
チップ搭載工程では、少なくとも２つの分割基板に跨って、複数の配線基板に半導体チップを搭載する。電気的接続工程では、配線基板の接続パッドと半導体チップとを電気的に接続する。封止工程では、半導体チップと配線基板の半導体チップ搭載面とを少なくとも覆うように封止部を形成する。外部端子搭載工程では、ランド部に、外部端子を形成する。基板分割工程では、分割基板と封止部を切断し、半導体装置を分離する。
本発明によれば、配線基板の反りを緩和し、かつ、一つの配線基板からの半導体装置の取り数を向上することが可能である。
以下、本発明の実施形態について図面を参照して説明する。
（半導体装置の実施例１）
図１は、本発明の半導体装置の実施例１の構成を示す断面図である。半導体装置１は、ほぼ四角形で板状の２つの配線基板２と、半導体チップ４と、半導体装置１を保護するために封止する封止部１１と、から構成されている。本実施例では、２つの配線基板２は、配線基板２の長辺がほぼ平行になるように離間配置されている。配線基板２は、離間配置された２つの配線基板２の対向する長辺近傍に、それぞれチップ搭載部３を有している。配線基板２は、例えばガラスエポキシ基板が使用可能である。
また、２つの配線基板２のチップ搭載部３に跨るように、半導体チップ４が搭載されている。半導体チップ４は、ほぼ四角形の板状であり、一面に所定の回路と複数の電極パッド５とを有している。また、半導体チップ４は、配線基板２と接する面に、接着部材６を有している。接着部材６としては、ＤＡＦ（Die Attached Film）が利用可能である。この接着部材６により、半導体チップ４は配線基板２のチップ搭載部３に固定されている。
配線基板２はチップ搭載部３の近傍に、複数の接続パッド７を有している。また配線基板２は、チップ搭載部３とは反対の面に、複数のランド部８を有している。ランド部８は配線基板２に設けられた表層配線やスルーホールのような内部導体によって、対応する接続パッド７と電気的に接続されている。また、それぞれのランド部８には、外部端子９が形成されている。本実施例では、外部端子９としてバンプ電極を用いる。バンプ電極としては、例えば半田のような導電材料が利用可能である。また、本実施例では、配線基板２の長辺に沿って外部端子９を１列に配置したが、外部端子９を格子状に配置しても良い。したがって、複数のランド部８の位置は配線基板２のチップ搭載部３とは反対の面でなくても良い。
半導体チップ４に形成された電極パッド５は、配線基板２に形成された対応する接続パッド７と、導電性のワイヤ１０によって電気的に接続されている。導電性のワイヤ１０は、例えば金（Ａｕ）が使用可能である。
さらに、半導体チップ４と、配線基板２の半導体チップ４搭載面と、配線基板２の側面と、ワイヤ１０は、封止部１１により覆われている。封止部１１は、例えばエポキシ樹脂のような熱硬化性樹脂であることが望ましい。
上記のように半導体装置を構成したことにより、樹脂封止工程で配線基板と封止部との熱膨張係数の差によって生じる配線基板の反りは緩和され、外形寸法精度の高い半導体装置が得られる。また１つの半導体装置に使用する配線基板の面積を小さくすることができるため、半導体装置のコストを削減できる。また封止部が配線基板の側面にも構成されるため、半導体装置から配線基板が抜けることを防止する効果がある。さらに、ランド部を格子状に形成することにより、半導体装置の多ピン化を行うことも可能である。
（半導体装置の実施例２）
図２は、本発明の半導体装置の実施例２の構成を示す断面図である。実施例２における半導体装置１は、ほぼ四角形で板状の２つの配線基板２と、半導体チップ４と、半導体装置1を保護するために封止する封止部１１と、から構成されている。２つの配線基板２は、配線基板２の長辺がほぼ平行になるように離間配置されている。配線基板２は、その一面にチップ搭載部を有しており、配線基板２のチップ搭載部として、複数の接続パッド７が設けられている。
２つの配線基板２のチップ搭載部に跨って、半導体チップ４が搭載されている。半導体チップ４は、所定の回路と複数の電極パッド５が形成された一面が、配線基板２に対面するように搭載されており、電極パッド５に形成されたバンプ電極２０を介して、配線基板２と電気的に接続されている（フリップチップ実装）。
また配線基板２は、接続パッド７を有する面とは反対の面に、複数のランド部８を有している。ランド部８は配線基板２に設けられた配線などにより、対応する接続パッド７と電気的に接続されている。また、それぞれのランド部８には、外部端子９が形成されている。本実施例では、配線基板２の長辺に沿って外部端子９を１列に配置したが、外部端子９を格子状に配置しても良い。
さらに、半導体チップ４と、配線基板２の半導体チップ４搭載面と、配線基板２の側面は、封止部１１により覆われている。封止部１１は、例えばエポキシ樹脂のような熱硬化性樹脂であることが望ましい。
このように、半導体装置を構成したことにより、実施例１と同様に、配線基板の反りが緩和され、外形寸法精度の高い半導体装置が得られる。また１つの半導体装置に使用する配線基板の面積を小さくすることができるため、半導体装置のコストを削減できる。
また、半導体チップの搭載方法をフリップチップ実装にしてもよい。フリップチップ実装では、配線基板の接続パッド上に半導体チップを搭載することができるため、半導体装置の小型化を図ることができる。さらに、フリップチップ実装では半導体チップの上部に突出してしまう導電性のワイヤが不要となるため、薄型化を図ることも可能である。
また、配線基板が離間配置されているため、封止樹脂を配線基板と半導体チップとの間に形成される隙間へ導入するスペースが大きくなる。したがって、封止を行う際、フリップチップ実装において従来行われていたアンダーフィルを実施することなく、一括的に配線基板と半導体チップとの間に封止樹脂を短時間で、容易に充填することができる。
（半導体装置の製造方法の実施例１）
本実施例では、半導体装置の実施例１で説明した半導体装置の製造方法について説明する。図３〜図８は本発明の半導体装置製造方法の製造工程を説明する図である。
はじめに、基板準備工程について説明する。
として、接続パッドが一面に形成され、接続パッドと電気的に接続されたランド部が他面に形成された配線基板を、複数個準備する段階について説明する。図３（ａ）は、ここで、用意された配線母基板の概略図である。また図３（ｂ）は、図３（ａ）中の直線I-I'によって切断した場合の断面図である。
配線母基板１２は、ほぼ四角形の板状であり、配線母基板１２の四隅の辺のうち、短辺側に相当する部分には枠部１３を有しており、枠部１３には位置決め用孔部１４が設けられている。また配線母基板１２の四隅の辺のうち、長辺側に相当する部分には、保持部１５が設けられている。そして、配線母基板１２の四隅を除く中央部には、複数の配線基板２が格子状に配置されている。また、複数の配線基板２の間には、配線母基板１２の切断に利用するダイシングライン１６が形成されている。ダイシングライン１６は、配線母基板１２の短辺に平行な方向と長辺に平行な方向に、それぞれ形成されていることが望ましい。本実施例では、短辺方向に形成されたダイシングライン１６によって囲まれた領域には、配線基板２が１列に形成されている。配線母基板１２には、例えばガラスエポキシ基板が用いられるが、これに限定されない。
それぞれの配線基板２は、一面にチップ搭載部３と複数の接続パッド７を有している。また、チップ搭載部３と反対の面には複数のランド部８が形成されている。接続パッド７とランド部８は電気的に接続されている。
次に、離間配置工程について説明する。図４（ａ）は、離間配置工程後の概略図である。また図４（ｂ）は、図４（ａ）中の直線A-A'によって切断した場合の断面図である。
基板準備工程において用意した配線母基板１２を、ダイシングテープに貼り付けて固定した後、高速回転しているダイシングブレードによって回転研削することにより、配線母基板１２の短辺に平行な方向に形成されたダイシングラインを切断する。切断後、ダイシングテープからピックアップすることにより、短冊状に分離された分割基板２４が得られる。短冊状に分離された分割基板２４は、その両端部に保持部１５が配置されている。以上により、一列に並んだ複数の配線基板が形成された分割基板２４を、複数個得ることができる。
これらの分割基板２４を、所定の間隔をあけて配置し、分割基板２４の両端部の保持部１５を基板固定用の治具１７によって固定する。治具１７は、位置決め用孔部１８を有しているため、治具１７に固定した分割基板２４の位置を決めることができ、搬送が可能となる。本実施例では、２つの配線基板２に跨って、１つの半導体装置を搭載する。そのため、２つの分割基板２４に形成された配線基板２のチップ搭載部３が、対向するような状態で離間配置される。また、分割基板２４の離間配置の間隔は、半導体チップの大きさ等に合わせて適宜選定される。
次に、チップ搭載工程について説明する。図５（ａ）は、チップ搭載工程と電気的接続工程後の概略図である。また図５（ｂ）は、図５（ａ）中の直線B-B'によって切断した場合の断面図である。まず、所定の回路と電極パッドが形成された半導体チップ４を準備しておく。この半導体チップ４は、単結晶引き上げ法などにより作成したシリコンのインゴットをスライスして得られる円盤状の基板の一面に、拡散等の工程を通じて、所望の回路及び電極パッドを形成した半導体ウエハを切断することによって形成される。
チップ搭載工程では、少なくとも２つの分割基板２４に跨って、２つの配線基板２のチップ搭載部３に半導体チップ４を搭載する。
半導体チップ４には、絶縁性の接着部材が形成されている。この接着部材によって半導体チップ４は配線基板２に固定される。接着部材としては、フィルム状の接着部材であるＤＡＦが使用可能である。本実施例では、接着部材としてＤＡＦを使用したが、半導体チップ４を固定できれば、どのようなものを用いても良い。
次に、電気的接続工程として、ワイヤボンディング工程について説明する。ワイヤボンディング工程では、配線基板２の接続パッド７と、その接続パッド７に対応する半導体チップ４の電極パッドとを、金（Ａｕ）などからなる導電性のワイヤ１０によって結線する。例えばワイヤ１０の先端を溶融させてボールを形成した後、電極パッドに超音波熱圧着等によって結線することができる。その後、ワイヤ１０の後端を配線基板の接続パッドに超音波熱圧着等によって結線する。
本実施例では、チップ搭載工程と電気的接続工程を上述のように行ったが、電極パッドが形成された一面を配線基板に対面するように半導体チップを搭載し、電極パッドに形成されたバンプ電極を介して配線基板と電気的に接続するようにしてもよい（フリップチップ実装）。
次に、封止工程を説明する。図６（ａ）は、封止工程後の概略図である。また図６（ｂ）は、図６（ａ）中の直線C-C'によって切断した場合の断面図である。封止工程では、まず基板固定用の治具に固定された分割基板２４を、封止を行うためのモールド装置の上型と下型によってシートモールド用テープを介して型閉めする。そして、上型と下型から形成されたキャビティに溶融された熱硬化性樹脂を注入し、キャビティ内に熱硬化性樹脂が充填された状態でキュアすることによって、熱硬化性樹脂を硬化させる。このような方法により、半導体チップ４と、配線基板２の半導体チップ搭載面と、配線基板２の側面と、ワイヤ１０とを覆うように一括的に封止部１１を形成する。熱硬化性樹脂としては、エポキシ樹脂などが使用可能である。封止部１１を形成した後、基板固定用の治具１７を取り外す。
封止部１１は、配線基板２の側面にも形成されているため、半導体装置１から配線基板２が抜けることを防止する効果がある。
また基板準備工程において、配線母基板を切断するときに、切断幅の異なるブレードで２段階切断することで、配線基板の端部に段差部分を形成しても良い。上記のように配線基板の端部に段差部分を形成し、端部を覆うように封止樹脂を形成することによって、配線基板が抜けることを防止する効果を、さらに向上させられる。
また樹脂によって一括的に封止する場合に、シートモールド用テープを用いることで、配線基板のランド部には樹脂バリが発生し難い構成となっている。
また、基板固定用の治具に封止部を形成しないようにすることで、治具は再利用することができる。
次に、外部端子搭載工程について説明する。図７（ａ）は、外部端子搭載工程後の概略図である。また図７（ｂ）は、図７（ａ）中の直線D-D'によって切断した場合の断面図である。外部端子搭載工程では、配線基板２のランド部８に、外部端子９として導電性の金属ボールを搭載することで、バンプ電極を形成する。外部端子９は、例えば半田などからなる金属ボールにフラックスを転写形成した後、ランド部８に搭載し、その後リフローすることで形成される。
最後に基板分割工程について説明する。図８（ａ）は、基板分割工程後の概略図である。また図８（ｂ）は、図８（ａ）中の直線E-E'によって切断した場合の断面図である。基板分割工程では、封止部１１と、分割基板２４とを切断することによって、個々の半導体装置ごとに分離することができる。封止部１１と分割基板２４の切断は、封止部１１が形成された分割基板２４をダイシングテープ１９に貼着固定した状態で、高速回転のダイシングブレードにより回転研削することで実施される。切断後、ダイシングテープ１９から半導体装置１をピックアップすることで、図１に示すような実施例１で説明した半導体装置が得られる。
このように、半導体装置を構成したことにより、配線基板と封止部との熱膨張係数の差によって生じる反りが緩和され、製造工程における配線基板の搬送等の問題も低減され、生産性を向上できる。さらには配線基板の反りが緩和されることで、基板分割工程におけるダイシングの精度も向上でき、外形寸法精度の高い半導体装置を製造できる。
また１つの半導体装置に占める配線基板の面積を小さくしたことにより、一定の大きさの配線母基板からの半導体装置の取り数を増加することができる。このように半導体装置の取り数を増加できることによって、半導体装置の製造コストを削減できる。
また、基板準備工程において短冊状の配線基板に不良箇所が存在する場合、同じ位置に不良箇所を有する短冊状の配線基板を離間配置することで、不良な半導体装置の数を減少させることができる。
（半導体装置の製造方法の実施例２）
本実施例では、半導体装置の実施例１で説明した半導体装置の製造方法について説明する。図９〜図１１は本発明の半導体装置製造方法の製造工程を説明する図である。
はじめに、基板準備工程について説明する。まず、半導体装置の製造方法の実施例１の場合と同様に配線母基板を準備する。本実施例にて準備する配線母基板は、基盤固定用の保持部は必要としない。
次に、離間配置工程について説明する。図９（ａ）は、離間配置工程後の概略図である。また図９（ｂ）は、図９（ａ）中の直線F-F'によって切断した場合の断面図である。まず、半導体装置の実施例１の場合と同様に、配線母基板をダイシングラインに沿って切断することで、短冊状に分離された複数の分割基板を作成する。そして、本実施例においては、基板固定用の治具として密着性樹脂２３を有するキャリア２１を使用する。キャリア２１の配線基板載置部には、密着性樹脂２３が形成されている。密着性樹脂２３は、マジックレジンなどのように、耐熱性を有し、かつ水洗いで再利用可能なものが望ましい。キャリア２１の周囲には、所定の間隔で位置決め用孔部２２が形成されており、これにより分割基板２４の位置決め、搬送が可能となる。短冊状に分離された分割基板２４は、密着性樹脂２３を有するキャリア２１に、密着させることで、離間配置の状態で固定される。分割基板２４の離間配置の間隔は、半導体チップの大きさ等に合わせて適宜選定することができる。
次に、チップ搭載工程と電気的接続工程について説明する。図１０（ａ）は、チップ搭載工程と電気的接続工程後の概略図である。また図１０（ｂ）は、図１０（ａ）中の直線G-G'によって切断した場合の断面図である。本実施例では、半導体製造方法１で説明した場合と同様に、チップ搭載工程を実施する。そうすることで、２つの分割基板２４に跨って、２つの配線基板２のチップ搭載部３に半導体チップ４を搭載する。電気的接続工程においても、半導体製造方法１と同様に、ワイヤボンディング工程を実施する。ワイヤボンディング工程によって、配線基板２の接続パッド７と、対応する半導体チップ４の電極パッド５とを、導電性のワイヤ１０で結線する。
半導体製造方法１で説明したときと同様に、半導体チップの搭載工程と電気的な接続工程は、フリップチップ実装によるものでも良い。
次に、封止工程について説明する。図１１（ａ）は、封止工程後の概略図である。また図１１（ｂ）は、図１１（ａ）中の直線H-H'によって切断した場合の断面図である。封止工程としては、半導体装置の製造方法１で説明した場合と同様に、封止部１１を形成する。このとき封止部１１は、半導体チップ４と、配線基板２の半導体チップ搭載面と、配線基板２の側面とを覆うように形成する。封止部形成後、配線基板２はキャリア２１から取り外される。
最後に、外部端子搭載工程と基板分割工程について説明する。本実施例においても、外部端子搭載工程と基板分割工程は、上記半導体装置の製造方法の実施例１で説明したときと同様な方法で、実施可能である。
このように、離間配置工程において、密着性樹脂を有するキャリアを用いることにより、配線母基板に基板固定用の保持部を設ける必要が無くなるため、１つの配線母基板からの半導体装置の取り数をさらに増加することができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば本実施例でＢＧＡ型の半導体装置に基づき説明したが、ＣＳＰ型、ＱＦＮ型等、複数の半導体チップを一括的に封止する工程を有するパッケージに適用することもできる。
また本実施例では、離間配置工程において、基板固定用の治具あるいは密着性樹脂を有するキャリアによって配線基板を離間配置する構成について説明したが、配線基板を離間配置できる構成であればどのようなものを用いても良い。
また、本実施例では、半導体装置の形状をほぼ四角形とし、２つの配線基板をほぼ平行に離間配置したが、２つの配線基板に半導体チップを搭載できれば、これらの形状や配置はどのようなものでも良い。
さらに本実施例では、２つの配線基板を１つの半導体装置に用いる場合について説明したが、３つ以上の配線基板が離間配置された構成にしても良い。
さらに、本発明の半導体製造方法は、実施例において行われた順番に説明したが、半導体製造方法の各工程は可能な限り順番を入れ替えても良い。
本発明の一実施例における半導体装置を説明する概念図。 本発明の一実施例における半導体装置を説明する概念図。 （ａ）は本発明の一実施例における半導体装置の製造に用いる配線母基板の概略図である。（ｂ）は、（ａ）において示された図を、図中の直線I-I'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線A-A'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線B-B'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線C-C'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線D-D'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線E-E'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線F-F'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線G-G'で切断した場合の断面図である。 （ａ）は本発明の一実施例における半導体製造方法の一製造過程の概念図である。（ｂ）は、（ａ）において示された図を、図中の直線H-H'で切断した場合の断面図である。
符号の説明
１ 半導体装置
２ 配線基板
３ チップ搭載部
４ 半導体チップ
５ 電極パッド
６ 接着部材
７ 接続パッド
８ ランド部
９ 外部端子
１０ ワイヤ
１１ 封止部
１２ 配線母基板
１３ 枠部
１４ 位置決め用孔部
１５ 保持部
１６ ダイシングライン
１７ 治具
１８ 位置決め用孔部
１９ ダイシングテープ
２０ バンプ電極
２１ キャリア
２２ 位置決め用孔部
２３ 密着性樹脂
２４ 分割基板

Claims (12)

  1. ランド部を有し、離間配置された複数の配線基板と、
    複数の前記配線基板に跨って搭載され、前記ランド部と電気的に接続された半導体チップと、
    前記半導体チップと前記配線基板の半導体チップ搭載面とを少なくとも覆う封止部と、
    を有する半導体装置。
  2. 前記封止部が、前記半導体チップと前記配線基板の半導体チップ搭載面と前記配線基板の端部とを覆うように構成されたことを特徴とする、請求項1に記載の半導体装置。
  3. 前記配線基板が複数のランド部を有し、該ランド部が格子状に配置されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体チップの一面に複数の電極パッドを有し、かつ、該電極パッドと前記配線基板とが、導電性のワイヤにより電気的に接続されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記半導体チップの一面に複数の電極パッドを有し、かつ、それぞれの前記電極パッドはバンプ電極を有し、
    該バンプ電極により前記電極パッドと前記配線基板とが電気的に接続されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  6. 前記ランド部に外部端子が形成されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 接続パッドを一面に有し、該接続パッドと電気的に接続されたランド部を他面に有する複数の配線基板が形成された配線母基板を、準備する基板準備工程と、
    前記配線母基板を、少なくとも１つの前記配線基板を有する複数の分割基板に分割し、該分割基板をそれぞれ、間隔をあけた状態で配置する離間配置工程と、
    少なくとも２つの分割基板に跨って、複数の前記配線基板に半導体チップを搭載するチップ搭載工程と、
    前記配線基板の前記接続パッドと前記半導体チップの一面に形成された電極パッドとを電気的に接続する電気的接続工程と、
    前記半導体チップと前記配線基板の半導体チップ搭載面とを少なくとも覆うように封止部を形成する封止工程と、
    前記ランド部に、外部端子を形成する外部端子搭載工程と、
    前記封止部を切断するとともに前記分割基板を分割して複数の半導体装置を得る基板分割工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 前記離間配置工程において、それぞれの前記分割基板が短冊状であることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記封止工程において、前記半導体チップと前記配線基板の半導体チップ搭載面と、前記配線基板の端部とを覆うように、前記封止部を形成することを特徴とする請求項７または8に記載の半導体装置の製造方法。
  10. 前記離間配置工程において、複数の前記分割基板を固定用の治具に固定することによって、離間配置することを特徴とする請求項７から９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記電気的接続工程において、前記接続パッドと前記電極パッドを導電性のワイヤによって電気的に接続することを特徴とする請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記チップ搭載工程において、前記半導体チップの前記電極パッドを有する面と前記配線基板の接続パッドを有する面を対面させて搭載し、
    前記電気的接続工程において、前記接続パッドと前記電極パッドをバンプ電極によって電気的に接続することを特徴とする請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
JP2007204177A 2007-08-06 2007-08-06 半導体装置の製造方法 Expired - Fee Related JP5543058B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007204177A JP5543058B2 (ja) 2007-08-06 2007-08-06 半導体装置の製造方法
US12/186,056 US7888179B2 (en) 2007-08-06 2008-08-05 Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007204177A JP5543058B2 (ja) 2007-08-06 2007-08-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009043767A true JP2009043767A (ja) 2009-02-26
JP5543058B2 JP5543058B2 (ja) 2014-07-09

Family

ID=40345702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007204177A Expired - Fee Related JP5543058B2 (ja) 2007-08-06 2007-08-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7888179B2 (ja)
JP (1) JP5543058B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174795A (ja) * 2020-04-20 2021-11-01 三菱電機株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037531A1 (en) * 2007-09-20 2009-03-26 Freescale Semiconductor, Inc. Improvements for reducing electromigration effect in an integrated circuit
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
SG172749A1 (en) 2009-03-06 2011-08-29 Kaixin Inc Leadless integrated circuit package having high density contacts
KR101753416B1 (ko) 2009-04-03 2017-07-19 카이씬, 인코포레이티드 Ｉｃ 패키지용 리드프레임 및 제조방법
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
JP2012138401A (ja) * 2010-12-24 2012-07-19 Elpida Memory Inc 半導体装置の製造方法
TW201448126A (zh) * 2013-06-07 2014-12-16 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US10516092B2 (en) 2016-05-06 2019-12-24 Qualcomm Incorporated Interface substrate and method of making the same
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855875A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置
JPH09298254A (ja) * 1996-05-09 1997-11-18 Toshiba Corp 半導体装置及びその製造方法
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
JP2005354068A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US6879030B2 (en) * 2002-09-30 2005-04-12 Ultratera Corporation Strengthened window-type semiconductor package
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
TWI256092B (en) * 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TWI287275B (en) * 2005-07-19 2007-09-21 Siliconware Precision Industries Co Ltd Semiconductor package without chip carrier and fabrication method thereof
TW200807583A (en) * 2006-07-20 2008-02-01 Chipmos Technologies Inc Chip package and manufacturing method threrof
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
US7692313B2 (en) * 2008-03-04 2010-04-06 Powertech Technology Inc. Substrate and semiconductor package for lessening warpage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855875A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置
JPH09298254A (ja) * 1996-05-09 1997-11-18 Toshiba Corp 半導体装置及びその製造方法
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
JP2005354068A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174795A (ja) * 2020-04-20 2021-11-01 三菱電機株式会社 半導体装置
JP7270576B2 (ja) 2020-04-20 2023-05-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20090039506A1 (en) 2009-02-12
US7888179B2 (en) 2011-02-15
JP5543058B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5543058B2 (ja) 半導体装置の製造方法
US7944049B2 (en) Semiconductor device and manufacturing method thereof
JP5590814B2 (ja) 半導体装置及びその製造方法
JP2012104790A (ja) 半導体装置
US20100155110A1 (en) Wiring board
US20090203171A1 (en) Semiconductor device fabricating method
JP2012230981A (ja) 半導体装置及びその製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
JP5538682B2 (ja) 半導体装置及びその製造方法
JP2011253900A (ja) 半導体装置及びその製造方法
CN106847780B (zh) 框架具有多个臂的半导体器件及相关方法
JP2009147053A (ja) 半導体装置及びその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US10186432B2 (en) Method for manufacturing semiconductor device
JP2009283835A (ja) 半導体装置及びその製造方法
JP2009182004A (ja) 半導体装置
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2010272734A (ja) 半導体装置及びその製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
US20140042589A1 (en) Semiconductor device
JP2006196734A (ja) 半導体装置及びその製造方法
JP2011061055A (ja) 半導体装置の製造方法
TWI545714B (zh) 電子封裝件及其製法
JP4917979B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees