JP2009182004A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009182004A
JP2009182004A JP2008017386A JP2008017386A JP2009182004A JP 2009182004 A JP2009182004 A JP 2009182004A JP 2008017386 A JP2008017386 A JP 2008017386A JP 2008017386 A JP2008017386 A JP 2008017386A JP 2009182004 A JP2009182004 A JP 2009182004A
Authority
JP
Japan
Prior art keywords
semiconductor device
slit
wiring
wiring board
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008017386A
Other languages
English (en)
Inventor
Katsumi Sugawara
勝美 菅原
Fumitomo Watanabe
文友 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008017386A priority Critical patent/JP2009182004A/ja
Priority to US12/360,381 priority patent/US20090189297A1/en
Publication of JP2009182004A publication Critical patent/JP2009182004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の反りを低減しつつ且つ外部端子にかかる応力を緩和することにより高い信頼性を有する半導体装置を提供すること。
【解決手段】基材３の両面に所定の導電体パターンが形成されてなる配線基板２上に半導体チップ９を搭載した半導体装置１において、基材３の厚み方向において当該基材３を貫通するスリット８を設ける。スリット８内には、例えば、半導体チップ９及びワイヤ１２を樹脂で封止する際に、同樹脂が充填されている。
【選択図】図１

Description

本発明は、半導体チップを配線基板上に搭載してなる半導体装置に関する。
典型的なＢＧＡ（Ball Grid Array）型の半導体装置は、配線基板と、配線基板の一面に搭載された半導体チップを備えており、配線基板の２つの主面のうち、半導体チップの搭載されている面には、複数の接続パッドが形成され、その裏面には接続パッドと電気的に接続された複数のランドが形成されている。接続パッドと半導体チップの電極パッドは、ワイヤにより電気的に接続されている。ランド上には、外部端子として機能する半田ボールが設けられている。なお、少なくとも半導体チップとワイヤは、絶縁性樹脂からなる封止体（封止樹脂）によって覆われている。
例えば、上述したＢＧＡ型半導体装置の製造過程においては、封止樹脂と配線基板との熱膨張率の差により、半導体装置に反りが生じてしまい、外部端子となる半田ボールを良好に配線基板に搭載が困難になるという問題がある。また半導体装置が反ることによって、半導体装置をマザーボード等の２次実装基板への搭載が困難になる恐れもある。
更に、マザーボード等の２次実装基板に搭載した後においても、熱ストレス等によって、半導体装置の周囲に配置された外部端子や半導体チップの端部の近傍に配置された外部端子に応力がかかり、外部端子が破損してしまう恐れがあり、これにより半導体装置の信頼性が低下してしまう恐れがある。
このような半導体装置の周囲に配置された外部端子の破損を防止する技術としては、例えば特許文献１に開示されたものがある。特許文献１に開示された技術は、概略、半導体装置の最外コーナ部に配置された外部端子を、他の外部端子より大きなサイズで構成するものである。
また、外部端子にかかる応力を緩和する技術として、特許文献２や特許文献３には、外部端子間に溝を設ける技術が開示されている。
特開２００６−２９４６５６号公報 特開平１１−２６０９６０号公報 特開２０００−１２７３２号公報
特許文献１に開示された技術のように、最外コーナ部の外部端子を大きくすると、外部端子は破損し難くなる。しかしながら、外部端子にかかる応力は緩和されていないため、特許文献１開示の技術では、外部端子にかかる応力の緩和の根本的な対策にはなっていない。
特許文献２又は特許文献３に開示されたように外部端子間に溝を設けることとすると、外部端子にかかる応力をある程度緩和することができるが、配線基板に反りが生じてしまい、半導体装置も反ることとなる。かかる半導体装置の反りが生じると、２次実装された半導体装置の外部端子が破損してしまう恐れがある。また、反りによって半導体装置の実装性が悪くなるといった問題もある。
そこで、本発明は、半導体装置の反りを低減しつつ且つ外部端子にかかる応力を緩和することにより高い信頼性を有する半導体装置を提供することを目的とする。
特許文献２及び特許文献３における問題について検討すると、問題の原因は次のような点にあるものと予想される。即ち、特許文献２又は特許文献３において外部端子間に設けられた溝は、配線基板の基材を貫通しているわけではないので、配線基板自体はつながっており、熱膨張時の配線基板の伸びは大きくなる。また配線基板に当該溝を形成したことにより、配線基板には厚みの厚いところと薄いところとが形成されることとなっている。その結果、熱膨張係数の差により配線基板に反りが生じる可能性が高くなっている。また、配線基板の薄い部分（溝部分）に起因して、配線基板と封止樹脂との熱膨張係数の差によっても、半導体装置に反りが生じ易い構成となっている。このような半導体装置の反りにより半導体装置の実装性が悪くなる恐れがある。本発明は、かかる考察に基づき、なされたものであり、上述した課題を解決するための手段として、具体的には以下に掲げる半導体装置を提供する。
即ち、本発明によれば、第１の半導体装置として、基材の両面に所定の導電体パターンが形成されてなる配線基板上に半導体チップを搭載し且つ前記導電体パターンと半導体チップとを電気的に接続した半導体装置において、前記基材の厚み方向において当該基材を貫通するスリットを設けたことを特徴とする半導体装置が得られる。
また、本発明によれば、第２の半導体装置として、第１の半導体装置において、前記スリットは前記厚み方向と直交する方向において前記基材を横断するようにして形成されている、半導体装置が得られる。
また、本発明によれば、第３の半導体装置として、第１又は第２の半導体装置において、前記所定の導電体パターンは前記スリットを隔てて設けられた複数の導電部を含んでおり、当該半導体装置は前記スリットを跨ぐようにして前記導電部間を電気的に接続する接続手段を更に備えている、半導体装置が得られる。
また、本発明によれば、第４の半導体装置として、第１乃至第３の半導体装置のいずれかにおいて、前記スリットは前記半導体チップの端部の近傍に位置している、半導体装置が得られる。
また、本発明によれば、第５の半導体装置として、第１乃至第４の半導体装置のいずれかにおいて、前記配線基板上に設けられた複数の外部端子を更に備えており、前記スリットは、所定方向において最外に位置する前記外部端子である第１外部端子と、前記所定方向において該第１外部端子の内側に位置し且つ該第１外部端子と隣接した前記外部端子である第２外部端子との間に前記所定方向と直交する方向に延びるようにして形成されている、半導体装置が得られる。
また、本発明によれば、第６の半導体装置として、第１乃至第５の半導体装置のいずれかにおいて、前記スリットは前記配線基板の厚み方向において当該配線基板を貫通している、半導体装置が得られる。
また、本発明によれば、第７の半導体装置として、第１乃至第６の半導体装置のいずれかにおいて、前記スリットは樹脂により満たされている、半導体装置が得られる。
また、本発明によれば、第８の半導体装置として、第７の半導体装置において、前記半導体チップは所定樹脂により封止されており、前記スリットに満たされた樹脂は該所定樹脂である、半導体装置が得られる。
また、本発明によれば、第９の半導体装置として、第８の半導体装置において、前記スリットは前記所定樹脂により前記半導体チップを封止する際に前記所定樹脂が注入される方向に沿って設けられたものである、半導体装置が得られる。
また、本発明によれば、第１０の半導体装置として、第１乃至第９の半導体装置のいずれかにおいて、前記半導体チップはフリップチップ実装により前記配線基板上に搭載されている、半導体装置が得られる。
本発明による第１の半導体装置においては、配線基板の基材の厚み方向において基材を貫通するスリットが設けられている。従って、例えば半導体チップ等を樹脂封止した場合であっても、配線基板と封止樹脂との熱膨張係数の差による半導体装置の反りを低減すると共に外部端子に加わるストレスを緩和することができる。
本発明による第２の半導体装置においては、スリットが配線基板の基材を横断するようにして形成されているが、かかる構成によれば、バランスよく応力が緩和されることに加えて、製造方法も簡易になり、コスト低減を図ることができる。
本発明による第３の半導体装置においては、スリットにより分割された配線基板間を橋渡しする電気的な接続手段が設けられている。従って、配線基板がスリットにより分割された場合でもＦａｎ−ｉｎ構造の半導体装置を実現することができる。
本発明による第４又は第５の半導体装置においては、熱応力の発生しやすい箇所にスリットが形成されていることから、より効果的に外部端子にかかる応力を低減することができる。
本発明による第６の半導体装置においては、スリットが、基材のみならず、基材上に形成された導電体パターンも貫通している。かかる構造のスリットは、例えば、基材上に導電体パターンを形成した後の工程において、ダイシング等の手段により簡単に形成することができるというメリットがある。
本発明による第７の半導体装置においては、スリットが樹脂にて満たされており、特に本発明による第８の半導体装置においては、スリットを満たす樹脂を封止樹脂としている。従って、配線基板と封止樹脂との密着性を向上させることができる。
本発明による第９の半導体装置においては、封止樹脂の注入される方向に沿うようにしてスリットが形成されている。従って、半導体チップの樹脂封止に際して、スムーズにスリットに樹脂を充填することができる。
本発明による第１０の半導体装置においては、半導体チップはフリップチップ実装により配線基板上に搭載されている。これにより半導体装置を薄型化することができる。
以下、本発明の実施の形態による半導体装置について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態による半導体装置を示す断面図である。図２は同実施の形態による半導体装置の下面（外部端子形成面）を示す平面図である。
本実施の形態による半導体装置１は、上面から見た場合に略四角形状を有する配線基板（又はパッケージ基板）２を備えている。配線基板２は、例えば０．２５ｍｍのガラスエポキシ基板であり、基材３の両面に所定の導電体パターンからなる配線が形成されてなるものである。ここで配線は部分的に絶縁膜、例えばソルダーレジスト４で覆われている。配線基板２の一方の面に形成された配線のうち、ソルダーレジスト４から露出された部位には、複数の接続パッド５が形成されている。一方、配線基板２の他方の面に形成された配線のうち、ソルダーレジスト４から露出された部位には、複数のランド６が形成されている。そして接続パッド５とこれに対応するランド６とは配線基板２に形成された配線（ビアを含む）によりそれぞれ電気的に接続されている。
複数のランド６には、それぞれ外部端子となる導電性のボール、具体的には、半田ボール７がそれぞれ搭載されている。本実施の形態における半田ボール７は、図２に示されるように、所定の間隔で格子状に配置されている。
本実施の形態においては、最外に配置された半田ボール７の列とその内側において隣接するハンダボールの列との間（図２においては、配線基板２の短辺に最も近接するようにして当該短辺に沿って設けられた半田ボール７の列と、それに隣接する半田ボール７の列との間）において、配線基板２に基材３を貫通するスリット８が形成されている。なお、本実施の形態においては、スリット８の形成されている位置は、後述するように半導体チップ９の端部の近傍でもある。
加えて、図２に示されるように、本実施の形態におけるスリット８は、基材３を横断するようにして形成されている。より具体的には、スリット８は、略四角形状の配線基板２の対向する２辺（図２においては、配線基板２の対向する長辺）の一方から他方に至るように延びている。スリット８は、基材３を厚み方向において貫通しているものであれば、問題となる応力の緩和に寄与するが、更に、本実施の形態のように基材３を横断するようにして設けられていると、応力が集中する場所がなくなるためバランスがよく、また、後述するように、製造し易いという利点もある。
図１に示されるように、配線基板２の面のうち接続パッド５が形成されている面には、スリット８を橋渡しするように配線が形成されており、スリットにより分割された配線基板間も電気的に接続されている。即ち、配線基板２の基材３上に形成された導電体パターンには、スリット８を隔てて位置する部位が含まれており、それらはスリット８を跨ぐようにして形成された配線パターンにより電気的に接続されている。
また、配線基板２の面のうち接続パッド５が形成されている面の略中央部位には、半導体チップ９が絶縁性の接着材１０を介して固定されている。半導体チップ９は、一面に例えば論理回路や記憶回路が形成されている。また半導体チップ９の周辺近傍位置には複数の電極パッド１１が形成されており、該電極パッド１１を除く半導体チップ９の一面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
図１に示されるように、半導体チップ９の電極パッド１１は、それぞれ対応する配線基板２の接続パッド５と導電性のワイヤ１２により結線されることで、電気的に接続されている。ワイヤ１２は例えばＡｕ，Ｃｕ等からなる。
配線基板２の面のうち半導体チップ９が搭載された面側においては、半導体チップ９及びワイヤ１２が封止体１３で覆われている。封止体１３は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。本実施の形態においては配線基板２のスリット８にも封止体１３が入り込むように構成することで、封止材１３と配線基板２との接着面積が大きくなり、配線基板２と封止体（封止樹脂）１３の密着性を向上している。
このように、配線基板２上に半導体チップ９を搭載した半導体装置において、配線基板２の基材３における複数の外部端子（半田ボール７）間に相当する位置に基材３をその厚み方向において貫通するスリット８を設けたことにより、配線基板２と封止体１３との熱膨張係数の差による半導体装置１の反りを低減すると共に、配線基板２に加わる熱ストレスを緩和することができる。
また、配線基板２の基材３がスリット８により分割されているため、スリット８がバッファーとなり半田ボール（外部端子）７にかかる応力を緩和できる。更に、配線基板２の基材３のうち、半導体チップ９の端部の近傍に位置した半田ボール（外部端子）７の間、又は配線基板２の最外に位置する半田ボール（外部端子）７とそれに隣接する半田ボール（外部端子）７との間には、問題を引き起こす応力が発生し易いため、これらの箇所にスリット８を設けることで、より効果的に半田ボール（外部端子）７にかかる応力を緩和できる。加えて、スリット８を橋渡しするように配線を形成しているため、スリット８により分割された配線基板２間の電気的な接続も可能になる。これらにより、半導体装置の信頼性を向上することができる。
以下、図３乃至図５をも参照して、上述した第１の実施の形態による半導体装置１の製造方法について説明する。ここで、図３は、本実施の形態による半導体装置の製造に用いる配線母基板を示す平面図である。図４は、本実施の形態による半導体装置の製造フローを示す断面図である。図５は、封止体形成後の配線基板を示す平面図である。
まず、図３及び図４（ａ）に示すような配線母基板１４を準備する。本実施の形態において用いられる配線母基板１４は、ＭＡＰ（Mold Array Process）方式で処理されるものであり、図３に示されるように、複数の製品形成部１５と、その周囲に設けられた枠部１６から構成される。より具体的には、本実施の形態における配線母基板１４は、ガラスエポキシからなる基材を有するものである。図示された製品形成部１５は、マトリックス状に配置されている。この製品形成部１５は、切断分離した後で、前述した配線基板２となる部位であり、配線基板２と同様の構成を有することからそれについての説明は省略する。枠部１６には、所定の間隔で位置決め孔１７が設けられ、搬送・位置決めが可能に構成されている。また製品形成部１５間はダイシングラインとなる。ここで、前述した配線基板２のスリット８は、図３に示されるように、配線母基板１４の短辺に平行で、且つ、複数の製品形成部１５に連続して亘るように設けられている。各製品形成部１５は、スリット８により分割されているが、枠部１６により支持されているので、この時点では一体となっている。製品形成部１５には、前述したようにスリット８を橋渡しする配線が形成されており、電気的に接続されている。このような配線母基板１４は、例えば、ガラスエポキシからなる基材にスリット８を形成した後、その基材の両面に配線パターンを形成することにより得ることができる。
次に、図４（ｂ）に示されるように、図示しないダイボンディング装置により配線母基板１４の製品形成部１５の一面上に夫々半導体チップ９の他面を絶縁性の接着材１０を介して接着固定する。そして図示しないワイヤボンディング装置により半導体チップ９の一面の電極パッド１１と製品形成部１５の接続パッド５とを導電性のワイヤ１２により結線する。ワイヤ１２は、例えばＡｕ等からなり、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤを半導体チップ９の電極パッド１１上に超音波熱圧着することで接続し、その後、所定のループ形状を描き、ワイヤの後端を対応する前記接続パッド５上に超音波熱圧着することで結線される。
次に、図４（ｃ）に示されるように、配線母基板１４の製品形成部１５を一体的に覆う絶縁性の樹脂からなる封止体１３を形成する。封止体１３は、例えば図示しないトランスファモールド装置の上型と下型からなる成形金型で、配線母基板１４を型締めし、ゲートから上型と下型によって形成されたキャビティ内に熱硬化性のエポキシ樹脂を圧入させ、キャビティ内に充填された後、熱硬化させることで、形成することができる。
ここで、図５を参照すると、カル１８とランナー１９を残した状態の配線母基板１４が示されている。図５では、例えば複数のランナー１９が接続された配線母基板１４の長辺がゲート位置となる。配線母基板１４には、ゲートからの封止樹脂の注入方向に沿ってスリット８が形成されている、スリット８にもスムーズに樹脂が充填される。
次に、図４（ｄ）に示されるように、図示しないボールマウンター装置により配線母基板１４の他面に格子状に配置された複数のランド６上に、半田ボール７を搭載し、外部端子となるバンプ電極を形成する。ボールマウント工程では、配線母基板１４上のランドの配置に合わせて複数の吸着孔が形成された図示しないマウントツールにより、そのマウントツールの吸着孔に半田ボール７を保持し、その保持されたボールにフラックスを転写形成し、配線母基板１４のランド６に一括搭載する。ボール搭載後、リフローすることでバンプ電極（外部端子：半田ボール７）が形成される。
次に、図４（ｅ）に示されるように、図示しないダイシング装置により配線母基板１４をダイシングラインで切断し、製品搭載部１５毎に分離する。基板ダイシングは、例えば、次のようにして行われる。即ち、配線母基板１４の封止体１３をダイシングテープ２０に接着し、ダイシングテープ２０によって配線母基板１４を支持する。次いで、縦横に延びるダイシングラインに沿って図示しないダイシングブレードにより配線母基板１４を切断して配線母基板１４を個片化する。個片化完了後、ダイシングテープ２０からピックアップすることで、図１に示されるような半導体装置１が得られる。
上述した実施の形態によれば、配線基板２の基材３において複数の半田ボール（外部端子）７間に相当する位置に基材３を厚み方向において貫通するスリット８を設けたことにより、配線基板２と封止体１３との熱膨張係数の差による半導体装置１の反りを低減すると共に、半田ボール（外部端子）７に加わるストレスを緩和することができる。また、スリット８内に封止体１３を構成する樹脂が充填されることにより、配線基板２と封止体１３との密着性の向上を図ることができる。更に、配線基板２の基材３のうち、半導体チップ９の端部の近傍に位置した半田ボール（外部端子）７間、又は、配線基板２の最外に位置する半田ボール（外部端子）７とそれに隣接する半田ボール（外部端子）７との間といった熱応力の発生し易い位置に、スリット８を設けることで、より効果的に半田ボール（外部端子）７にかかる応力を緩和できる。また、スリット８により分割された配線基板間を、橋渡しするように電気的に接続する接続手段を形成しているため、スリット８により分割された配線基板でもＦａｎ−ｉｎ構造の半導体装置を実現できる。このように、本実施の形態による半導体装置１では、信頼性を向上することができる。
（第２の実施の形態）
図６は、本発明の第２の実施の形態による半導体装置を示す断面図である。本実施の形態による半導体装置１は、上述した第１の実施の形態の変形例である。従って、図６においては、第１の実施の形態と同様の構成要素に対して図１において用いていた参照符号と同じ参照符号を付すこととし、詳細な説明は省略することとする。
上述した第１の実施の形態においては、スリット８を跨ぐようにして形成された配線パターン（橋渡し配線）が設けられていたが、本実施の形態においては、かかる橋渡し配線は形成されていない。その代わり、本実施の形態では、スリット８により配線基板２が完全に分離されているため、図６に示されるように半導体チップ９からスリット８で区切られた配線基板２にそれぞれワイヤ１２を結線することとしている。
このような構造を備えた本実施の形態による半導体装置１も、上述した第１の実施の形態の場合と同様に、配線基板２と封止体１３との熱膨張係数の差による半導体装置１の反りを低減すると共に、配線基板２に加わる熱ストレスを緩和することができる。更に、本実施の形態による半導体装置では、橋渡し配線が設けられていないため、樹脂封止時に橋渡し配線が断線する恐れがなくなる。
以下、図７及び図８を参照して、上述した第２の実施の形態による半導体装置１の製造方法について説明する。
まず、図７及び図８（ａ）に示されるような配線母基板１４を準備する。図７に示されるように、本実施の形態による半導体装置１の製造に用いられる配線母基板１４は、概略、前述した第１の実施の形態において用いられた配線母基板と同様に構成されている。第１の実施の形態と異なる点は、配線母基板１４にスリット８が形成されておらず、一方で、枠部１６にスリット８の形成位置を示すマーク２１が形成されていることである。
次に、図示しないダイシング装置により、枠部１６に設けたマーク２１に沿って配線母基板１４を部分的に切断し、図８（ｂ）に示すようなスリット８を形成する。次いで、図８（ｃ）に示されるように、図示しないダイボンディング装置により配線母基板１４の製品形成部１５上に半導体チップ９を搭載し、図示しないワイヤボンディング装置により半導体チップ９の電極パッド１１と製品形成部１５の接続パッド５とを導電性のワイヤ１２により結線する。この際、本実施の形態による半導体装置１では橋渡し配線が形成されていないため、分割された配線基板の電気的接続を図るための結線も同時に行われる。図８及び図４を比較すれば理解されるように、以後、前述の第１の実施の形態による製造方法と同様な工程を経て、図６に示されるような半導体装置が得られる。
（第３の実施の形態）
本発明の第３の実施の形態による半導体装置は、上述した第２の実施の形態の変形例であり、概略同様な構造を備えているが、スリット８が封止樹脂で満たされていない点で、第２の実施の形態と異なっている。
以下、図７及び図９を参照して、第３の実施の形態による半導体装置の製造方法について、説明する。但し、図９において、第２の実施の形態と同様の構成要素に対しては図８において用いていた参照符号と同じ参照符号を付すこととし、詳細な説明は省略することとする。
本実施の形態においても、まず、図７及び図９（ａ）に示されるような配線母基板１４を用意する。
次いで、図９（ｂ）に示されるように、図示しないダイボンディング装置により配線母基板１４の製品形成部１５上に半導体チップ９を搭載し、図示しないワイヤボンディング装置により半導体チップ９の電極パッド１１と製品形成部１５の接続パッド５とを導電性のワイヤ１２により結線する。この際、本実施の形態による半導体装置１では橋渡し配線が形成されていないため、後のスリット８の形成により分割される配線基板間の電気的接続を図るための結線も同時に行われる。
次に、図９（ｃ）に示されるように、配線母基板１４の製品形成部１５を一体的に覆う絶縁性の樹脂からなる封止体１３を形成する。
次に、図９（ｄ）に示されるように、封止体１３をダイシングテープ２０に接着し、ダイシングテープ２０によって配線母基板１４を支持した状態で、図示しないダイシングブレードにより、スリット８を形成する。その後、図９（ｅ）に示されるように、半田ボール７を形成し、次いで、図９（ｆ）に示されるように、ダイシングラインに沿って図示しないダイシングブレードにより配線母基板１４を切断し、配線母基板１４を個片化することにより、本実施の形態による半導体装置を得ることができる。
このようにして製造された半導体装置においては、スリット８は単なる空隙となっており、封止体１３を構成する樹脂はスリット８へは充填されていない。従って、スリット８内にボイドが発生する恐れはない。また、ダイボンディングやワイヤボンディングの際にはスリット８が形成されてないため、安定して半導体チップ９を搭載することができる。
なお、本実施の形態においては、スリット８の形成時に、封止体１３をダイシングテープ２０に接着することとしていたが、スリット８の形成作業のために配線母基板１４を適切に保持固定することができるのであれば、ダイシングテープ２０を用いなくとも良い。この場合、ダイシングテープは図９（ｆ）の工程においてのみ用いられる。
（第４の実施の形態）
図１０は、本発明の第４の実施の形態による半導体装置を示す断面図である。本実施の形態による半導体装置１は、前述の第１の実施の形態の変形例である。従って、図１０においては、第１の実施の形態と同様の構成要素に対して図１において用いていた参照符号と同じ参照符号を付すこととし、詳細な説明は省略することとする。
第１の実施の形態においては、スリット８は、最外に位置している半田ボール７の列とその内側の列との間に形成された２本だけであったが、本実施の形態においては、図１０に示されるように、半田ボール（外部端子）７の隣接する列間に少なくとも一本のスリット８を形成することとしている。このように、スリット８を増やすことにより、半導体装置の反りを更に低減することができると共に、配線基板２に加わる熱ストレスを更に緩和することができる。
（第５の実施の形態）
図１１は、本発明の第５の実施の形態による半導体装置を示す断面図である。本実施の形態による半導体装置１は、前述の第４の実施の形態の変形例である。従って、図１１においては、第４の実施の形態と同様の構成要素に対して図１０において用いていた参照符号と同じ参照符号を付すこととし、詳細な説明は省略することとする。
上述した第１乃至第４の実施の形態においては、半導体チップ９の電極パッド１１と配線基板２の接続パッド５とをワイヤ１２により接続することとしていたが、本実施の形態による半導体装置においては、図１１に示されるように、半導体チップ９をバンプ２２付きのものとし、半導体チップ９を配線基板２にフリップチップ接続することとしている。即ち、半導体チップ０の電極パッド１１は、バンプ２２により、配線基板２の接続パッド５に電気的に接続されている。
かかる構造を備える本実施の形態による半導体装置は、第１の実施の形態における効果に加え、第４の実施の形態と同様にスリット８の本数が多くなっていることから、半導体装置の反りの低減及び配線基板２に加わる熱ストレスの緩和において、高い効果を得ることができる。更には、フリップチップ実装により半導体チップ９を搭載するように構成したことで、半導体装置１を薄型化することができる。また、配線基板２にスリット８が形成されていることから、配線基板２と半導体チップ９との間も良好に樹脂封止することができる。
（第６の実施の形態）
図１２は、本発明の第６の実施の形態による半導体装置を示す断面図である。本実施の形態による半導体装置１は、前述の第２の実施の形態の変形例である。従って、図１２においては、第２の実施の形態と同様の構成要素に対して図６において用いていた参照符号と同じ参照符号を付すこととし、詳細な説明は省略することとする。
上述したいずれの実施の形態においても、半導体チップ９は、接着材１０により配線基板２に固着されていたが、本実施の形態においては、図１２に示されるように、分割された配線基板２間を導電性のワイヤ２３により電気的に接続し、ワイヤ２３上にＤＡＦ（Die Attach Film）２４を介して半導体チップ９を搭載している。ＤＡＦ２４は、例えば絶縁性の基材の両面に接着材が設けられたものであり、ＤＡＦ２４の配線基板２側の接着材がワイヤ２３間に入り込み、配線基板２と接着するように構成されている。半導体チップ９の裏面とワイヤ２３との間にはＤＡＦ２４の絶縁性の基材が配設されているために、ワイヤ２３は、ショートしないようになっている。
このように分割された配線基板２間をワイヤ２３で接続することで、半導体チップ９の端部に相当する位置に基材３又は配線基板２を貫通するスリット８を配置した場合でもＦａｎ−ｉｎ構造の半導体装置を実現することができる。
尚、本実施の形態においては、分割された配線基板２間をワイヤ２３により電気的に接続した場合について説明したが、配線フィルム基板等で電気的に接続するように構成しても良い。
以下、図１３を参照して、上述した第６の実施の形態による半導体装置１の製造方法について説明する。
まず、図１３（ａ）に示されるように、スリット８により製品形成部１５が分割された配線母基板１４を用意し、図示しないワイヤボンディング装置により、分割された配線基板２間を導電性のワイヤ２３により電気的に接続する。スリット８により製品形成部１５が分割された配線母基板１４は、例えば、図７及び図８（ａ）に示されるような配線母基板１４を用意した後、マーク２１に従って配線母基板１４を部分的に切断することにより得ることができる。
次いで、図１３（ｂ）に示されるように、ダイボンディング装置２５により、裏面にＤＡＦ２４が配設された半導体チップ９を、製品形成部１５に形成されたワイヤ２３上にダイボンディングする。半導体チップ９の裏面に設けられたＤＡＦ２４の接着材がワイヤ２３間に入り込み配線基板２に接着固定される。
その後、図１３（ｃ）に示されるように、図示しないワイヤボンディング装置により半導体チップ９の電極パッド１１と接続パッド５とを導電性のワイヤ１２により結線する。
次に、図１３（ｄ）に示されるように、トランスファモールド装置により配線母基板１４の製品形成部１５を一体的に覆う絶縁性の樹脂からなる封止体１３を形成する。配線母基板１４には、ゲートからの封止樹脂の注入方向に沿ってスリット８が形成されているため、スリット８内にも良好に樹脂が充填される。このように、スリット８内にも封止樹脂が充填されることで、配線基板２と封止樹脂（封止体１３）の密着性の向上を図ることができる。
次に、図１３（ｅ）に示されるように、図示しないボールマウンター装置により配線母基板１４の他面に格子状に配置された複数のランド６上に、半田ボール７を搭載し、外部端子となるバンプ電極を形成する。
次に、図１３（ｆ）に示されるように、図示しないダイシング装置によりダイシングラインに沿うようにして配線母基板１４を切断し、製品搭載部１５毎に分離することで、図１２に示すような半導体装置１を得ることができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施例ではＢＧＡ型の半導体装置に適用した場合について説明したが、ＬＧＡ（Land Grid Array）やＭＣＰ（Multi Chip Package）等、配線基板を利用した半導体装置に適用しても良い。
本発明の第１の実施の形態による半導体装置を示す断面図である。 図１の半導体装置の下面（外部端子形成面）を示す平面図である。 図１の半導体装置の製造に用いる配線母基板を示す平面図である。 図１の半導体装置の製造フローを示す断面図である。 図４（ｃ）の状態、即ち、封止体形成後の配線基板を示す平面図である。 本発明の第２の実施の形態による半導体装置を示す断面図である。 図６の半導体装置の製造に用いる配線母基板を示す平面図である。 図６の半導体装置の製造フローを示す断面図である。 本発明の第３の実施の形態による半導体装置の製造フローを示す断面図である。 本発明の第４の実施の形態による半導体装置を示す断面図である。 本発明の第５の実施の形態による半導体装置を示す断面図である。 本発明の第６の実施の形態による半導体装置を示す断面図である。 図１２の半導体装置の製造フローを示す断面図である。
符号の説明
１ 半導体装置
２ 配線基板
３ 基材
４ ソルダーレジスト
５ 接続パッド
６ ランド
７ 半田ボール
８ スリット
９ 半導体チップ
１０ 接着材
１１ 電極パッド
１２ ワイヤ
１３ 封止体（封止樹脂）
１４ 配線母基板
１５ 製品形成部
１６ 枠部
１７ 位置決め孔
１８ カル
１９ ランナー
２０ ダイシングテープ
２１ マーク
２２ （フリップチップ実装用）バンプ
２３ ワイヤ
２４ ＤＡＦ

Claims (10)

  1. 基材の両面に所定の導電体パターンが形成されてなる配線基板上に半導体チップを搭載し且つ前記導電体パターンと半導体チップとを電気的に接続した半導体装置において、前記基材の厚み方向において当該基材を貫通するスリットを設けたことを特徴とする半導体装置。
  2. 前記スリットは前記厚み方向と直交する方向において前記基材を横断するようにして形成されている、請求項１記載の半導体装置。
  3. 前記所定の導電体パターンは前記スリットを隔てて設けられた複数の導電部を含んでおり、当該半導体装置は前記スリットを跨ぐようにして前記導電部間を電気的に接続する接続手段を更に備えている、請求項１又は請求項２記載の半導体装置。
  4. 前記スリットは前記半導体チップの端部の近傍に位置している、請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記配線基板上に設けられた複数の外部端子を更に備えており、前記スリットは、所定方向において最外に位置する前記外部端子である第１外部端子と、前記所定方向において該第１外部端子の内側に位置し且つ該第１外部端子と隣接した前記外部端子である第２外部端子との間に前記所定方向と直交する方向に延びるようにして形成されている、請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 前記スリットは前記配線基板の厚み方向において当該配線基板を貫通している、請求項１乃至請求項５のいずれかに記載の半導体装置。
  7. 前記スリットは樹脂により満たされている、請求項１乃至請求項６のいずれかに記載の半導体装置。
  8. 前記半導体チップは所定樹脂により封止されており、前記スリットに満たされた樹脂は該所定樹脂である、請求項７記載の半導体装置。
  9. 前記スリットは前記所定樹脂により前記半導体チップを封止する際に前記所定樹脂が注入される方向に沿って設けられたものである、請求項８記載の半導体装置。
  10. 前記半導体チップはフリップチップ実装により前記配線基板上に搭載されている、請求項１乃至請求項９のいずれかに記載の半導体装置。
JP2008017386A 2008-01-29 2008-01-29 半導体装置 Pending JP2009182004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008017386A JP2009182004A (ja) 2008-01-29 2008-01-29 半導体装置
US12/360,381 US20090189297A1 (en) 2008-01-29 2009-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017386A JP2009182004A (ja) 2008-01-29 2008-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2009182004A true JP2009182004A (ja) 2009-08-13

Family

ID=40898388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017386A Pending JP2009182004A (ja) 2008-01-29 2008-01-29 半導体装置

Country Status (2)

Country Link
US (1) US20090189297A1 (ja)
JP (1) JP2009182004A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026715B2 (en) 2015-03-17 2018-07-17 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836101B2 (en) 2010-09-24 2014-09-16 Infineon Technologies Ag Multi-chip semiconductor packages and assembly thereof
KR101902996B1 (ko) * 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20180005916A1 (en) * 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP2007242890A (ja) * 2006-03-08 2007-09-20 Nec Electronics Corp テープ状配線基板及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
US7335870B1 (en) * 2006-10-06 2008-02-26 Advanced Chip Engineering Technology Inc. Method for image sensor protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP2007242890A (ja) * 2006-03-08 2007-09-20 Nec Electronics Corp テープ状配線基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026715B2 (en) 2015-03-17 2018-07-17 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20090189297A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6597059B1 (en) Thermally enhanced chip scale lead on chip semiconductor package
KR20100050511A (ko) 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법
JP2009212315A (ja) 半導体装置及びその製造方法
US11488892B2 (en) Methods and structures for increasing the allowable die size in TMV packages
JP2011155203A (ja) 半導体装置
US20110291295A1 (en) Semiconductor device
USRE45932E1 (en) Semiconductor device and method of manufacturing the same
US20150162301A1 (en) Method for fabricating semiconductor package
US7750465B2 (en) Packaged integrated circuit
JP2010103348A (ja) 半導体装置及びその製造方法
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
KR101740878B1 (ko) 반도체 장치
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
JP2009182004A (ja) 半導体装置
JP4942420B2 (ja) フリップチップボンデッドパッケージ
JP2010263108A (ja) 半導体装置及びその製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20120074549A1 (en) Semiconductor device with exposed pad
JP2009283835A (ja) 半導体装置及びその製造方法
US9117741B2 (en) Semiconductor device
JP5302234B2 (ja) 半導体装置
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
US20150348879A1 (en) Semiconductor device with encapsulated lead frame contact area and related methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220