DE60023202T2 - Leiterplatte für Plastikhalbleitergehäuse - Google Patents

Leiterplatte für Plastikhalbleitergehäuse Download PDF

Info

Publication number
DE60023202T2
DE60023202T2 DE60023202T DE60023202T DE60023202T2 DE 60023202 T2 DE60023202 T2 DE 60023202T2 DE 60023202 T DE60023202 T DE 60023202T DE 60023202 T DE60023202 T DE 60023202T DE 60023202 T2 DE60023202 T2 DE 60023202T2
Authority
DE
Germany
Prior art keywords
copper
circuit board
copper foil
printed circuit
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60023202T
Other languages
English (en)
Other versions
DE60023202D1 (de
Inventor
Hidenori Katsushika-ku Kimbara
Nobuyuki Katsushika-ku Ikeguchi
Katsuji Katsushika-ku Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11036365A external-priority patent/JP2000236041A/ja
Priority claimed from JP11089782A external-priority patent/JP2000286362A/ja
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Publication of DE60023202D1 publication Critical patent/DE60023202D1/de
Application granted granted Critical
Publication of DE60023202T2 publication Critical patent/DE60023202T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER
    • H01L2924/402—Type
    • H01L2924/4025—Type being a gas
    • H01L2924/40252—CO2 LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Leiterplatte für ein Halbleiter-Kunststoffgehäuse bzw. ein Halbleiter-Kunststoffpackage. Spezieller bezieht sie sich auf eine Leiterplatte für ein Chip-Scale-Package (CSP), das aus einem Halbleiterchip gebildet wird, der auf einer klein dimensionierten Leiterplatte mit annähernd derselben Größe wie der Halbleiterchip montiert ist, und insbesondere bezieht sie sich auf eine Leiterplatte für ein sehr dünnes Kunststoffpackage vom Ball-Grid-Array-Typ (GBA).
  • Die Leiterplatte als ein Endprodukt der vorliegenden Erfindung mit einem darauf befindlichen Halbleiterchip wird in einem als ein Micro-Controller, eine anwendungsspezifische IC (ASIC), ein Speicher oder dergleichen verwendet. Das obige Package ist mittels Lotkügelchen mit einer Motherboard-Leiterplatte verbunden und wird in einem elektronischen Gerät oder in elektronischer Ausrüstung verwendet.
  • Beschreibung des Stands der Technik
  • Ein herkömmliches Basismaterial für das Chip-Scale-Package (CSP) ist hauptsächlich aus dünnen Folien ausgewählt, die aus einem Glasepoxymaterial, einem Polyimidfilmmaterial und einem Keramikmaterial gebildet sind. Bei aus diesen Folien gebildeten Packages beträgt der Abstand Lotkügelchen/Lotkügelchen 0,8 mm oder mehr und dennoch wird versucht, die Größe, die Dicke und das Gewicht der Packages zu verringern. In den letzten Jahren wird der Durchmesser von Lotkügelchen daher kleiner und kleiner und der Lotkügelchenabstand und der Linien/Leerraum-Abstand einer Schaltung nehmen ab. Die obige Tendenz verursacht Probleme hinsichtlich der Wärmebeständigkeit eines Substrats und der elektrischen Isolierung einer mehrschichtigen Leiterplatte nach Wasserabsorption sowie hinsichtlich der Antimigrationseigenschaften.
  • Bei einem herkömmlichen Kunststoff Ball-Grid-Array (P-BGA) und CSP nimmt die Adhäsion der Lotkügelchen zu einem Basismaterial mit einer Abnahme der Größe eines Lotkügelchen-Pads ab, was fehlerhafte Produkte verursacht. Da darüber hinaus ein Substrat eine geringe Dicke besitzt, ist eine Leiterplatte zwangsläufig einer Verformung aufgrund einer Variabilität in der Dicke von Lötstofflacken auf den Vorder- und Rückflächen eines Substrats und eines Unterschieds in den verbleibenden Anteilen von Kupferfolien unterworfen.
  • Die Dokumente EP-A-1 030 365 und EP-A-1 150 551, beide von IBIDEN Co. Ltd., sind Stand der Technik nach Artikel 54(3) EPÜ und offenbaren Leiterplatten aus kupferplattierten Laminaten mit Fixierungspads für Lotkügelchen mit mindestens zwei blinden Kontaktlöchern darin. Jedoch ist in diesen Dokumenten die Dicke der kupferplattierten Laminat-Isolierungsschicht und insbesondere eine Dicke unter 0,2 mm nicht erwähnt.
  • Das Dokument US 5,207,585 offenbart einen Testapparat für elektrische Chips, der eine flexible Membran mit Kontaktelektroden umfasst, die mit mehreren Vertiefungen versehen sind. Jedoch offenbart es die Verwendung derartiger Elektroden für Leiterplatten nicht.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte für ein CSP, das die schlechte Haftung von Lotkügelchen an einem Basismaterial überwindet, wobei die schlechte Adhäsion durch eine Abnahme in der Größe der Lotkügelchen verursacht wird.
  • Eine andere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte für ein CSP, in der die Verformung der Leiterplatte verringert ist und die Verformung eines Halbleiter-Kunststoffgehäuses, das durch Montieren eines Halbleiterchips auf der Leiterplatte durch Drahtbondung- oder Flip-Chip-Bondung bzw. Flip-Chip-Verbindung gebildet worden ist, verringert ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer Leiterplatte für ein CSP, die/das die Verschlechterung der Wärmebeständigkeit, der elektrischen Isolierung nach Wasserabsorption und der Antimigrationseigenschaften überwindet, wobei die Verschlechterung durch eine Abnahme in der Dicke, der Größe und dem Gewicht von Gehäusen verursacht wird.
  • Gemäß der vorliegenden Erfindung wird eine Leiterplatte für ein Halbleiter-Kunststoffgehäuse zur Verfügung gestellt, wobei die Leiterplatte als ein Substrat für ein Chip-Scale-Package ein doppelseitiges kupferplattiertes Laminat aufweist, das aus einer Isolierungsschicht mit einer Dicke von 0,2 mm oder weniger und mit Kupferfolien auf beiden Oberflächen, eine Kupferfolie auf einer Oberfläche und eine Kupferfolie auf der anderen Oberfläche, gebildet wird,
    wobei das doppelseitige kupferplattierte Laminat eine obere Kupferfolienoberfläche und eine untere Kupferfolienoberfläche aufweist,
    die obere Kupferfolienoberfläche einen Drahtbondungs- oder Flip-Chip-Verbindungsanschluss zur Verbindung eines Anschlusses eines Halbleiterchips mit dem Substrat aufweist und ein Kupferpad in einer Position aufweist, in der das Kupferpad mit dem Drahtbondungs- oder Flip-Chip-Verbindungsanschluss elektrisch verbunden werden kann und mit einem in der unteren Kupferoberfläche gebildeten blinden Kontaktloch verbunden werden kann,
    die untere Kupferfolienoberfläche ein Lotkügelchen-Fixierungspad in einer Position aufweist, die dem Kupferpad entspricht,
    das Lotkügelchen-Fixierungspad in sich selbst mindestens 2 blinde Kontaktlöcher aufweist, und
    das Lotkügelchen-Fixierungspad mit einer rückseitigen Oberfläche des Kupferpads durch ein Leitungsmaterial verbunden ist und mit einem Lotkügelchen integriert ist, das die blinden Kontaktlöcher füllt und befestigt ist.
  • Gemäß der vorliegenden Erfindung wird des Weiteren eine Leiterplatte wie oben beschrieben zur Verfügung gestellt, bei der die Isolierungsschicht des doppelseitigen kupferplattierten Laminats ein Film ist, an dem eine wärmehärtende Harzzusammensetzung, die, als eine wesentliche Komponente, einen polyfunktionellen Cyanatester und ein Präpolymer dieses Cyanatesters enthält, haftet, oder eine mehrschichtige Platte derartiger Filme.
  • Gemäß der vorliegenden Erfindung wird des Weiteren eine Leiterplatte wie oben beschrieben zur Verfügung gestellt, in der die Isolierungsschicht des doppelseitigen kupferplattierten Laminats aus einem Prepreg, das aus einer wärmehärtenden Harzzusammensetzung besteht, die, als eine wesentliche Komponente, einen polyfunktionellen Cyanatester und ein Präpolymer des Cyanatesters und ein verstärkendes Basismaterial enthält, oder einer mehrschichtigen Platte gebildet ist, die aus Lagen eines derartigen Prepregs besteht.
  • Gemäß der vorliegenden Erfindung wird eine Leiterplatte für ein CSP zur Verfügung gestellt, die ausgezeichnet hinsichtlich des Haftvermögens der Lotkügelchen an einem Substrat ist und die des Weiteren ausgezeichnet hinsichtlich der Eigenschaften, wie Wärmebeständigkeit, elektrische Isolierung nach Wasserabsorption und Antimigrationseigenschaften aufgrund der Verwendung des voranstehend beschriebenen Harzes ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt einen Verbindungszustand von drei blinden Kontaktlöchern mit einem Durchmesser von jeweils 0,1 mm, die in einem Lotpad gemacht sind, und Lotkügelchen in Beispiel 1.
  • 2 zeigt die Stufen der Herstellung einer Leiterplatte und eines Halbleiter-Kunststoffgehäuses in Beispiel 2.
  • 3 zeigt ein Halbleiter-Kunststoffgehäuse unter Verwendung einer Leiterplatte in Beispiel 4.
  • Detaillierte Beschreibung der Erfindung
  • Die in den der vorliegenden Beschreibung beigefügten Zeichnungen verwendeten Symbole stellen Folgendes dar a zeigt ein Kupferpad auf einer oberen Oberfläche, b zeigt ein blindes Kontaktloch mit einem Durchmesser von 100 μm, c zeigt Lotkügelchen, d zeigt eine wärmehärtende Harzschicht, die mit einem Basismaterial aus einem Glasfasergewebe verstärkt ist, und e zeigt ein Lotkügelchenpad auf einer unteren Oberfläche, f zeigt eine Kupferplattierung, g zeigt einen Plattierungsresist, h zeigt eine Silberpaste, i zeigt einen Halbleiterchip, j zeigt einen Bondungsdraht, k zeigt ein Versiegelungsharz, l zeigt einen Bondungs- bzw. Verbindungsanschluss, m zeigt ein leitendes Material eines blinden Kontaktlochs, n zeigt eine kupferplattierte Oberfläche, die eine rückseitige bzw. rückwärtige Oberfläche eines Pads der oberen Oberfläche ist, o zeigt eine Kupferfolie, p zeigt eine Schaltung, q zeigt ein Durchgangsloch, r zeigt eine Prepreglage bzw. -folie, s zeigt einen Teil eines Halbleiterchip-Bondungspads, t zeigt einen Teil eines Lotkügelchenpads, u zeigt ein Unterfüllharz und v zeigt eine Unebenheit.
  • Gemäß der vorliegenden Erfindung wird eine Leiterplatte für ein CSP zur Verfügung gestellt, die ausgezeichnet hinsichtlich des Haftvermögens von Lotkügelchen an einem Substrat ist und die des Weiteren ausgezeichnet hinsichtlich Eigenschaften, wie Wärmebeständigkeit, elektrische Isolierung nach Wasserabsorption und Antimigrationseigenschaften aufgrund der Verwendung eines speziellen Harzes ist.
  • Der Aufbau der Leiterplatte für ein Chip-Scale-Package, zur Verfügung gestellt durch die vorliegende Erfindung, wird unter Bezugnahme auf 1 auf der Basis eines Systems erläutert werden, in dem ein Halbleiterchip und eine Leiterplatte durch ein Drahtbondungsverfahren verbunden sind.
  • Als ein Substrat für ein Halbleiter-Chip-Scale-Package wird ein doppelseitiges kupferplattiertes Laminat mit einer Dicke von 0,2 mm oder weniger verwendet. Auf einer Oberfläche des kupferplattierten Laminats ist ein Drahtbondungsanschluss (1) zum Verbinden eines Anschlusses des Halbleiterchips und des obigen Substrats ausgebildet. Wenn ein Halbleiterchip und die Leiterplatte durch ein Flip-Chip-Verfahren verbunden werden, wird ein Flip-Chip-Verbindungsanschluss (nicht gezeigt) ausgebildet.
  • Ein Kupferpad (a) der oberen Oberfläche ist in einer Position ausgebildet, in der das Kupferpad (a) mit dem obigen Drahtbondungsanschluss verbunden werden kann und mit einer unteren Oberfläche durch ein leitendes Material (m) eines blinden Kontaktlochs (b) verbunden werden kann. Das Kupferpad (a) der oberen Oberfläche wird unter Verwendung einer Kupferfolie an der oberen Oberfläche des doppelseitigen kupferplattierten Laminats gebildet. Ein Lotkügelchen-Fixierungspad (e) ist im Umfangsbereich des blinden Kontaktlochs (b) auf der Seite der unteren Oberfläche ausgebildet. Das Fixierungspad (e) ist unter Verwendung einer Kupferfolie auf der unteren Oberfläche des doppelseitigen kupferplattierten Laminats ausgebildet. Die vorliegende Erfindung weist darin ein charakteristisches Merkmal auf, dass mindestens zwei blinde Kontaktlöcher in einem Fixierungspad (e) ausgebildet sind. Das Kupferpad (a) und das leitende Material (m) des blinden Kontaktlochs sind elektrisch miteinander verbunden. Das leitende Material (m) des blinden Kontaktlochs, eine Kupferplattierungsoberfläche (n) an der rückwärtigen bzw. rückseitigen Oberfläche des Kupferpads (a) der oberen Oberfläche und das Lotkügelchen-Fixierungspad (e) sind in ein Lotkügelchen (c) eingearbeitet, das geschmolzen und in die blinden Kontaktlöcher (b) eingefüllt worden ist. Ein Halbleiterchip (i) ist auf einem Substrat mit einem thermisch leitfähigen Klebstoff, wie einer Silberpaste (h), gebunden und fixiert. Der Halbleiterchip (i) ist an dem Bondungsanschluss (l) mit einem Bondungsdraht (j) angeschlossen. Zumindest der Halbleiterchip, der Bondungsdraht und der Bondungsanschluss sind mit einem Versiegelungsharz (k) eingekapselt.
  • In der vorliegenden Erfindung ist das Material für das Substrat nicht kritisch. Das obige Material kann beispielsweise aus bekannten Materialien, wie einem doppelseitigen kupferplattierten Laminat, das durch Anbringen von Kupferfolien direkt oder mit einem Klebstoff an beiden Oberflächen eines Films gebildet worden ist, einer mehrschichtigen Platte derartiger Laminate, einem doppelseitigen kupferplattierten Laminat mit einer Dicke von 0,2 mm oder weniger, das durch Imprägnieren eines Vlieses oder eines Gewebes aus einer organischen oder einer anorganischen Faser mit einer wärmehärtenden Harzzusammensetzung, Trocknen des imprägnierten Gewebes unter Erhalt eines Prepregs, Verwenden einer Prepreglage oder einer Stapelung von zwei oder mehr Prepreglagen, Platzieren von Kupferfolien auf beiden Oberflächen der Lage(n) und ihrem Verbinden unter Druck und unter Wärme gebildet worden ist, und einer mehrschichtigen Platte derartiger Laminate ausgewählt werden.
  • Die obige organische Faser beinhaltet allgemein bekannte Fasern, wie eine Flüssigkristallpolyesterfaser und eine gänzlich aromatische Polyamidfaser. Die anorganische Faser beinhaltet allgemein bekannte Glasfasern. Ein Gewebe oder Vlies aus einer beliebigen der obigen Fasern kann verwendet werden. Eine gemischte Faser aus diesen kann ebenfalls verwendet werden.
  • Der obige Film kann aus allgemein bekannten Filmen ausgewählt werden. Insbesondere kann er aus einem Polyimidfilm oder einem Parabanatfilm ausgewählt werden.
  • Das Verfahren zur Herstellung der mindestens zwei blinden Kontaktlöcher in einem Pad kann aus bekannten Verfahren ausgewählt werden. Beispielsweise kann es z.B. aus allgemein bekannten Verfahren ausgewählt werden, wie einem Verfahren, in dem Löcher mit einem jeweils kleinen Durchmesser in eine Kupferfolie durch vorheriges Ätzen gemacht werden und die Löcher mit einem niederenergetischen Kohlendioxidgaslaser mit einer Energie von 5 bis 18 mJ/Puls unter Erzeugung von blinden Kontaktlöchern mit einem besonders geringen Durchmesser in einem doppelseitigen kupferplattierten Laminat bestrahlt werden, einem Verfahren zur Herstellung von blinden Kontaktlöchern in einem doppelseitigen kupferplattierten Laminat oder einer mehrschichtigen Platte mit einem Kohlendioxidgaslaser, in dem eine mit dem Laser bestrahlte Oberfläche unter Bildung einer Metalloxidschicht behandelt wird, ein Hilfsmaterial, wie eine Beschichtungszusammensetzung, die mindestens ein Pulver eines Metallverbindungspulvers oder eines Kohlenstoffpulvers enthält und einen Schmelzpunkt von mindestens 900°C und eine Bindungsenergie von mindestens 300 kJ/mol aufweist, mit einem wasserlöslichen Harz auf die obige Oberfläche unter Bildung einer Beschichtung aufgetragen wird, oder eine Hilfslage zur Locherzeugung, die durch Anbringen des Hilfsmaterials an einer Oberfläche eines thermoplastischen Films hergestellt worden ist, vorzugsweise so angeordnet wird, dass es möglich ist, dass das Hilfsmaterial einer Kupferfolienoberfläche gegenüberliegt, und die Kupferfolienoberfläche direkt durch das Hilfsmaterial mit einem Kohlendioxidgaslaser zur Bearbeitung und Entfernung der Kupferfolie bestrahlt wird, einem Verfahren zur Herstellung von Löchern mit einem Exzimerlaser oder einem YAG-Laser sowie einem Verfahren zur Herstellung von Löchern mittels Plasma. Vorzugsweise weist das Hilfsmaterial oder die Hilfslage eine Gesamtdicke von 30 bis 200 μm auf.
  • Die Hilfslage zur Herstellung von Löchern mit einem Kohlendioxidgaslaser kann in der vorliegenden Erfindung verwendet werden wie sie ist. Jedoch ist es bevorzugt, die Hilfslage auf eine vielschichtige Platte zu platzieren und sie so eng wie möglich in engem Kontakt mit der mehrschichtigen Platte während des Erstellens von Löchern zu halten, um Löcher mit einer guten Form zu erzeugen. Allgemein ist die Hilfslage an der Oberfläche einer mehrschichtigen Platte oder eines doppelseitigen kupferplattierten Laminats mit einem Band oder dergleichen fixiert und eng daran angefügt. Um einen vollständigeren Kontakt der Hilfslage mit einer mehrschichtigen Platte oder einem doppelseitigen kupferplattierten Laminat zu erzielen, wird die Hilfslage vorzugsweise an einer mehrschichtigen Platte oder einem doppelseitig kupferplattierten Laminat so befestigt, dass die Oberfläche der Lage, auf die das Harz aufgetragen worden ist, der obigen Platte oder dem obigen Laminat gegenüberliegt und sie unter Wärme und unter Druck laminiert werden, oder die Oberfläche, auf die das Harz aufgetragen worden ist, vorher 3 μm oder weniger tief mit Wasser befeuchtet wird, die Lage wie oben beschrieben befestigt wird und sie bei Raumtemperatur unter Druck laminiert werden. In diesem Fall ist das Haftvermögen der Lage an der Kupferfolie ausgezeichnet und es können Löcher mit einer guten Form erzeugt werden.
  • Als eine Harzzusammensetzung kann eine Harzzusammensetzung, die in Wasser unlöslich ist, in einem organischen Lösungsmittel jedoch löslich ist, auch eingesetzt werden. Da eine derartige Harzzusammensetzung jedoch während der Bestrahlung mit einem Kohlendioxidgaslaser in der Nähe der Löcher haften, ist in diesem Fall nicht Wasser, sondern ein organisches Lösungsmittel zur Entfernung des Harzes erforderlich. Unerwünschterweise ist daher die Verwendung eines organischen Lösungsmittels hinsichtlich der Bearbeitung mühsam und es wird des Weiteren ein Verunreinigungsproblem in einer Nachbehandlungsstufe verursacht.
  • Das Substrat zur Verwendung in der vorliegenden Erfindung oder das Harz der wärmehärtenden Harzzusammensetzung, die als Teil des Substrats verwendet wird, kann aus allgemein bekannten wärmehärtenden Harzen ausgewählt werden. Es wird insbesondere aus einem Epoxyharz, einem polyfunktionellen Cyanatesterharz, einem polyfunktionellen Maleimid-Cyanatesterharz einem polyfunktionellen Maleimidharz oder einem ungesättigte Gruppen enthaltenden Polyphenylenetherharz ausgewählt. Diese Harze können alleine oder in Kombination verwendet werden. Zur Erzeugung von Durchgangslöchern mit einer guten Form durch Bestrahlung mit einem Kohlendioxidgaslaser mit einer hohen Ausgangsleistung ist es bevorzugt, eine wärmehärtende Harzzusammensetzung mit einer Glasübergangstemperatur von 150°C oder darüber zu verwenden. Angesichts der Feuchtigkeitsbeständigkeit, der Antimigrationseigenschaften und der elektrischen Eigenschaften nach der Wasserabsorption ist es bevorzugt, eine polyfunktionelle Cyanatester-Harzzusammensetzung zu verwenden.
  • Eine polyfunktionelle Cyanatesterverbindung, die in der vorliegenden Erfindung eine geeignete wärmehärtende Harzkomponente ist, bezieht sich auf eine Verbindung mit mindestens 2 Cyanatogruppen pro Molekül. Spezielle Beispiele davon beinhalten 1,3- oder 1,4-Dicyanatobenzol, 1,3,5-Tricyanatobenzol, 1,3- 1,4-, 1,6-, 1,8-, 2,6- oder 2,7-Dicyanatonaphthalin, 1,3,6-Tricyanatonaphthalin, 4,4-Dicyanatobiphenyl, Bis(4-dicyanatophenyl)methan, 2,2-Bis(4-cyanatophenyl)propan, 2,2-Bis(3,5-dibrom-4-cyanatophenyl)propan, Bis(4-cyanatophenyl)ether, Bis(4-Cyanatophenyl)thioether, Bis(4-cyanatophenyl)sulfon, Tris(4-cyanatophenyl)phosphit und Cyanate, die durch eine Umsetzung zwischen Novolak und einem Cyanhalogenid erhalten worden sind.
  • Zusätzlich zu der voranstehend beschriebenen Verbindung können polyfunktionelle Cyanatesterverbindungen verwendet werden, die in den japanischen Patentveröffentlichungen Nrn. 41-1928, 43-18468, 44-4791, 45-11712, 46-41112 und 47-26853 sowie der JP-A-51-63149 beschrieben worden sind. Des Weiteren kann ein Präpolymer mit einem Molekulargewicht von 400 bis 6000 und mit einem Triazinring, der durch Dimerisieren von Cyanatogruppe einer dieser polyfunktionellen Cyanatesterverbindungen gebildet worden ist, verwendet werden. Das obige Präpolymer wird durch Polymerisieren des obigen polyfunktionellen Cyanatestermonomers in der Gegenwart einer Säure, wie einer Mineralsäure oder einer Lewis-Säure, einer Base, wie Natriumalcoholat oder tertiäres Amin, oder einem Salz, wie Natriumcarbonat, erhalten. Das Präpolymer enthält teilweise nicht-umgesetztes Monomer und liegt in der Form eines Gemisches aus einem Monomer und einem Präpolymer vor, und das Präpolymer in der obigen Form wird ebenso in der vorliegenden Erfindung verwendet. Im Allgemeinen ist es vor der Verwendung in einem organischen Lösungsmittel, in dem es löslich ist, gelöst.
  • Das Epoxyharz wird allgemein aus bekannten Epoxyharzen ausgewählt. Spezielle Beispiele davon beinhalten ein flüssiges oder festes Epoxyharz vom Bisphenol A-Typ, ein Epoxyharz von Bisphenol F-Typ, ein Epoxyharz vom Phenol-Novolak-Typ, ein Epoxyharz vom Cresol-Novolak-Typ, ein alicyclisches Epoxyharz, eine Polyepoxyverbindung, die durch Epoxidieren der Doppelbindung von Butadien, Pentadien, Vinylcyclohexen oder Dicyclopentylether erhalten worden ist, ein Polyol sowie eine Polyglycidylverbindung, erhalten durch eine Umsetzung zwischen einem Hydroxylgruppen-enthaltenden Silikonharz und Epihalohydrin. Diese Harze können allein oder in Kombination eingesetzt werden.
  • Das Polyimidharz ist allgemein aus bekannten Polyimidharzen ausgewählt. Es ist insbesondere aus Reaktionsprodukten von polyfunktionellen Maleimiden und Polyaminen und besonders aus/von Polyimiden mit terminalen Dreifachbindungen, die in der JP-B-57-005406 offenbart worden sind, ausgewählt.
  • Die voranstehend genannten wärmehärtenden Harze können allein verwendet werden, während es bevorzugt ist, sie in einer geeigneten Kombination zu verwenden, wobei auf die Ausgewogenheit der Eigenschaften geachtet wird.
  • Verschiedene Additive können der wärmehärtenden Harzzusammensetzung der vorliegenden Erfindung zugegeben werden, solange die inhärenten Eigenschaften der Zusammensetzung nicht beeinträchtigt werden. Die obigen Additive beinhalten Monomere mit polymerisierbaren Doppelbindungen, wie einen ungesättigten Polyester, Präpolymere von diesen, flüssige elastische Kautschuke mit einem geringen Molekulargewicht oder elastische Kautschuke mit einem hohen Molekulargewicht, wie Polybutadien, epoxidiertes Butadien, maleiniertes Butadien, ein Butadien-Acrylnitril-Copolymer, Polychloropren, ein Butadien-Styrol-Copolymer, Polyisopren, Butylkautschuk, Fluorkautschuk und Naturkautschuk, Polyethylen, Polypropylen, Polybuten, Poly-4-methylpenten, Polystyrol, AS-Harz, ABS-Harz, MBS-Harz, Styrol-Isopren-Kautschuk, ein Polyethylen-Propylen-Copolymer, ein 4-Fluorethylen-6-fluorethylen-Copolymer, hochmole kulargewichtige Präpolymere oder Oligomere, wie Polycarbonat, Polyphenylenether, Polysulfon, Polyester und Polyphenylensulfid sowie Polyurethan. Diese Additive werden eingesetzt, wie es erforderlich ist. Des Weiteren können verschiedene bekannte Additive, wie ein organischer oder anorganischer Füllstoff, ein Farbstoff, ein Pigment, ein Verdickungsmittel, ein Gleitmittel, ein Schaumschutzmittel, ein Dispergierungsmittel, ein Verlaufmittel, ein Photosensibilisator, ein Flammverzögerungsmittel, ein Aufheller, ein Polymerisationsinhibitor sowie ein Thioxotropiermittel allein oder in Kombination, wie es erforderlich ist, verwendet werden. Ein Härtungsmittel oder ein Katalysator ist in eine Verbindung mit einer reaktiven Gruppe eingearbeitet, wie es erforderlich ist.
  • Die in der vorliegenden Erfindung verwendete wärmehärtende Harzzusammensetzung geht bei Wärme selbst eine Härtung ein. Wenn sie jedoch aufgrund ihrer niedrigen Härtungsgeschwindigkeit schlecht hinsichtlich der Bearbeitbarkeit und der wirtschaftlichen Leistung etc. ist, wird ein bekannter Wärmehärtungskatalysator in das wärmehärtende Harz eingearbeitet. Die Menge des Katalysators pro 100 Gew.-Teile des wärmehärtenden Harzes beträgt 0,005 bis 10 Gew.-Teile, vorzugsweise 0,01 bis 5 Gew.-Teile.
  • Die Metallverbindung mit einem Schmelzpunkt von mindestens 900°C und einer Bindungsenergie von mindestens 300 kJ/mol, die als ein Hilfsmaterial in der vorliegenden Erfindung verwendet wird, kann im Allgemeinen aus bekannten Metallverbindungen ausgewählt werden. Beispielsweise werden Oxide verwendet. Die Oxide beinhalten Titanoxide, wie Titanoxid, Magnesiumoxide, wie Magnesiumoxid, Oxide des Eisens, wie Eisenoxid, Oxide des Nickels, wie Nickeloxid, Oxide des Mangans, wie Manganoxid, Oxide des Zinks, wie Zinkoxid, Siliciumdioxid, Aluminiumoxid, Seltenerdmetalloxide, Oxide des Kobalts, wie Kobaltoxid, Oxide des Zinns, wie Zinnoxid und Oxide des Wolframs, wie Wolframoxid. Des Weiteren können Nicht-Oxide verwendet werden. Die Nicht-Oxide beinhalten allgemein bekannte Nicht-Oxide, wie Siliciumcarbid, Wolframcarbid, Bornitrid, Siliciumnitrid, Titannitrid, Aluminiumnitrid, Bariumsulfat, Seltenerdmetallsulfide, Aluminiumhydroxid und Magnesiumhydroxid. Des Weiteren können verschiedene Gläser, die Mischungen aus Metalloxidpulvern sind, ebenso verwendet werden. Darüber hinaus können Pulver aus einfachen Substanzen aus Silber, Aluminium, Wismuth, Kobalt, Kupfer, Eisen, Magnesium, Mangan, Molybdän, Nickel, Palladium, Antimon, Silicium, Zinn, Titan, Vanadium, Wolfram und Zink oder Metallpulver von Legierungen aus diesen verwendet werden. Weiterhin kann ein Kohlenstoffpulver verwendet werden. Diese werden allein oder in Kombination verwendet. Der Partikeldurchmesser von diesen ist keinen speziellen Beschränkungen unterworfen, während er vorzugsweise 1 μm oder weniger beträgt.
  • Bei Bestrahlung mit einem Kohlendioxidgaslaser werden Moleküle dissoziiert oder unter Abbau geschmolzen. Bevorzugt sind daher solche, die keinen schädlichen Effekt auf einen Halbleiterchip oder auf Adhäsionseigenschaften einer Lochwand besitzen, wenn sie an der Lochwand haften, und dergleichen. Ein Pulver, das Na-, K- oder Cl-Ionen enthält, ist nicht bevorzugt, weil es einen schädlichen Effekt auf die Verlässlichkeit eines Halbleiters besitzt. Die Menge des voran stehend genannten Pulvers beträgt 3 bis 97 Vol.-%, vorzugsweise 5 bis 95 Vol.-%. Vorzugsweise ist das oben genannte Pulver in eine wässrige Lösung eingearbeitet und homogen dispergiert.
  • Das wasserlösliche Harz in einem Hilfsmaterial ist keinen speziellen Beschränkungen unterworfen, während es aus solchen ausgewählt ist, die nicht von einer Kupferfolienoberfläche abgeschält werden, wenn sie geknetet, auf die Kupferfolienoberfläche aufgetragen und getrocknet oder zu einer Lage geformt werden. Beispielsweise ist es aus bekannten Harzen, wie Polyvinylalkohol, Polyester, Polyether und Stärke, ausgewählt.
  • Das Verfahren zur Herstellung einer Zusammensetzung, die ein Metallverbindungspulver, ein Kohlenstoffpulver oder ein Metallpulver und ein Harz enthält, ist nicht kritisch. Das obige Verfahren beinhaltet bekannte Verfahren, wie ein Verfahren des Knetens von Materialien ohne Lösungsmittel bei einer hohen Temperatur mit einem Kneter und des Extrudierens des gekneteten Gemisches in der Form einer Folie, um diese an eine thermoplastische Harzoberfläche zu binden, und ein Verfahren des Auflösens eines wasserlöslichen Harzes in Wasser, des Zusetzens des voranstehend genannten Pulvers dazu, des homogenen Vermischens unter Rühren, des Auftragens des Gemisches als eine Beschichtungszusammensetzung auf eine thermoplastische Filmoberfläche und ihrer Trocknung unter Bildung einer Beschichtung. Die Dicke der Folie oder der Beschichtung ist keinen speziellen Beschränkungen unterworfen, während sie eine Gesamtdicke nach dem Trocknen von 30 bis 200 μm besitzt.
  • Des Weiteren kann eine Ausführungsform eingesetzt werden, in der eine Kupferfolienoberfläche unter Bildung eines Metalloxids behandelt wird und dann in ähnlicher Weise Löcher gemacht werden. Im Hinblick auf die Form der Löcher ist es jedoch bevorzugt, das obige Hilfsmaterial zu verwenden.
  • Wenn die obige Hilfsfolie bzw. -lage auf eine Kupferfolienoberfläche unter Wärme und Druck laminiert wird, wird ihre aufgetragene Harzschichtseite auf der Kupferfolienoberfläche befestigt und die Hilfsfolie wird auf die Kupferfolienoberfläche mit einer Walze durch Schmelzen der Harzschicht bei einer Temperatur von im Allgemeinen zwischen 40°C und 150°C, vorzugsweise zwischen 60°C und 120°C, bei einem Lineardruck von im Allgemeinen 0,5 bis 30 kg, vorzugsweise 1 bis 10 kg, laminiert, um die Harzschicht eng an der Kupferfolienoberfläche zu befestigen. Die einzusetzende Temperatur variiert in Abhängigkeit vom Schmelzpunkt eines gewählten wasserlöslichen Harzes und variiert auch in Abhängigkeit eines gewählten Lineardrucks und einer Laminierungsgeschwindigkeit. Im Allgemeinen wird das Laminieren bei einer Temperatur 5 bis 20°C über dem Schmelzpunkt des wasserlöslichen Harzes durchgeführt. Wenn die Hilfsfolie bei Raumtemperatur eng an der Kupferfolienoberfläche befestigt wird, wird die aufgetragene Harzschichtoberfläche 3 μm oder weniger tief mit Wasser benetzt, wodurch das wasserlösliche Harz zu einem gewissen Umfang gelöst wird, und die Hilfsfolie wird unter dem oben genannten Druck laminiert. Das Verfahren des Benetzens der Harzschicht mit Wasser ist keinen speziellen Beschränkungen unterworfen, während beispielsweise ein Verfahren des kontinuierlichen Aufbringens von Wasser auf eine aufgetragene Harzschichtoberfläche mit einer Walze und dann des kon tinuierlichen Laminierens der Hilfsfolie auf das kupferplattierte Laminat oder ein Verfahren des kontinuierlichen Aufsprühens von Wasser auf eine aufgetragene Harzschichtoberfläche und dann des kontinuierlichen Laminierens der Hilfsfolie auf das kupferplattierte Laminat eingesetzt werden können.
  • Die verstärkte mehrschichtige Platte wird wie folgt hergestellt. Zunächst wird ein verstärkendes Material mit der wärmehärtenden Harzzusammensetzung imprägniert und das imprägnierte verstärkende Material wird zum B-Zustand der Zusammensetzung getrocknet, wodurch ein Prepreg erhalten wird. Das verstärkende Material wird aus einem organischen oder anorganischen Vlies oder einem organischen oder anorganischen Gewebe ausgewählt. Eine vorher bestimmte Anzahl der Prepregfolien werden gestapelt, eine Kupferfolie wird auf mindestens eine Oberfläche der gestapelten Prepregfolien gelegt und der resultierende Satz wird unter Wärme und Druck unter Bildung eines kupferplattierten Laminats zu einem Laminat geformt. Die Kupferfolie auf jeder Oberfläche des auf diese Weise erhaltenen kupferplattierten Laminats besitzt vorzugsweise eine Dicke von 3 bis 12 μm. Die Kupferfolie besitzt als eine innere Schicht vorzugsweise eine Dicke von 9 bis 35 μm.
  • Als eine mehrschichtige Platte wird eine kupferplattierte mehrschichtige Platte verwendet. Die kupferplattierte mehrschichtige Platte wird durch Bilden eines Stromkreises bzw. einer Schaltung in einem kupferplattierten Laminat mit einem verstärkten Grundmaterial, Behandeln einer Kupferfolienoberfläche, nachfolgendes Anordnen eines Prepregs im B-Zustand mit einem verstärkten Grundmaterial oder einer Harzfolie ohne Grundmaterial, einer Kupferfolie mit einem darauf befestigten Harz und einer Harzschicht, die durch Auftragen einer Beschichtungszusammensetzung auf mindestens eine Oberfläche gebildet worden ist, Ausbringen einer Kupferfolie oder von Kupferfolien auf die äußerste Oberfläche oder äußerste Oberflächen und Laminatbilden des resultierenden Satzes unter Wärme und Druck, vorzugsweise im Vakuum, hergestellt. Das verstärkende Material besitzt vorzugsweise eine hohe Dichte (Substrat, dessen Hohlräume verkleinert sind), wenn es eine geringe Dicke besitzt. Beispielsweise soll ein verstärkendes Material aus einem Glasgewebe mit einer Dicke von 50 μm eine Dichte von 50 bis 60 g/m2 aufweisen.
  • Das Lotkügelchenpad auf der rückwärtigen Oberfläche besitzt im Allgemeinen einen Durchmesser von 200 bis 500 μm und mindestens zwei Löcher befinden sich in dem Lotkügelchenpad. Der Durchmesser jedes Lochs ist nicht kritisch, während er im Allgemeinen 50 bis 100 μm beträgt, wenn eine Leiterplatte hoher Dichte hergestellt wird. Vorzugsweise werden die Löcher mit einem Kohlendioxidgaslaser erzeugt, während das Hilfsmaterial auf der Oberfläche angeordnet ist. Die Löcher werden als blinde Kontaktlöcher erzeugt. Sogar wenn ein Loch einen Teil einer Kupferfolie auf der gegenüberliegenden Oberfläche durchdringt, ist der so erzeugte Lochanteil in der Kupferfolie auf der gegenüberliegenden Seite vollständig oder annähernd vollständig mit einer Schicht gefüllt, bei der ein Panelplattieren durchzuführen ist, so dass der obige Lochanteil keinen Einfluss auf die Erzeugung der Leiterplatte besitzt.
  • Wenn das Hilfsmaterial auf das kupferplattierte Laminat gelegt wird und direkt mit einer Laserenergie, z.B. von 20 bis 60 mJ/Puls zur Erzeugung von Löchern mit einem Durchmesser von etwa 100 μm bestrahlt wird, treten Grate der Kupferfolie in den um die Löcher liegenden Bereichen auf. Wenn ein Schaltkreis sehr hoher Dichte erforderlich ist, ist es erforderlich, die Dicke der Oberflächenkupferfolien zu verringern. Nach der Bestrahlung mit einem Kohlendioxidgaslaser werden die Oberflächen der Kupferfolien vorzugsweise zweidimensional mechanisch oder mit einer Chemikalie geätzt, um in Richtung der Dicke einen Teil jeder Kupferfolie zu entfernen. In diesem Fall werden Grate ebenso entfernt. Die auf diese Weise hergestellten Kupferfolien sind geeignet zur Bildung von feinen Mustern und Kontaktlöchern, die Kupferfolie aufweisen, die um jedes Loch zurückbleibt, und die zur Erzeugung einer Leiterplatte hoher Dichte geeignet sind. In diesem Fall ist Ätzen stärker bevorzugt als mechanisches Polieren, weil die Grate auf den Lochanteilen leicht entfernt werden können und weil das Ätzen frei von Dimensionsänderungen ist, die durch das Polieren verursacht werden.
  • Das Verfahren zum Entfernen der Kupfergrate, die an den Lochanteilen auftreten, und zum Entfernen eines Teils der Oberflächenkupferfolie in Richtung der Dicke ist keinen speziellen Beschränkungen unterworfen und es beinhaltet Verfahren des Entfernens einer Metalloberfläche durch Auflösen mit einer Chemikalie (als SUEP-Verfahren bezeichnet), die beispielsweise in JP-A-02-00887, JP-A-02-22896, JP-A-02-25089, JP-A-02-25090, JP-A-02-60189, JP-A-02-166789, JP-A-03-25995, JP-A-03-60183, JP-A-03-94491, JP-A-04-199592 und JP-A-04-263488 offenbart worden sind. Das Ätzen wird im Allgemeinen bei einer Geschwindigkeit von 0,02 bis 1,0 μm/Sekunde durchgeführt.
  • Wenn die blinden Kontaktlöcher mit einem Kohlendioxidgaslaser erzeugt werden, ist es möglich, dass die Bestrahlung von Anfang bis Ende mit einer Energie erfolgt, die aus 20 bis 60 mJ/Puls ausgewählt ist. Wenn jedoch Kupferfolien als eine Frontoberfläche und eine innere Schicht zuerst entfernt werden, wird vorzugsweise eine höhere Energie zum Entfernen der Kupferfolie gewählt und eine in Abhängigkeit von der Dicke der Kupferfolie gewählte Energie von 5 bis 35 mJ/Puls wird für das Bestrahlen zur Bildung von Lochbodenanteilen der Löcher verwendet. Bedingungen der Erzeugung der Löcher können in Abhängigkeit davon variiert werden, ob eine Kupferfolie als eine innere Schicht vorliegt oder nicht.
  • Kupferplattieren kann nach einer allgemein bekannten Kupferplattierungsmethode durchgeführt werden. Des Weiteren können die blinden Kontaktlöcher teilweise mit einer Plattierung gefüllt werden.
  • Ein Halbleiter-Kunststoffgehäuse wird wie folgt gebildet. Ein Halbleiterchip wird auf die Oberfläche der voran stehend genannten Leiterplatte mit einem thermisch leitfähigen Klebstoff gebunden und fixiert und durch Drahtbondung damit verbunden. Die Oberfläche wird mit einem Verschlussharz eingekapselt. Andernfalls wird eine Unebenheit der unteren Oberfläche eines Halbleiterchips geschmolzen und durch Flip-Chip-Bonding an einen Anschluss der Leiterplatte angefügt, die untere Oberfläche des Halbleiterchips wird mit einem Unterfüllharz gebunden und fixiert und dann werden Lotkügelchen geschmolzen und an der rückwärtigen Oberfläche der Leiterplatte befestigt.
  • Wenn eine polyfunktionelle Cyanatester-Zusammensetzung als eine wärmehärtende Harzzusammensetzung für das doppelseitige kupferplattierte Laminat verwendet wird, kann eine Leiterplatte erhalten werden, die ausgezeichnet hinsichtlich Wärmebeständigkeit, elektrischer Isolierung nach Behandlung mit einem Druckkochtopf und Antimigrationseigenschaften ist.
  • Ein anorganischer isolierender Füllstoff kann in der vorliegenden Erfindung verwendet werden. Der anorganische isolierende Füllstoff ist aus allgemein bekannten Füllstoffen ausgewählt. Spezielle Beispiele davon beinhalten Siliciumdioxide, wie natürliches Siliciumdioxid, calciniertes Siliciumdioxid und amorphes Siliciumdioxid, Weißruß, Titanweiß, Aerogel, Ton, Talk, Wollastonit, natürlicher Glimmer, synthetischer Glimmer, Kaolin, Magnesiumoxid, Aluminiumoxid, Perlit, Aluminiumhydroxid und Magnesiumhydroxid. Die Menge des voranstehend genannten Füllstoffs, bezogen auf die Zusammensetzung, beträgt 10 bis 80 Gew.-%, vorzugsweise 20 bis 70 Gew.-%. Der anorganische isolierende Füllstoff besitzt vorzugsweise einen Partikeldurchmesser von 1 μm oder weniger. In der vorliegenden Erfindung wird ein Gemisch von Aluminiumhydroxid mit Magnesiumhydroxid vorzugsweise verwendet, weil das voranstehend genannte Gemisch dazu geeignet ist, Flammfestigkeit zu verleihen, und zur Erzeugung von Löchern mt einem Kohlendioxidlaser geeignet ist.
  • In der Leiterplatte für ein Halbleiter-Chip-Size-Scale-Package gemäß der vorliegenden Erfindung ist eine Leiterplatte bereitgestellt, in der die Scherfestigkeit der Lotkügelchen in starkem Maße verbessert ist. Wenn des Weiteren ein polyfunktioneller Cyanatester und ein Präpolymer des polyfunktionellen Cyanatesters als eine wesentliche Komponente für ein Harz für das kupferplattierte Laminat verwendet wird, wird eine Leiterplatte für ein Chip-Size-Scale-Package zur Verfügung gestellt, das ausgezeichnet hinsichtlich Wärmebeständigkeit, elektrischer Isolierung nach Behandlung mit einem Druckkochtopf und Antimigrationseigenschaften ist.
  • Beispiele
  • Die vorliegende Erfindung wird im Folgenden speziell unter Bezugnahme auf Beispiele und Vergleichsbeispiele erläutert werden, in denen „Teil" für „Gew.-Teil" steht, soweit nichts anderes angemerkt ist.
  • Beispiel 1
  • 900 Teile 2,2-Bis(4-cyanatophenyl)propan und 100 Teile Bis(4-maleimidophenyl)methan wurden bei 150°C geschmolzen und man ließ sie 4 Stunden lang unter Rühren reagieren, was ein Präpolymer ergab. Das Präpolymer wurde in gemischten Lösungsmitteln aus Methylethylketon und Dimethylformamid gelöst. Das resultierende Gemisch wurde mit 400 Teilen eines Epoxyharzes vom Bisphenol A-Typ (Handelsname: Epikote 1001, bezogen von Yuka-Shell Epoxy K. K.) und 600 Teilen eines Epoxyharzes vom Cresol-Novolak-Typ (Handelsname: ESCN-220F, bezogen von Sumitomo Chemical Industry Co., Ltd.) versetzt und diese Materialien wurden homogen gelöst und vermischt. Des Weiteren wurden als ein Katalysator 0,4 Teile Zinkoctylat zugegeben, gelöst und beigemischt. Das resultierende Gemisch wurde mit 500 Teilen eines anorganischen Füllstoffs (Handelsname: Calcined Talc BST #200, bezogen von Nippon Talc K. K.) und 8 Teilen eines schwarzen Pigments versetzt und diese Materialien wurden homogen gerührt und vermischt, was einen Lack A ergab. Ein 50 μm dickes Glasgewebe mit einem Gewicht von 53 g/m2 wurde mit dem voranstehend genannten Lack imprägniert und das imprägnierte Glasgewebe wurde bei 150°C getrocknet, um ein Prepreg (Prepreg B) mit einer Gelierzeit von 120 Sekunden (bei 170°C) und einem Gehalt an Harzzusammensetzung von 51 Gew.-% herzustellen. Elektrolytische Kupferfolien mit einer Dicke von jeweils 12 μm wurden auf die oberen und unteren Oberflächen der vereinigten beiden Folien des voranstehend genannten Prepregs B platziert, eine Kupferfolie auf eine Oberfläche und eine Kupferfolie auf die andere Oberfläche, und der resultierende Satz wurde bei 200°C und 20 kgf/cm2 unter einem Vakuum von 30 mmHg oder weniger 2 Stunden lang zu einem Laminat geformt, was ein doppelseitiges kupferplattiertes Laminat C mit einer Gesamtdicke (einschließlich der Dicke der Kupferfolien) von 134 μm ergab.
  • Getrennt davon wurde ein Lack, der durch Auflösen eines Polyvinylalkoholpulvers in Wasser hergestellt worden war, zu 800 Teilen Talk (mittlerer Partikeldurchmesser: 0,4 μm, Handelsname: BST #200) gegeben und das Gemisch wurde homogen gerührt. Das Gemisch wurde auf eine Oberfläche eines 50 μm dicken Polyethylenterephthalatfilms aufgetragen, so dass es eine 50 μm dicke Beschichtung bildete. Die Beschichtung wurde durch 30-minütiges Trocknen bei 110°C gebildet, was ein Hilfsmaterial D mit einem Talkgehalt von 40 Vol.-% ergab. Das Hilfsmaterial wurde auf das voranstehend genannte kupferplattierte Laminat so platziert, dass die Harzoberfläche der Kupferfolienseite gegenüber lag, und das Hilfsmaterial wurde darauf unter Druck mit einer Heißwalze bei 100°C befestigt. In einem 7 mm × 7 mm großen quadratischen Bereich in der Kupferfolie wurden 100 Löcher durch 1 Strahlungspuls direkt mit einem Kohlendioxidgaslaser bei einer Ausgangsleistung von 40 mJ/Puls gemacht. Daraufhin wurde die Ausgangsleistung des Kohlendioxidgaslasers auf 20 mJ/Puls erniedrigt und die Lochböden wurden bei einer Ausgangsleistung von 20 mJ/Puls mit 1 Puls bestrahlt. Des Weiteren wurden die Böden der Kontaktlöcher, d.h. die Harzseite der Kupferfolie, an der oberen Oberfläche mit 1 Schuss bei einer Ausgangsleistung von 7 mJ/Puls bestrahlt, wodurch 3 Löcher mit einem Durchmesser von jeweils 100 μm in einem Lotkügelchenpad mit einem Durchmesser von 300 μm erzeugt wurden (siehe b in 1). Eine SUEP-Behandlung wurde zur Auflösung des Kupfers durchgeführt, bis die Kupferfolie eine Restdicke von 5 μm besaß, und die resultierende Platte wurde in eine Plasmaapparatur gelegt, in einer Sauerstoffatmosphäre 10 Minuten lang behandelt und weiterhin in einer Argonatmosphäre 5 Minuten lang behandelt, um eine verbliebene Harzschicht in den Kontaktlöchern zu entfernen und auch Frontschichten der Kupferfolie an der vorderen und rückwärtigen Oberfläche zu entfernen, wodurch die Platte eine Dicke von 4 μm besaß. Die resultierende Platte wurde in eine wässrige Kaliumpermanganatlösung gelegt, feucht Ultraschall-behandelt und dann einem allgemeinen stromlosen Plattieren und Elektroplattieren mit Kupfer unterzogen (f und m in 1). Die resultierende Oberfläche wurde sanft geätzt, Schaltungen (Leitung/Freiraum = 50/50 μm) wurden auf der vorderen und rückwärtigen Oberfläche durch ein herkömmliches Verfahren gebildet und jeder Bereich der Platte wurde mit einem Plattierungsresist (g in 1) mit der Ausnahme mindestens eines Halbleiter-Chipteils, eines Bondungspadteils (l in 1) und eines Lotkügelchenpadteils (e in 1) bedeckt. Die Platte wurde mit Nickel und Gold plattiert, wodurch eine Leiterplatte erhalten wurde. Ein Halbleiterchip (i in 1) wurde mit einer Silberpaste (h in 1) an die Leiterplatte gebunden und fixiert und mit dem Bondingpad (l in 1) mit einem Bondungsdraht (j in 1) verbunden und ein Einschließen mit einem Harz (k in 1) wurde durchgeführt. Des Weiteren wurde ein Lotkügelchen (c in 1) durch Schmelzen angefügt. Die auf diese Weise erhaltene Leiterplatte wurde beurteilt und Tabelle 1 zeigt die Ergebnisse.
  • Beispiel 2
  • 700 Teile eines Epoxyharzes (Handelsname: Epikote 5045), 300 Teile eines Epoxyharzes (Handelsname: ESCN-220F), 35 Teile Dicyandiamid und 1 Teil 2-Ethyl-4-methylimidazol wurden in gemischten Lösungsmitteln aus Methylethylketon und Dimethylformamid gelöst und das Gemisch wurde homogen gerührt. Dasselbe Glasgewebe wie das in Beispiel 1 verwendete wurde mit dem voranstehenden Gemisch gerührt und das imprägnierte Glasgewebe wurde getrocknet, was ein Prepreg E mit einer Gelierzeit von 150 Sekunden ergab.
  • Drei Folien des voranstehenden Prepregs E wurden vereinigt und 12 μm dicke elektrolytische Kupferfolien wurden auf beiden Oberflächen der vereinigten Folien platziert, eine auf einer Oberfläche und eine auf der anderen Oberfläche. Der resultierende Satz wurde bei 190°C und 20 kgf/cm2 unter einem Vakuum von 30 mmHg oder weniger zu einem Laminat geformt, was ein doppelseitiges kupferplattiertes Laminat mit einer Dicke von 189 μm ergab, die die Dicke der Kupferfolie beinhaltet. Drei Blindlöcher mit einem Durchmesser von jeweils 125 μm wurden in ähnlicher Weise erzeugt und 27 Vol.-% jedes der Blindlöcher wurden durch Pulsplattieren (Japan Lea Ronal-Methode) gefüllt. Danach wurde auf die gleiche Weise wie in Beispiel 1 eine Leiterplatte hergestellt und ein Lotkügelchen wurde damit verbunden. Die auf diese Weise erhaltene Leiterplatte wurde bewertet und Tabelle 1 zeigt die Ergebnisse.
  • Vergleichsbeispiele 1 und 2
  • Beispiel 1 wurde mit der Ausnahme wiederholt, dass kein Blindloch oder 1 Blindloch mit einem Durchmesser von 100 μm in einem Lotkügelchenpad erzeugt wurde, um eine Leiterplatte zu erhalten. Die auf diese Weise erhaltene Leiterplatte wurde bewertet und Tabelle 1 zeigt die Ergebnisse.
  • Vergleichsbeispiel 3
  • Beispiel 2 wurde mit der Ausnahme wiederholt, dass das Glasgewebe durch ein Glasgewebe mit einem Gewicht von 48 g/cm2 und einer Dicke von 50 μm ersetzt wurde, um ein Prepreg herzustellen, und dass zwei Folien des voranstehend genannten Prepregs anstelle der Verwendung von drei Folien des Prepregs E verwendet wurden. Die Blindlöcher wurden jedoch nicht in einem Lotkügelchenpad erzeugt. Die auf diese Weise erhaltene Leiterplatte wurde beurteilt und Tabelle 1 zeigt die Ergebnisse.
  • Tabelle 1
    Figure 00150001
  • Anmerkungen:
    • Glasübergangstemperatur:
      °C,
      Scherfestigkeit der Kügelchen:
      kgf,
      Viskoelastizität:
      ×1010 Dyn/cm2
  • <Messmethode>
  • 1) Glasübergangstemperatur
    • Gemessen nach der DMA-Methode.
  • 2) Scherfestigkeit der Kügelchen
    • Gemessen unter lateraler Zugspannung.
  • 3) Viskoelastizität
    • Gemessen nach der DMA-Methode unter Verwendung eines Laminats, von welchem Kupferfolie durch Ätzen entfernt wurde.
  • 4) Wert des Isolierungswiderstands nach Druckkochtopfbehandlung
  • Ein kammförmiges Muster mit Leitung/Freiraum = 50/50 μm wurde gebildet, die verwendeten Prepregs wurden darauf platziert, der resultierende Satz wurde zu einem Laminat geformt, das resultierende Laminat wurde bei 121°C unter 2 Atmosphären Druck eine vorherbestimmte Zeitdauer lang behandelt und nachfolgend bei 25°C und bei 60% rF 2 Stunden lang behandelt, 500 VDC wurden angelegt und 60 Sekunden nach dem Anlegen wurde ein Isolierungswiderstand zwischen den Anschlüssen gemessen.
  • 5) Antimigrationseigenschaften
  • 50 VDC wurden an das gleiche Teststück wie dem oben unter 4) bei 85°C und 85% rF angelegt und ein Isolierungswiderstand zwischen den Anschlüssen wurde gemessen.
  • 6) Wärmezyklustest der blinden Kontaktlöcher
  • 100 Pads mit darin erzeugten Blindlöchern wurden abwechselnd von einer Oberflächenseite mit einer anderen Oberflächenseite verbunden und die verbundenen Pads wurden in 200 Wärmezyklen getestet, wobei jeder Zyklus in 30-sekündigem Eintauchen in Lotmaterial bei 260°C → Raumtemperatur 5 Minuten lang bestand. Ein größter Wert eines Änderungsverhältnisses der Widerstandswerte ist gezeigt.
  • Beispiel 3
  • Derselbe Lack A wie der in Beispiel 1 verwendete wurde hergestellt und ein Lack F wurde auf die gleiche Weise wie in Beispiel 1 mit der Ausnahme hergestellt, dass die Zugabe von 500 Teilen des anorganischen Füllstoffs und 8 Teilen des schwarzen Pigments weggelassen wurde.
  • Ein 50 μm dickes Glasgewebe (Gewicht: 53 g/m2, Gaspermeabilität: 7 cm3/cm2·s) wurde mit dem Lack A imprägniert und das imprägnierte Glasgewebe wurde bei 150°C, unter Erhalt eines Prepregs G1 mit einer Gelierzeit von 120 Sekunden (bei 170°C) und mit einem Gehalt an Harzzusammensetzung von 51 Gew.-%, oder eines Prepregs G2 mit einer Gelierzeit von 103 Sekunden und einem Gehalt an Harzzusammensetzung von 60 Gew.-% getrocknet.
  • Elektrolytische Kupferfolien (o in 2) mit einer Dicke von jeweils 12 μm wurden auf beiden Oberflächen der vereinigten beiden Folien des Prepregs G1 platziert und der resultierende Satz wurde bei 200°C und bei 20 kgf/cm2 unter einem Vakuum von 30 mmHg oder weniger 2 Stunden lang zu einem Laminat geformt, was ein doppelseitiges kupferplattiertes Laminat H mit einer Isolierungsschichtdicke von 121 μm (Stufe (1) in 2) ergab. Durchgangslöcher (q in 2) mit einem Durchmesser von 150 μm wurden in dem voranstehend genannten doppelseitig kupferplattierten Laminat mit einem mechanischen Bohrer erzeugt und das gesamte doppelseitige kupferplattierte Laminat wurde mit Kupfer plattiert. Schaltungen (p in 2) wurden auf beiden Oberflächen erzeugt, die Oberflächen wurden unter Bildung von schwarzem Kupferoxid behandelt, wodurch eine Leiterplatte I erhalten wurde (Stufe (2) in 2). Folien des voranstehend genannten Prepregs G2 (r in 2) wurden auf beiden Oberflächen der Leiterplatte I platziert, eine Folie auf einer Oberfläche und eine Folie auf der anderen Oberfläche, Trennfilme wurden darauf platziert und der resultierende Satz wurde in ähnlicher Weise zu einem Laminat geformt (Stufen (3) und (4) in 2). Daraufhin wurden die Trennfilme abgezogen und eine flüssige, UV-selektive, wärmehärtende Beschichtungszusammensetzung wurde auf die gesamte vordere und rückwärtige Oberfläche der Platte aufgetragen und getrocknet. Daraufhin wurde die Platte mit der Ausnahme eines Bondungspadteils (s in 2) auf der vorderen Oberfläche und eines Kügelchenpadteils (t in 2) auf der rückwärtigen Oberfläche mit UV bestrahlt, um die Beschichtungszusammensetzung zu härten. Eine Entwicklung wurde mit einer alkalischen wässrigen Lösung durchgeführt, um den Resist des Bondungpadteils und des Kügelchenpadteils zu entfernen, und das Glasgewebe-Basismaterial/die wärmehärtende Harzzusammensetzung wurden durch ein Sandstrahlverfahren entfernt, um ein Bondungspad und ein Lotkügelchenpad freizusetzen (Stufe (5) in 2). Daraufhin wurde die Beschichtungszusammensetzung aufgelöst, um sie zu entfernen. Dann wurde die freigesetzte Kupferfolienoberfläche sanft geätzt und Nickelplattieren und Goldplattieren wurden gemäß herkömmlichen Methoden durchgeführt, wodurch eine Leiterplatte J mit einer quadratischen Größe von 25 mm × 25 mm erhalten wurde. Die Leiterplatte J wurde bewertet und Tabelle 2 zeigt die Ergebnisse. Ein Halbleiterchip (i in 2) mit einer quadratischen Größe von 15 mm × 15 mm wurde mit einer Silberpaste (h in 2) mit der Oberfläche der Leiterplatte verbunden und mit Draht gebondet und daraufhin wurde die gesamte Oberfläche mit einer Epoxyharzverbindung (k in 2) mit einem Harz versiegelt, wodurch ein Halbleiter-Kunststoffgehäuse K erhalten wurde (Stufe (6) in 2). Das Halbleiter-Kunststoffgehäuse wurde beurteilt und Tabelle 2 zeigt die Ergebnisse.
  • Beispiel 4
  • Ein Gemisch aus 3290 Teilen Aluminiumhydroxid und 1410 Teilen Magnesiumhydroxid (mittlerer Partikeldurchmesser 10,8 μm) wurde zu dem gleichen Lack F wie dem in Beispiel 3 gegeben und diese Materialien wurden vollständig gerührt, was einen Lack L ergab. Das gleiche Glasgewebe wie das in Beispiel 3 verwendete wurde mit dem Lack L imprägniert, was einen Prepreg M mit einer Gelierzeit von 150 Sekunden und einem Gehalt an Harzzusammensetzung von 71 Gew.-% ergab. Weiterhin wurde ein Prepreg N mit einer Gelierzeit von 35 Sekunden und einem Gehalt an Harzzusammensetzung von 60 Gew.-% erhalten. Zwei Folien des Prepregs N wurden vereinigt, 12 μm dicke elektrolytische Kupferfolien wurden auf beiden Oberflächen platziert, eine auf einer Oberfläche und eine auf der anderen Oberfläche, und der resultierende Satz wurde auf dieselbe Art und Weise wie in Beispiel 3 zu einem Laminat geformt, was ein doppelseitiges kupferplattiertes Laminat mit einer Dicke der Isolierungsschicht von 119 μm ergab. Eine Lösung einer wasserlöslichen Polyetherharzzusammensetzung, die 40 Vol.-% eines Kupferoxidpulvers (mittlerer Partikeldurchmesser: 0,8 μm) in einem Gemisch aus Wasser und Methanol enthielt, wurde auf die Oberfläche des voranstehend genannten doppelseitigen kupferplattierten Laminats aufgetragen, so dass eine Beschichtung mit einer Dicke von 40 μm gebildet wurde, und die Beschichtung wurde durch Trocknen gebildet. Die Beschichtung wurde mit 4 Pulsen mit einem Kohlendioxidgaslaser bei einer Energie von 35 mJ/Puls bestrahlt, um Durchgangslöcher mit einem Durchmesser von 100 μm zu erzeugen. Grate der Kupferfolien, die in den Lochanteilen auftraten, und die Kupferfolienoberflächen wurden aufgelöst und entfernt, so dass die Kupferfolien eine Dicke von jeweils 3 μm besaßen und die Grate entfernt wurden. Die gesamte vordere Oberfläche, rückwärtige Oberfläche und Durchgangslöcher wurden 15 μm dick mit Kupfer plattiert, wodurch Schaltungen auf beiden Oberflächen gebildet wurden. Folien des Prepregs M wurden auf beiden Oberflächen platziert, Trennfilme wurden darauf platziert, der resultierende Satz wurde in ähnlicher Weise zu einem Laminat geformt und die Trennfilme wurden abgezogen.
  • Ein UV-Resist wurde in ähnlicher Weise auf beide Oberflächen des voranstehend erhaltenen Laminats aufgebracht und getrocknet. Das Laminat wurde mit UV mit der Ausnahme eines unebenen Anteils des Halbleiter-Flip-Chips auf der vorderen Oberfläche und eines Kügelchenpadteils auf der rückwärtigen Oberfläche bestrahlt. Die Entwicklung wurde mit einer alkalischen wässrigen Lösung in ähnlicher Weise durchgeführt, Glasfaserbasismaterial und wärmehärtende Harzzusammensetzung wurden durch eine Sandstrahlmethode entfernt, die Beschichtungszusammensetzung wurde entfernt und Nickelplattieren und Goldplattieren wurden durchgeführt, wodurch eine Leiterplatte O erhalten wurde. Die Leiterplatte wurde beurteilt und Tabelle 2 zeigt die Ergebnisse. Ein Halbleiterchip mit einer quadratischen Größe von 15 mm × 15 mm wurde auf der voranstehend genannten Leiterplatte O mit einer quadratischen Größe von 16 mm × 16 mm durch eine Flip-Chip-Bonding-Methode montiert, die untere Seite des Halbleiterchips wurde durch Einfüllen eines Unterfüllharzes (u in 3) fixiert und Lotkügelchen wurden auf der rückwärtigen Oberfläche durch Schmelzen fixiert, wodurch ein Halbleiterkunststoffgehäuse P (3) erhalten wurde. Das Halbleiterkunststoffgehäuse wurde beurteilt und Tabelle 2 zeigt die Ergebnisse.
  • Vergleichsbeispiel 4
  • Ein UV-selektiver wärmehärtender Resist wurde zweimal auf beide Oberflächen derselben Leiterplatte wie die in Beispiel 3 hergestellte aufgetragen und getrocknet, so dass Beschichtungen mit einer Dicke von 50 μm gebildet wurden, und nach der Bestrahlung wurde der Resist in einem Halbleiterchip-Bondingpadteil und einem Lotkügelchenpadteil auf der rückwärigen Oberfläche durch Entwicklung entfernt. Nach Härten des Resists unter Wärme wurden Nickelplattieren und Goldplattieren durchgeführt, um eine Leiterplatte Q zu erhalten. Ein Halbleiterchip wurde in ähnlicher Weise auf die Leiterplatte Q montiert und Drahtbondung und Einschluss mit einem Harz wurden durchgeführt, wodurch ein Halbleiterkunststoffgehäuse R erhalten wurde. Das Halbleiterkunststoffgehäuse wurde beurteilt und Tabelle 2 zeigt die Ergebnisse.
  • Vergleichsbeispiel 5
  • In Beispiel 3 wurde als eine wärmehärtende Harzzusammensetzung eine wärmehärtende Harzzusammensetzung verwendet, die durch Auflösen von 700 Teilen eines Epoxyharzes (Handelsname: Epikote 5045), 300 Teilen eines Epoxyharzes (Handelsname: ESCN-220F), 35 Teilen Dicyandiamid und 1 Teil 2-Ethyl-4-methylimidazol in gemischten Lösungsmitteln aus Methylethylketon und Dimethylformamid und homogenem Rühren des Gemisches erhalten worden war. Ein Glasgewebe, das viele Hohlräume aufwies und ein Gewicht von 48 g/m2, eine Dicke von 51 μm und eine Gaspermeabilität von 50 cm3/cm2·s besaß, wurde mit der voranstehend genannten wärmehärtenden Harzzusammensetzung imprägniert, wodurch ein Prepreg S mit einer Gelierzeit von 150 Sekunden und einem Gehalt an Harzzusammensetzung von 55 Gew.-% erhalten wurde.
  • Zwei Folien des voranstehend genannten Prepregs S wurden vereinigt, 12 μm dicke elektrolytische Kupferfolien wurden auf beiden Oberflächen platziert, eine Kupferfolie auf einer Oberfläche und eine Kupferfolie auf der anderen Oberfläche, und der resultierende Satz wurde bei 190°C und bei 20 kgf/cm2 unter einem Vakuum von 30 mmHg oder niedriger zu einem Laminat geformt, wodurch ein doppelseitiges kupferplattiertes Laminat erhalten wurde. Danach wurde das doppelseitige kupferplattierte Laminat in derselben Art und Weise wie in Vergleichsbeispiel 1 verarbeitet, um eine Leiterplatte T zu erhalten. Ein Halbleiterchip wurde auf die Vorderseite montiert und Drahtbondung sowie Einschließen mit einem Harz wurden bezüglich der vorderen Oberfläche durchgeführt. Lotkügelchen wurden mit der rückwärtigen Oberfläche verbunden, um ein Halbleiterkunststoffgehäuse U zu erhalten. Das Halbleiterkunststoffgehäuse U wurde beurteilt und Tabelle 2 zeigt die Ergebnisse.
  • Tabelle 2
    Figure 00190001
  • <Messmethoden>
  • 1) Verformung
  • • Leiterplatte
  • Eine Leiterplatte mit einer Arbeitsgröße von 250 × 250 mm wurde auf einer Grundplatte platziert und hinsichtlich eines Maximalwerts der Verformung vermessen.
  • • Halbleiterkunststoffgehäuse
  • Ein Halbleiterchip mit einer quadratischen Größe von 15 × 15 mm wurde auf einer Leiterplatte mit einer quadratischen Größe von 16 × 16 oder einer quadratischen Größe von 25 × 25 montiert und das Halbleiterkunststoffgehäuse wurde hinsichtlich eines Maximalwerts der Verformung vermessen.
  • 2) Flammverzögerungsvermögen
  • Eine Kupferfolie einer Leiterplatte wurde durch Ätzen entfernt und die Leiterplatte wurde gemäß UL94 getestet.

Claims (7)

  1. Leiterplatte für ein Halbleiter-Kunststoffgehäuse, wobei die Leiterplatte ein doppelseitiges kupferplattiertes Laminat aufweist, das aus einer Isolierungsschicht mit einer Dicke von 0,2 mm oder weniger und mit Kupferfolien auf beiden Oberflächen, eine Kupferfolie auf einer Oberfläche und eine Kupferfolie auf der anderen Oberfläche, gebildet wird, wobei das doppelseitige kupferplattierte Laminat eine obere Kupferfolienoberfläche und eine untere Kupferfolienoberfläche aufweist, die obere Kupferfolienoberfläche einen Drahtbondungs- oder Flip-Chip-Verbindungsanschluss (l) zur Verbindung eines Anschlusses eines Halbleiterchips mit dem Substrat aufweist und ein Kupferpad in einer Position aufweist, in der das Kupferpad mit dem Drahtbondungs- oder Flip-Chip-Verbindungsanschluss elektrisch verbunden werden kann und mit einem in der unteren Kupferoberfläche gebildeten blinden Kontaktloch (b) verbunden werden kann, die untere Kupferfolienoberfläche ein Lotkügelchen-Fixierungspad (e) in einer Position aufweist, die dem Kupferpad entspricht, das Lotkügelchen-Fixierungspad (e) in sich selbst mindestens zwei blinde Kontaktlöcher (b) aufweist und das Lotkügelchen-Fixierungspad (e) mit einer rückseitigen Oberfläche des Kupferpads durch ein Leitungsmaterial verbunden ist und mit einem Lotkügelchen (c) integriert ist, das die blinden Kontaktlöcher füllt und befestigt ist.
  2. Leiterplatte nach Anspruch 1, wobei die Leiterplatte für eine Halbleiter-Kunststoff-Verpackung eine Leiterplatte für ein Chip-Scale-Package ist.
  3. Leiterplatte nach Anspruch 1, wobei die Isolierungsschicht des doppelseitigen kupferplattierten Laminats aus einem Film, der mit einer wärmehärtenden Harzzusammensetzung beschichtet ist, die, als eine wesentliche Komponente, einen polyfunktionellen Cyanatester und ein Präpolymer des Cyanatesters enthält, oder einer mehrschichtigen Platte derartiger Filme gebildet ist.
  4. Leiterplatte nach Anspruch 1, wobei die Isolierungsschicht des doppelseitigen kupferplattierten Laminats aus einem Prepreg, das aus einer wärmehärtenden Harzzusammensetzung besteht, die, als eine wesentliche Komponente, einen polyfunktionellen Cyanatester und ein Präpolymer des Cyanatesters und ein verstärkendes Basismaterial enthält, oder einer mehrschichtigen Platte gebildet ist, die aus Lagen eines derartigen Prepregs besteht.
  5. Leiterplatte nach Anspruch 4, wobei das verstärkende Basismaterial ein organisches oder anorganisches Gewebe oder Vlies ist.
  6. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 1, das die Stufen des Behandelns der Oberfläche der Kupferfolie, die mit einem Kohlendioxidlaser zu bestrahlen ist, unter Bildung einer Metalloxidschicht oder das Platzieren eines Hilfsmaterials, das aus einer Beschichtungszusammensetzung eines Pulvers einer Metallverbindung mit einem Schmelzpunkt von 900°C oder darüber und einer Bindungsenergie von mindestens 300 kJ/mol, eines Metallpulvers oder eines Kohlenstoffpulvers mit einem wasserlöslichen Harz gebildet ist, auf der Kupferfolie, die mit einem Kohlendioxidlaser zu bestrahlen ist, und Bestrahlen der Kupferfolie mit einem Kohlendioxidgaslaser unter Erzeugung der blinden Kontaktlöcher umfasst.
  7. Verfahren nach Anspruch 6, wobei das Pulver der Metallverbindung mindestens ein Pulver ist, ausgewählt aus der Gruppe aus Metalloxiden, Metall-nicht-Oxiden, Metallen, Metalllegierungen und Gläsern.
DE60023202T 1999-02-15 2000-02-04 Leiterplatte für Plastikhalbleitergehäuse Expired - Fee Related DE60023202T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3636599 1999-02-15
JP11036365A JP2000236041A (ja) 1999-02-15 1999-02-15 ハンダボール密着性に優れたチップスケールパッケージ用プリント配線板
JP8978299 1999-03-30
JP11089782A JP2000286362A (ja) 1999-03-30 1999-03-30 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板

Publications (2)

Publication Number Publication Date
DE60023202D1 DE60023202D1 (de) 2006-03-02
DE60023202T2 true DE60023202T2 (de) 2006-07-20

Family

ID=26375409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60023202T Expired - Fee Related DE60023202T2 (de) 1999-02-15 2000-02-04 Leiterplatte für Plastikhalbleitergehäuse

Country Status (5)

Country Link
US (2) US6362436B1 (de)
EP (1) EP1030366B1 (de)
KR (1) KR100630482B1 (de)
DE (1) DE60023202T2 (de)
TW (1) TW454312B (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
JP4348785B2 (ja) * 1999-07-29 2009-10-21 三菱瓦斯化学株式会社 高弾性率ガラス布基材熱硬化性樹脂銅張積層板
JP3258308B2 (ja) * 2000-02-03 2002-02-18 株式会社日鉱マテリアルズ レーザー穴開け性に優れた銅箔及びその製造方法
JP3414696B2 (ja) * 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
KR100716866B1 (ko) * 2000-12-27 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US20020197465A1 (en) * 2001-04-24 2002-12-26 Butner Steven Carl Damage tolerant CMC using sol-gel martix slurry
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
EP1408724A4 (de) * 2001-07-18 2007-05-23 Matsushita Electric Ind Co Ltd Schaltungsausgebildetes substrat und verfahren zur herstellung des schaltungsausgebildeten substrats
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
US6866919B2 (en) * 2002-02-21 2005-03-15 Mitsubishi Gas Chemical Company, Inc. Heat-resistant film base-material-inserted B-stage resin composition sheet for lamination and use thereof
TW561797B (en) * 2002-03-27 2003-11-11 United Test Ct Inc Circuit board free of photo-sensitive material and fabrication method of the same
TW564530B (en) * 2002-07-03 2003-12-01 United Test Ct Inc Circuit board for flip-chip semiconductor package and fabrication method thereof
SG114561A1 (en) * 2002-08-02 2005-09-28 Micron Technology Inc Integrated circuit and method of fabricating an integrated circuit that includes a frame carrier interposer
JP2004103849A (ja) * 2002-09-10 2004-04-02 Fuji Xerox Co Ltd 電子部品実装基板及び電子部品交換方法
US6650022B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Semiconductor device exhibiting enhanced pattern recognition when illuminated in a machine vision system
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
WO2004109771A2 (en) * 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US20050287714A1 (en) * 2004-06-29 2005-12-29 Michael Walk Enhancing epoxy strength using kaolin filler
TW200615142A (en) * 2004-06-30 2006-05-16 Sumitomo Chemical Co Films
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
US20060097400A1 (en) * 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices
JP2006210480A (ja) * 2005-01-26 2006-08-10 Nec Electronics Corp 電子回路基板
KR100597995B1 (ko) 2005-01-27 2006-07-10 주식회사 네패스 반도체 패키지용 범프 및 제조 방법, 이를 이용한 반도체패키지
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
KR100771873B1 (ko) * 2006-06-19 2007-11-01 삼성전자주식회사 반도체 패키지 및 그 실장방법
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
KR101409048B1 (ko) * 2007-02-16 2014-06-18 스미토모 베이클리트 컴퍼니 리미티드 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
US7709744B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Gas venting component mounting pad
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100870840B1 (ko) * 2007-10-04 2008-11-27 주식회사 고려반도체시스템 범프 패턴에 따른 홈이 형성된 범프 전사용 소자의 제조 방법.
JP2009182004A (ja) * 2008-01-29 2009-08-13 Elpida Memory Inc 半導体装置
US9208937B2 (en) * 2009-02-27 2015-12-08 Cyntec Co., Ltd. Choke having a core with a pillar having a non-circular and non-rectangular cross section
JP5487010B2 (ja) * 2010-05-27 2014-05-07 日本発條株式会社 回路基板用積層板及び金属ベース回路基板
CN101873763B (zh) * 2010-06-24 2012-12-26 海洋王照明科技股份有限公司 一种印刷电路板
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
US9659844B2 (en) * 2015-08-31 2017-05-23 Texas Instruments Incorporated Semiconductor die substrate with integral heat sink
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
WO2019143597A1 (en) * 2018-01-16 2019-07-25 Carlex Glass America, Llc Coating deletion for electrical connection on vehicle window
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
JP7261545B2 (ja) * 2018-07-03 2023-04-20 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11910531B2 (en) * 2020-03-13 2024-02-20 Ascensia Diabetes Care Holdings Ag Flexible printed circuit board having a battery mounted thereto

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
US5402314A (en) * 1992-02-10 1995-03-28 Sony Corporation Printed circuit board having through-hole stopped with photo-curable solder resist
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3287181B2 (ja) * 1995-08-15 2002-05-27 ソニー株式会社 多層配線の接続構造
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JP2891254B2 (ja) * 1997-02-18 1999-05-17 日立エーアイシー株式会社 面付実装用電子部品
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
JP4075178B2 (ja) * 1998-12-14 2008-04-16 三菱瓦斯化学株式会社 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
KR20080043408A (ko) * 1998-12-16 2008-05-16 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판

Also Published As

Publication number Publication date
DE60023202D1 (de) 2006-03-02
EP1030366A2 (de) 2000-08-23
US6362436B1 (en) 2002-03-26
US20020039644A1 (en) 2002-04-04
US6479760B2 (en) 2002-11-12
EP1030366A3 (de) 2003-08-06
KR20000058035A (ko) 2000-09-25
KR100630482B1 (ko) 2006-10-02
TW454312B (en) 2001-09-11
EP1030366B1 (de) 2005-10-19

Similar Documents

Publication Publication Date Title
DE60023202T2 (de) Leiterplatte für Plastikhalbleitergehäuse
DE69732004T2 (de) Klebeband für substrat zur verbindung von halbleiter, klebstoffbeschichtetes band für tab, klebstoffbeschichtetes band für drahtbandverbindungen, verbindungssubstrat für halbleiter und halbleitervorrichtung
DE69918205T2 (de) Ein Verfahren zur Herstellung von Durchgangslöchern mittels Laser, kupferkaschiertes Laminat geeignet zur Herstellung von Löchern, und Zusatzmaterial zur Herstellung von Löchern
DE69934050T2 (de) Gedruckte Leiterplatte und Verfahren zu deren Herstellung
DE60014549T2 (de) Schichten oder Prepregs mit hoher Durchlössigkeit, ihre Herstellung und Verwendung in Leiterplatten
DE60031680T2 (de) Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE69835747T2 (de) Substrat zur montage von halbleiterchips
US8377544B2 (en) Glass fabric base material/thermosetting resin copper-clad laminate having a high-elasticity
DE60036856T2 (de) Phosphor enthaltende Epoxidharzzusammensetzung, Verbundfolie die diese enthält, Mehrschichtwerkstoff aus Metall, Prepreg und laminierte Platte, Mehrschichtplatte
DE69611020T2 (de) Prepreg für Leiterplatten
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE102006004015B4 (de) Isolierender Flächenkörper und den isolierenden Flächenkörper aufweisendes Leistungsmodul
DE19748075C2 (de) Klebstoffzusammensetzung für isolierende Klebschichten für Leiterplatten
DE60131725T2 (de) Selbstklebeband für substrate zur verbindung mit halbleitern und kupferkaschiertes laminat mit diesem klebeband
DE60012657T2 (de) Kupferverkleidete Platte, Verfahren zur Herstellung von Löchern in dieser Platte, und die kupferverkleidete Platte enthaltende gedruckte Leiterplatte
KR19990068179A (ko) 반도체 플라스틱 패키지, 그 패키지용 금속판 및 그 패키지용 구리적층판의 제조방법
DE60016823T2 (de) Interlaminarer isolierender Klebstoff für mehrschichtige gedruckte Leiterplatte
KR20010014302A (ko) 반도체 플라스틱 패키지 및 이에 사용되는 인쇄배선판제작방법
DE69929483T2 (de) Epoxidharzzusammensetzung für gedruckte Leiterplatte und diese enthaltende gedruckte Leiterplatte
JP4595284B2 (ja) 炭酸ガスレーザーによる孔あけ用補助シート
JP4078715B2 (ja) 信頼性に優れたビア孔の形成方法
JP2005183599A (ja) Ｂステージ樹脂組成物シートおよびこれを用いたフリップチップ搭載用プリント配線板の製造方法。
JP5055668B2 (ja) プリント配線板用熱硬化性樹脂組成物
JP4727013B2 (ja) 炭酸ガスレーザー加工によるスルーホールを有する多層プリント配線板の製造方法
JP2675810B2 (ja) 電気積層板の製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee