JP4075306B2 - 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 - Google Patents

配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 Download PDF

Info

Publication number
JP4075306B2
JP4075306B2 JP2000389958A JP2000389958A JP4075306B2 JP 4075306 B2 JP4075306 B2 JP 4075306B2 JP 2000389958 A JP2000389958 A JP 2000389958A JP 2000389958 A JP2000389958 A JP 2000389958A JP 4075306 B2 JP4075306 B2 JP 4075306B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
opening
conductive member
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000389958A
Other languages
English (en)
Other versions
JP2002190551A (ja
Inventor
聡 珍田
亮 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000389958A priority Critical patent/JP4075306B2/ja
Priority to KR1020010078752A priority patent/KR100726922B1/ko
Priority to US10/021,257 priority patent/US6670718B2/en
Publication of JP2002190551A publication Critical patent/JP2002190551A/ja
Priority to US10/684,423 priority patent/US6943100B2/en
Priority to KR1020070026160A priority patent/KR100820531B1/ko
Application granted granted Critical
Publication of JP4075306B2 publication Critical patent/JP4075306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板、半導体装置、及び配線基板の製造方法に関し、特に、ＬＧＡ（Land Grid Array ）型の半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、配線基板上に半導体チップを搭載した半導体装置には、前記半導体装置をマザーボード等の実装基板や外部装置と接続する外部接続端子としてボール状のバンプ（ボール端子）を接続したＢＧＡ（Ball Grid Array ）型の半導体装置がある。
【０００３】
前記ＢＧＡ型の半導体装置は、例えば、図１５（ａ）及び図１５（ｂ）に示すように、例えば、ポリイミドテープのような絶縁性基材１の第１主面（表側面）に配線２及びその外部接続端子２Ａが設けられた配線基板を設け、前記配線基板（絶縁性基材１）の配線２が形成された面に半導体チップ６を、例えば、その外部電極６０１が向かい合うように設け、前記配線基板の配線２と前記半導体チップ６の外部電極６０１を突起導体１３で接続している。ここで、図１５（ｂ）は図１５（ａ）のＣ−Ｃ’線での断面図である。また、前記半導体装置では、前記配線基板（絶縁性基材１）と半導体チップ６との間が、例えば、エポキシ系の熱硬化性樹脂などの封止絶縁体９によりアンダーフィル封止されている。また、前記絶縁性基材１の所定位置、例えば外部接続端子２が設けられた部分にはボール端子接続用の開口部１０１が設けられており、前記開口部１０１に沿って設けられたスルーホールめっき１５、あるいは開口部１０１に充填された導電性部材により第１主面と対向する第２主面に引き出されている。前記開口部１０１に、例えば、Ｐｂ−Ｓｎ系はんだ等のボール端子１６を接続している。
【０００４】
しかしながら、前記ＢＧＡ型の半導体装置の場合、図１６に示したように、前記ＢＧＡ型の半導体装置のボール端子１６とマザーボード等の実装基板１０の配線１１を接続して実装したときに、前記実装基板１０の実装面１０Ａからの半導体装置の半導体チップ６の上面６Ａまでの高さｔが、前記ボール端子１６の高さｔ’の分だけ高くなってしまう。そのため、前記ＢＧＡ型の半導体装置を実装した実装基板１０を収納する収納容器（筐体）が厚くなり、小型化が難しい。
【０００５】
また、前記配線基板上に半導体チップ６をフリップチップ接合させるときに、前記半導体チップ６の外部電極６０１と配線２を突起導体１３により接続しているため、前記絶縁性基材１から半導体チップ６の回路形成面までの距離（スタンドオフ）も高くなり、半導体装置が厚くなり薄型化が難しい。
【０００６】
そのため、前記ＢＧＡ型の半導体装置のように半導体装置が厚くなるのを防ぐ方法の１つとして、前記ボール端子１６の代わりに、平面的な外部接続端子（ランド）を設けたＬＧＡ型の半導体装置がある。前記ＬＧＡ型の半導体装置は、図１７に示すように、絶縁性基材１の一主面に配線２を形成し、前記絶縁性基材１の配線が形成された面と対向する面に外部接続端子（ランド）１７を形成する。このとき、前記配線２とランド１７は、前記絶縁性基材１に設けられたビア孔１０２に沿って形成されるスルーホールめっき１５により電気的に接続される。前記ランド１７は、その外周部がソルダーレジストなどの保護膜で覆われている場合もある。前記ＬＧＡ型の半導体装置の場合、前記ランド１７の表面にははんだ接続性のよいニッケルめっき層、金めっき層を積層させためっき層４Ｂが設けられており、前記ランド１７の表面、あるいは実装基板１０上の配線１１の所定位置にはんだペースト１２などを塗布しておいて実装する。
【０００７】
このようなＬＧＡ型の半導体装置の場合、ＢＧＡ型の半導体装置のようなボール端子１６がない分、実装基板１０に実装したときの高さを低くすることができ、前記ＢＧＡ型の半導体装置に比べ薄型化できる。
【０００８】
前記ＬＧＡ型の半導体装置に用いられる配線基板は、まず、ポリイミドテープなどの絶縁性基材の両主面に、銅箔等の導電性薄膜１８を形成し、位置主面側の導電性薄膜をエッチングして外部接続端子１７を形成した後、図１８（ａ）に示すように、前記外部接続端子１７の所定位置にレーザ等でビア孔１０２を形成する。
【０００９】
次に、図１８（ｂ）に示すように、前記ビア孔１０２に沿ってスルーホールめっき１５を形成し、前記外部接続端子１７を形成した面と対向する面の導電性薄膜１８から、例えば、アディティブめっき法などを用いて、配線２を形成する。このとき、前記配線２には、前記ビア孔１０２のスルーホールめっき１５と接続される接続端子２Ａが形成される。
【００１０】
次に、図１８（ｃ）に示すように、前記配線２及び前記外部接続端子１７の表面に、例えば、ニッケルめっき層及び金めっき層を積層させためっき層４Ａ，４Ｂを形成する。以上のような手順でＬＧＡ型の半導体装置に用いられる配線基板が得られる。
【００１１】
前記手順に沿って製造された配線基板の配線２が形成された面に、例えば、図１７に示したように、半導体チップ６をフリップチップ実装させて、前記配線基板（絶縁性基材１）と半導体チップ６の間に液状の樹脂を流し込んでアンダーフィル封止すると、ＬＧＡ型の半導体装置を得ることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記従来のＬＧＡ型の半導体装置では、半導体チップを搭載する配線基板を製造する際に、前記絶縁性基材１の一主面に配線２を形成し、その配線形成面と対向する面に外部接続端子（ランド）１７を形成するために、絶縁性基材１の両面に銅箔などの導電性薄膜が設けられたテープ材料を用いている。そのため、材料費が高くなるとともに、製造工程が増えるので、配線基板、半導体装置の製造コストが増大するという問題があった。
【００１３】
本発明の目的は、配線基板上に半導体チップを搭載した半導体装置の薄型化が可能な技術を提供することにある。
【００１４】
本発明の他の目的は、配線基板上に半導体チップを搭載した半導体装置を実装基板に実装したときの実装基板から半導体装置の上面までの高さを低くすることが可能な技術を提供することにある。
【００１５】
本発明の他の目的は、ＬＧＡ型の半導体装置に用いる配線基板の製造工程を簡単にし、製造コストを低減させることが可能な技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００１７】
【課題を解決するための手段】
本発明において開示される発明の概要を説明すれば、以下のとおりである。
【００１８】
（１）フィルム状の絶縁性基材の所定位置に開口部が設けられ、前記絶縁性基材の一主面上に、前記開口部を覆う接続端子を有する配線が設けられ、前記開口部の内部に前記配線の接続端子と接続される導電性部材を充填してなるＬＧＡ型半導体装置用の配線基板において、前記開口部は、前記絶縁性基材の前記一主面及びその裏面における開口端の大きさが同一であり、かつ、その側面が前記絶縁性基材の厚さ方向に垂直であり、前記導電性部材は、表面にニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層が設けられ、かつ、これらの薄膜層を有する前記導電性部材の厚さについて、前記ＬＧＡ型半導体装置を搭載する実装基板の配線上に塗布されたはんだペーストの一部が前記開口部の内部に吸い上げられるように、前記絶縁性基材の前記配線が設けられた面からの厚さが、前記絶縁性基材の厚さよりも薄くなっている配線基板である。
【００１９】
前記（１）の手段によれば、前記絶縁性基材に開口部を設け、前記開口部内に配線と接続される導電性部材を設けることにより、前記導電性部材を外部装置に接続する外部接続端子として用いることができ、ＬＧＡ型の半導体装置の配線基板として用いることができる。このとき、前記導電性部材の厚さを前記絶縁性基材の厚さよりも薄くすることで、外部装置と接続する外部接続端子が前記絶縁性基材から突出することを防ぎ配線基板を薄型化することができるが、前記導電性部材を薄くしすぎると、外部装置と接続する際のはんだペースト等が前記開口部内に吸い込まれずに接続不良になる可能性が高い。そのため、前記導電性部材の厚さは前記絶縁性基材の厚さの１／２以上にすることが望ましい。
【００２０】
また、前記導電性部材の厚さを前記絶縁性基材の厚さよりも薄くした場合、前記開口部内にはんだペースト等を吸い上げたときに、前記開口部内に空気が残って接続不良の原因になりやすい。そのため、前記開口部の中央部の厚さが前記開口部の側壁周辺の厚さよりも薄い凹型の導電性部材を設けることにより、前記開口部内の空気が導電性部材の曲面に沿って外部に逃げやすくなり、開口部内に空気が残りボイドが生じることを低減できる。
【００２１】
また、前記導電性部材には、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等の金属を用いることができる。またこのとき、前記導電性部材の表面には、はんだとの接続性をよくするために、前記（１）の手段のように、ニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層を設けることが望ましい。
【００２２】
（２）フィルム状の絶縁性基材の所定位置に開口部が設けられ、前記絶縁性基材の一主面上に、前記開口部を覆う接続端子を有する配線が設けられ、前記開口部の内部に前記配線の接続端子と接続される導電性部材を充填してなるＬＧＡ型半導体装置用の配線基板を設け、前記配線基板の前記配線が設けられた面に半導体チップを設け、前記配線基板の配線と半導体チップの外部電極が電気的に接続され、前記半導体チップ、前記配線、前記配線と半導体チップの外部電極との接続部が封止絶縁体により封止されたＬＧＡ型半導体装置において、前記開口部は、前記絶縁性基材の前記一主面及びその裏面における開口端の大きさが同一であり、かつ、その側面が前記絶縁性基材の厚さ方向に垂直であり、前記導電性部材は、表面にニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層が設けられ、かつ、これらの薄膜層を有する前記導電性部材の厚さについて、当該ＬＧＡ型半導体装置を搭載する実装基板の配線上に塗布されたはんだペーストの一部が前記開口部の内部に吸い上げられるように、前記絶縁性基材の配線が形成された面からの厚さが、前記絶縁性基材の厚さよりも薄くなっているＬＧＡ型半導体装置である。
【００２３】
前記（２）の手段によれば、前記（１）に記載された配線基板を用いることにより、前記絶縁性基材の開口部に設けられた導電性部材を外部装置との接続端子としたＬＧＡ型の半導体装置を得ることができる。そのため、従来のＢＧＡ型の半導体装置のように外部装置との接続端子が配線基板から突出することがなく、半導体装置を薄型化することができる。
【００２４】
前記（２）の手段に記載された半導体装置は、前記半導体チップが、前記外部電極が形成された面と対向する面が前記配線基板と向かい合うように設けられ、前記外部電極と配線がボンディングワイヤにより接続されているフェースアップ実装型の半導体装置であっても良いし、前記半導体チップが、前記外部電極が前記配線基板と向かい合うように設けられ、前記外部電極と配線が突起導体により接続されているフェースダウン実装（フリップチップ実装）型の半導体装置であっても良い。
【００２５】
また、前記導電性部材の厚さは、前記絶縁性基材から突出しないように、前記絶縁性基材の厚さと等しくするかもしくは前記絶縁性基材の厚さよりも薄くするのが良いが、前記導電性部材を薄くしすぎると、外部装置と接続する際に接続不良の原因となる。そのため、前記絶縁性基材の厚さは前記絶縁性基材の厚さの１／２以上であることが望ましい。
【００２６】
また、前記導電性部材の厚さを前記絶縁性基材の厚さよりも薄くした場合、例えば、外部装置の接続端子部分に塗布されたはんだペーストが前記開口部内に吸い上げられて前記導電性部材と接続される。このとき、前記導電性部材の表面が平坦だと前記開口部内に空気が残りボイドが生じて接続不良の原因になりやすい。そのため、前記開口部の中央部の厚さが前記開口部の側壁周辺の厚さよりも薄い凹型の導電性部材を設けることにより、前記開口部内の空気が前記導電性部材の曲面に沿って開口部の外に逃げやすくなり、ボイドによる接続不良を低減させることができる。
【００２７】
また、前記導電性部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）により設けることが望ましい。またこのとき、前記導電性部材の表面には、はんだペーストとの接続性をよくするために、前記（２）の手段のように、ニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層を設けることが望ましい。
【００２８】
（３）フィルム状の絶縁性基材の所定位置に、パンチングにより開口部を形成する工程と、前記絶縁性基材の一主面上に導電性薄膜を形成する工程と、前記導電性薄膜をエッチングして前記開口部を覆う接続端子を有する配線を形成する工程と、前記開口部内に、前記絶縁性基材の厚さよりも薄い導電性部材を形成する工程と、前記配線及び導電性部材の表面に、ニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層を順次形成する工程とを備えるＬＧＡ型半導体装置用の配線基板の製造方法である。
【００２９】
前記（３）の手段によれば、ＬＧＡ型の半導体装置に用いられる配線基板を製造する際に、前記絶縁性基材の所定位置、言い換えると、外部装置と接続する外部接続端子を形成する位置に開口部を形成し、前記開口部内に導電性部材を形成し、前記導電性部材を外部接続端子とすることにより、前記絶縁性基材の一主面（片面）に導電性薄膜を形成した片面配線テープ材料を用いてＬＧＡ型の半導体装置に用いる配線基板を製造することができる。そのため、ＬＧＡ型の半導体装置に用いる配線基板を製造する工程が簡単になるとともに、材料費も低減できるため、配線基板の製造コストを低減させることができる。
【００３０】
また、前記（３）の手段のように、前記導電性部材を形成したあと、前記配線及び導電性部材の表面に、ニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層を順次形成する工程とを設けることにより、前記導電性部材と外部装置との接続信頼性をよくすることができる。
【００３１】
また、前記（３）の配線基板の製造方法において、前記導電性部材を形成する工程は、電気めっき法により銅（Ｃｕ）またはニッケル（Ｎｉ）めっきを形成することにより、前記導電性部材を容易に形成することができる。また、前記導電性部材を形成する工程は、無電解めっき法によりニッケル（Ｎｉ）めっきを形成してもよい。また、その他にも、銀（Ａｇ）または銅（Ｃｕ）の導電性ペーストを充填し、前記導電性ペーストを固化させて形成してもよい。
【００３２】
また、前記導電性部材を形成する工程は、前記開口部の中央部の導電性部材の厚さが、前記開口部の側壁部周辺の厚さよりも薄い凹型に形成することにより、前記導電性部材と外部装置の接続端子との接続信頼性を向上させることができる。このとき、例えば、めっき法を用いて前記導電性部材を形成する場合には、前記導電性部材（めっき層）の平坦性をよくするためにめっき液に添加するレベラーの量を調節することにより、凹型のめっき層を形成することができる。
【００３３】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３４】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００３５】
【発明の実施の形態】
（実施例１）
図１及び図２は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１は本実施例１の半導体装置の模式平面図、図２は図１のＡ−Ａ’線での模式断面図である。
【００３６】
図１において、１は絶縁性基材、１０１は開口部、２は配線、２Ａは接続端子、２Ｂはワイヤボンド部、３は導電性部材（外部接続端子）、４Ａ，４Ｂはめっき層、５は配線保護膜、６は半導体チップ、６０１は半導体チップの外部電極、７は接着層、８はボンディングワイヤ、９は封止絶縁体である。
【００３７】
本実施例１の半導体装置は、ＬＧＡ型の半導体装置であり、図１及び図２に示すように、フィルム状の絶縁性基材１の所定位置に開口部１０１を設け、前記絶縁性基材１の一主面に前記開口部１０１を覆う接続端子２Ａを有する配線２を設け、前記開口部１０１内に導電性部材３が充填され、前記配線２の表面にめっき層４Ａ、前記導電性部材３の表面にめっき層４Ｂを設け、前記配線２の所定位置（ワイヤボンド部２Ｂ）が開口されるように配線保護膜５を設けた配線基板と、前記配線基板（絶縁性基材１）の配線２が形成された面に接着層７を介して設けられた半導体チップ６と、前記半導体チップ６の外部電極６０１と前記配線２のワイヤボンド部２Ｂを接続するボンディングワイヤ８と、前記半導体チップ６、ボンディングワイヤ８、及び前記ワイヤボンド部２Ｂとボンディングワイヤ８の接続部を封止する封止絶縁体９により構成されている。また、前記半導体チップ６は、図２に示すように、外部電極６０１が設けられた面と対向する面が前記配線基板と向かい合うように設けられている。
【００３８】
前記導電性部材３は、前記半導体装置をマザーボード等の実装基板や外部装置と接続する際の外部接続端子として用いられ、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等からなる。また、前記導電性部材３は、図２に示すように、前記絶縁性基材１の配線形成面からの厚さが、前記絶縁性基材１の厚さよりも薄くなるように設けられており、前記導電性部材３の表面に形成されるめっき層４Ｂが、前記絶縁性基材１の配線形成面と対向する面から突出しないように設けられている。
【００３９】
また、前記配線２の表面に設けられるめっき層４Ａ及び前記導電性部材３の表面に設けられるめっき層４Ｂはそれぞれ、ニッケル（Ｎｉ）めっき層及び金（Ａｕ）めっき層が積層されている。
【００４０】
図３及び図４は、本実施例１の半導体装置の製造方法を説明するための模式図であり、図３（ａ）、図３（ｂ）、及び図３（ｃ）は本実施例１の半導体装置に用いる配線基板を製造する各工程での模式断面図、図４は半導体装置の製造工程における模式断面図である。なお、図３（ａ）、図３（ｂ）、図３（ｃ）、及び図４の断面は、図１のＡ−Ａ’線での断面と対応している。
【００４１】
まず、ポリイミドテープ等の絶縁性基材１の一主面に、銅等の導電性薄膜を形成し、前記絶縁性基材１の所定位置にレーザ等で開口部１０１を形成した後、前記導電性薄膜をエッチングして図１及び図３（ａ）に示したような、前記開口部１０１を覆う接続端子２Ａを有する配線２を形成する。また、前記配線２の一端には、図１に示したように、ボンディングワイヤを接続するためのワイヤボンド部２Ｂが形成されている。前記ワイヤボンド部２Ｂは形成されていない場合もある。また、前記開口部１０１は、外部装置と接続する外部接続端子として用いる導電性部材３を形成するため、例えば、直径２００μｍから５００μｍ程度に開口される。
【００４２】
また、前記開口部１０１及び配線２を形成する方法は、前記手順に限らず、例えば、前記絶縁性基材１の一主面に接着層（図示しない）を形成し、金型による打ちぬき加工で前記絶縁性基材１及び接着層の所定位置に開口部１０１を形成した後、銅箔などの導電性薄膜を前記接着層により前記絶縁性基材１に接着し、前記導電性薄膜をエッチングして前記配線２を形成してもよい。
【００４３】
次に、例えば、電気銅めっき法を用いて、前記開口部１０１内に導電性部材３を形成する。このとき、前記導電性部材３の厚さが、前記絶縁性基材の厚さの半分（１／２）以上の厚さになるように形成する。また、前記導電性部材３は、電気銅めっき法による銅めっきに限らず、例えば、電気メッキ法、無電解めっき法などによりニッケル（Ｎｉ）めっきを形成してもよいし、銀（Ａｇ）ペーストまたは銅（Ｃｕ）ペースト等の導電性ペーストを前記開口部１０１の内部に印刷、あるいは塗布し、加熱、固化させて形成してもよい。
【００４４】
次に、前記配線２の表面のめっき層４Ａ、及び前記導電性部材３の表面のめっき層４Ｂを形成し、図３（ｃ）に示すように、前記絶縁性基材１の配線２が形成された面に、前記配線２のボンディングワイヤを接続するワイヤボンド部２Ｂの周辺が開口された配線保護膜５を形成する。前記めっき層４Ａ，４Ｂは、例えば、電気めっき法、無電解めっき法により厚さ約１μｍのニッケルめっき層を形成した後、無電解めっき法により厚さ約０．５μｍの金めっき層を形成する。また、前記配線保護膜５は、例えば、ソルダーレジストやフォトソルダーレジストにより形成される。
【００４５】
以上のような手順で、本実施例１の半導体装置に用いる配線基板を得ることができる。
【００４６】
次に、図４に示すように、前記手順に沿って製造された配線基板の配線２が
成された面に接着層７により半導体チップ６を接着する。このとき、前記半導体チップ６は、フェースアップ実装、言い換えると、外部電極６０１が形成された面と対向する面が前記配線基板と向かい合うように接着されている。次に前記半導体チップ６の外部電極６０１と前記配線２のワイヤボンド部２Ｂをボンディングワイヤ８で接続する。
【００４７】
その後、前記半導体チップ６、ボンディングワイヤ８、前記配線２とボンディングワイヤ８の接続部をエポキシ系の熱硬化性樹脂などの封止絶縁体９で封止し、前記絶縁性基材１を所定の位置で切断すると、図１及び図２に示したようなＬＧＡ型の半導体装置を得ることができる。
【００４８】
以上のような手順で製造された半導体装置は、前記絶縁性基材１の開口部１０１内に形成された導電性部材３を、マザーボード等の実装基板や外部装置との接続する外部接続端子として用いることができるＬＧＡ型の半導体装置である。そのため、従来のＢＧＡ型の半導体装置と比べ、ボール端子の高さ分だけ半導体装置を薄型化することができる。
【００４９】
図５は、本実施例１の半導体装置を実装基板に実装した様子を示す模式断面図である。図５において、１０は実装基板、１１は実装基板上の配線、１２ははんだペーストである。
【００５０】
前記手順に沿って製造された半導体装置を実装基板１０に実装するときには、図５に示すように、実装基板１０上に設けられた配線１１上に、例えば、はんだペースト１２のような導電性ペーストを塗布、または印刷し、前記配線１１と前記半導体装置の導電性部材３を位置あわせして実装し、前記はんだペースト１２を加熱、固化させて接続する。このとき、前記導電性部材３は前記絶縁性基材１から突出していないため、従来のＢＧＡ型の半導体装置のようにボール端子を用いて接続する場合に比べ、前記半導体装置を実装したときの実装面１０Ａから前記絶縁性基材１までの高さを低くすることができる。
【００５１】
以上説明したように、本実施例１によれば、絶縁性基材１の所定位置に開口部１０１を形成し、前記開口部１０１内にめっき法などを用いて導電性部材３を形成することにより、前記導電性部材３を実装基板や外部装置と接続する外部接続端子として用いることができるので、従来のＢＧＡ型の半導体装置に比べ、ボール端子の高さ分だけ半導体装置を薄型化することができる。
【００５２】
また、前記絶縁性基材１の開口部１０１内の導電性部材３を外部接続端子として用いるため、前記絶縁性基材１の片面だけに導電性薄膜が設けられた片面銅箔付きテープ材料を用いて前記ＬＧＡ型の半導体装置の配線基板を製造することができる。そのため、従来のＬＧＡ型の半導体装置に用いる配線基板のように、前記絶縁性基材１の両面に銅箔が設けられた両面銅箔テープ材料を用いた場合に比べ、材料費が安くなるとともに、製造工程が簡単になるので、前記ＬＧＡ型の半導体装置に用いる配線基板の製造コストを低減させることができる。
【００５３】
図６乃至図８は、前記実施例１の半導体装置の変形例を説明するための模式断面図で、図６は半導体装置の概略構成を示す模式断面図、図７は図６の半導体装置を実装基板に実装した様子を示す模式断面図、図８は別の変形例の半導体装置の概略構成を示す模式断面図である。
【００５４】
前記実施例１のＬＧＡ型の半導体装置では、図２に示すように、前記絶縁性基材１の開口部１０１内に設けられた導電性部材３とその表面のめっき層４Ｂの厚さが、前記絶縁性基材１の厚さと等しくなっているが、これに限らず、前記導電性部材３とその表面のめっき層４Ｂの厚さが前記絶縁性基材１の厚さより薄く、前記開口部１０１内が凹型にくぼんでいてもよい。
【００５５】
図６に示したような、前記導電性部材３の厚さが前記絶縁性基材１の厚さよりも薄い半導体装置を実装基板１０に実装した場合、前記実装基板１０上の配線１１に塗布されたはんだペースト１２の一部が、図７に示すように、前記開口部１０１内に吸い上げられて接続される。そのため、前記実施例１の半導体装置に比べ、前記実装基板１０の実装面１０Ａから配線基板（絶縁性基材１）までの高さを低くできる。また、前記はんだペースト１２の一部が前記開口部１０１内に吸い上げられているため、実装基板１０の実装面１０Ａの水平面内方向の応力に対する接続信頼性も向上すると考えられる。
【００５６】
また、図６に示すように、前記導電性部材３の厚さを薄くすることで、例えば、めっき法を用いて前記導電性部材３を形成するときなどは、めっきの成長時間が短縮でき、配線基板の製造時間を短縮することができる。また、導電性部材の量が少なくてよいため、材料費も低減され、前記実施例１の場合に比べてより製造コストを低減させることができる。
【００５７】
また、図６に示したように、前記導電性部材３の厚さを前記絶縁性基材１の厚さよりも薄くし、前記開口部１０１内にはんだペースト１２を吸い上げるとき、前記導電性部材３（めっき層４Ｂ）の表面が平坦だと、前記開口部１０１の側壁部に空気が残ってボイドとなり接続不良の原因となりやすい。そのため、図８に示すように、前記導電性部材３及びめっき層４Ｂの表面４Ｂ’が凹型になるようにすることにより前記開口部１０１内の空気が前記導電性部材３の表面４Ｂ’に沿って開口部１０１の外に逃げやすくなり、ボイドによる接続不良を低減させることができる。
【００５８】
（実施例２）
図９及び図１０は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図９は本実施例２の半導体装置の模式平面図、図１０は図９のＢ−Ｂ’線での模式断面図である。
【００５９】
図９及び図１０において、１は絶縁性基材、１０１は開口部、２は配線、２Ａは接続端子、２Ｂはワイヤボンド部、３は導電性部材（外部接続端子）、４Ａ，４Ｂはめっき層、６は半導体チップ、６０１は半導体チップの外部電極、９は封止絶縁体、１３は突起導体（バンプ）である。
【００６０】
本実施例２の半導体装置は、ＬＧＡ型の半導体装置であり、図９及び図１０に示すように、フィルム状の絶縁性基材１の所定位置に開口部１０１を設け、前記絶縁性基材１の一主面に前記開口部１０１を覆う接続端子２Ａを有する配線２を設け、前記開口部１０１内に導電性部材３が充填され、前記配線２の表面にめっき層４Ａ、前記導電性部材３の表面にめっき層４Ｂを設けた配線基板と、前記配線基板（絶縁性基材１）の配線２が形成された面に設けられた半導体チップ６と、前記半導体チップ６の外部電極６０１と前記配線２を接続する突起導体（バンプ）１３と、前記半導体チップ６、突起導体１３、及び前記配線２と突起導体１３の接続部を封止する封止絶縁体９により構成されている。また、前記半導体チップ６は、図１０に示すように、外部電極６０１が設けられた面が前記配線基板と向かい合うように設けられている。
【００６１】
前記導電性部材３は、前記半導体装置をマザーボード等の実装基板や外部装置と接続する際の外部接続端子として用いられ、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）等からなる。また、前記導電性部材３は、図１０に示すように、前記絶縁性基材１の配線形成面からの厚さが、前記絶縁性基材１の厚さよりも薄くなるように設けられており、前記導電性部材３の表面に形成されるめっき層４Ｂが、前記絶縁性基材１の配線形成面と対向する面から突出しないように設けられている。
【００６２】
また、前記配線２の表面に設けられるめっき層４Ａ及び前記導電性部材３の表面に設けられるめっき層４Ｂはそれぞれ、ニッケル（Ｎｉ）めっき層及び金（Ａｕ）めっき層が積層されている。
【００６３】
本実施例２の半導体装置に用いられる配線基板は、前記実施例１で説明した配線基板の製造方法と同様の手順で製造されるため、その説明は省略する。
【００６４】
前記実施例１で説明した手順に沿って配線基板を形成した後、前記絶縁性基材１（配線基板）の配線２が形成された面に半導体チップ６を設け、前記半導体チップ６の外部電極６０１が前記配線２と向かい合うようにして位置合わせをし、前記外部電極６０１と配線２を、金バンプなどの突起導体１３で接続する。前記突起導体１３は、前記半導体チップ６の外部電極６０１上に形成しておいてもよいし、前記配線２上に形成しておいてもよい。
【００６５】
前記配線基板上に半導体チップ６をフリップチップ実装したあと、前記配線基板と半導体チップの間に液状の樹脂、例えば、エポキシ系の熱硬化性樹脂等の封止絶縁体を流し込み、硬化させて封止し、前記絶縁性基材１を所定位置で切断すると、図９及び図１０に示したような半導体装置を得ることができる。
【００６６】
図１１は、本実施例２の半導体装置を実装基板に実装した例を示す模式断面図である。
【００６７】
前記手順に沿って製造された半導体装置を実装基板１０に実装するときには、図１１に示すように、実装基板１０上に設けられた配線１１上に、例えば、はんだペースト１２のような導電性ペーストを塗布、または印刷し、前記配線１１と前記半導体装置の導電性部材３を位置あわせして実装し、前記はんだペースト１２を加熱、固化させて接続する。このとき、前記導電性部材３は前記絶縁性基材１から突出していないため、従来のＢＧＡ型の半導体装置のようにボール端子を用いて接続する場合に比べ、前記半導体装置を実装したときの実装面１０Ａから絶縁性基材１までの高さを低くすることができる。そのため、前記半導体装置を薄型化し、実装したときの実装高さを低くすることができる。
【００６８】
以上説明したように、本実施例２によれば、絶縁性基材１の所定位置に開口部１０１を形成し、前記開口部１０１内にめっき法などを用いて導電性部材３を形成することにより、前記導電性部材３を実装基板や外部装置と接続する外部接続端子として用いることができるので、従来のＢＧＡ型の半導体装置に比べ、ボール端子の高さ分だけ半導体装置を薄型化することができる。
【００６９】
また、前記絶縁性基材１の開口部１０１内の導電性部材３を外部接続端子として用いるため、前記絶縁性基材１の片面だけに導電性薄膜が設けられた片面銅箔付きテープ材料を用いて前記ＬＧＡ型の半導体装置の配線基板を製造することができる。そのため、従来のＬＧＡ型の半導体装置に用いる配線基板のように、前記絶縁性基材１の両面に銅箔が設けられた両面銅箔テープ材料を用いた場合に比べ、材料費が安くなるとともに、製造工程が簡単になるので、前記ＬＧＡ型の半導体装置に用いる配線基板の製造コストを低減させることができる。
【００７０】
図１２乃至図１４は、前記実施例１の半導体装置の変形例を説明するための模式断面図で、図１２は半導体装置の概略構成を示す模式断面図、図１３及び図１４は別の変形例の半導体装置の概略構成を示す模式断面図である。
【００７１】
前記実施例１のＬＧＡ型の半導体装置では、図１０に示すように、前記絶縁性基材１の開口部１０１内に設けられた導電性部材３とその表面のめっき層４Ｂの厚さが、前記絶縁性基材１の厚さと等しくなっているが、これに限らず、前記導電性部材３とめっき層４Ｂの厚さが前記絶縁性基材１の厚さより薄く、前記開口部１０１内が凹型にくぼんでいてもよい。
【００７２】
図１２に示したような、前記導電性部材３の厚さが前記絶縁性基材１の厚さよりも薄い半導体装置を実装基板１０に実装した場合、前記実装基板１０上の配線１１に塗布されたはんだペースト１２の一部が、前記開口部１０１内に吸い上げられて接続される。そのため、前記実施例１の半導体装置に比べ、前記実装基板１０の実装面１０Ａから配線基板（絶縁性基材１）までの高さを低くできる。また、前記はんだペースト１２の一部が前記開口部１０１内に吸い上げられているため、実装基板１０の実装面１０Ａの水平面内方向の応力に対する接続信頼性も向上すると考えられる。
【００７３】
また、図１２に示すように、前記導電性部材３の厚さを薄くすることで、例えば、めっき法を用いて前記導電性部材３を形成するときなどは、めっきの成長時間が短縮でき、配線基板の製造時間を短縮することができる。また、導電性部材の量が少なくてよいため、材料費も低減され、前記実施例２の場合に比べてより製造コストを低減させることができる。
【００７４】
また、図１２に示したように、前記導電性部材３の厚さを前記絶縁性基材１の厚さよりも薄くし、前記開口部１０１内にはんだペースト１２を吸い上げるとき、前記導電性部材３（めっき層４Ｂ）の表面が平坦だと、前記開口部１０１の側壁部に空気が残ってボイドとなり接続不良の原因となりやすい。そのため、図１３に示すように、前記導電性部材３’及びその表面のめっき層４Ｂの表面４Ｂ’が凹型になるようにすることにより前記開口部１０１内の空気が前記導電性部材３の表面に沿って開口部１０１の外に逃げやすくなり、ボイドによる接続不良を低減させることができる。
【００７５】
また、前記実施例２の半導体装置は、前記半導体チップ６をフリップチップ接合させたあと、前記配線基板（絶縁性基材１）と半導体チップ６の間に封止絶縁体９を流し込んで封止しているが、これに限らず、例えば、図１４に示すように、例えば、ＮＣＦやＡＣＦなどのシート状の封止材１４を配線基板上に形成したあと、前記外部電極６０１上にスタッドバンプ等の突起導体１３を形成した半導体チップ６をフリップチップ接続させてもよい。このとき、前記突起導体１３で前記封止材１１を押しのけて突起導体１３と配線２を接続させるとともに、前記半導体チップ６が配線基板（絶縁性基材１）に接着される。
【００７６】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００７７】
【発明の効果】
本発明において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７８】
（１）配線基板上に半導体チップを搭載した半導体装置の薄型化ができる。
【００７９】
（２）配線基板上に半導体チップを搭載した半導体装置を実装基板に実装したときの実装基板から半導体装置の上面までの高さを低くすることができる。
【００８０】
（３）ＬＧＡ型の半導体装置に用いる配線基板の製造工程を簡単にし、製造コストを低減させることができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式平面図である。
【図２】図１のＡ−Ａ’線での模式断面図である。
【図３】本実施例１の半導体装置の製造方法を説明するための模式断面図であり、図３（ａ）、図３（ｂ）、及び図３（ｃ）はそれぞれ、配線基板の各製造工程における模式断面図である。
【図４】本実施例１の半導体装置の製造方法を説明するための模式断面図である。
【図５】本実施例１の半導体装置を実装基板に実装した様子を示す模式断面図である。
【図６】前記実施例１の半導体装置の変形例を示す模式断面図である。
【図７】図６に示した半導体装置を実装基板に実装した様子を示す模式断面図である。
【図８】前記実施例１の半導体装置の別の変形例を示す模式断面図である。
【図９】本発明による実施例２の半導体装置の概略構成を示す模式平面図である。
【図１０】図９のＢ−Ｂ’線での模式断面図である。
【図１１】本実施例２の半導体装置を実装基板に実装した様子を示す模式断面図である。
【図１２】前記実施例２の半導体装置の変形例を示す模式断面図である。
【図１３】前記実施例２の半導体装置の別の変形例を示す模式断面図である。
【図１４】前記実施例２の半導体装置の別の変形例を示す模式断面図である。
【図１５】従来のＢＧＡ型の半導体装置の概略構成を示す模式図であり、図１５（ａ）は半導体装置の模式平面図、図１５（ｂ）は図１５（ａ）のＣ−Ｃ’線での模式断面図である。
【図１６】ＢＧＡ型の半導体装置の課題を説明するための模式断面図である。
【図１７】従来のＬＧＡ型の半導体装置の概略構成を示す模式断面図である。
【図１８】従来のＬＧＡ型の半導体装置に用いられる配線基板の製造方法を説明するための模式断面図であり、図１８（ａ）、図１８（ｂ）、及び図１８（ｃ）はそれぞれ、各製造工程における模式断面図である。
【符号の説明】
１ 絶縁性基材
１０１ 外部接続端子形成用の開口部
１０２ ビア孔
２ 配線
２Ａ 接続端子
２Ｂ ワイヤボンド部
３ 導電性部材（外部接続端子）
４Ａ，４Ｂ めっき層
５ 配線保護膜
６ 半導体チップ
６０１ 半導体チップの外部電極
６Ａ 半導体チップの表面
７ 接着層
８ ボンディングワイヤ
９ 封止絶縁体
１０ 実装基板
１０Ａ 実装基板の実装面
１１ 実装基板上の配線
１２ はんだ接合材（はんだペースト）
１３ 突起導体（バンプ）
１４ シート状の封止材
１５ スルーホールめっき
１６ ボール端子
１７ 外部接続端子
１８ 導電性薄膜層

Claims (15)

  1. フィルム状の絶縁性基材の所定位置に開口部が設けられ、前記絶縁性基材の一主面上に、前記開口部を覆う接続端子を有する配線が設けられ、前記開口部の内部に前記配線の接続端子と接続される導電性部材を充填してなるＬＧＡ型半導体装置用の配線基板において、
    前記開口部は、前記絶縁性基材の前記一主面及びその裏面における開口端の大きさが同一であり、かつ、その側面が前記絶縁性基材の厚さ方向に垂直であり、
    前記導電性部材は、表面にニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層が設けられ、かつ、これらの薄膜層を有する前記導電性部材の厚さについて、前記ＬＧＡ型半導体装置を搭載する実装基板の配線上に塗布されたはんだペーストの一部が前記開口部の内部に吸い上げられるように、前記絶縁性基材の前記配線が設けられた面からの厚さが、前記絶縁性基材の厚さよりも薄くなっていることを特徴とする配線基板。
  2. 前記請求項１に記載の配線基板において、
    前記導電性部材の厚さが、前記絶縁性基材の厚さの１／２以上であることを特徴とする配線基板。
  3. 前記請求項１または２に記載の配線基板において、
    前記導電性部材は、前記開口部の中央部の厚さが前記開口部の側壁周辺の厚さよりも薄いことを特徴とする配線基板。
  4. 前記請求項１乃至３のいずれか１項に記載の配線基板において、
    前記導電性部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）のいずれか１つからなることを特徴とする配線基板。
  5. フィルム状の絶縁性基材の所定位置に開口部が設けられ、前記絶縁性基材の一主面上に、前記開口部を覆う接続端子を有する配線が設けられ、
    前記開口部の内部に前記配線の接続端子と接続される導電性部材を充填してなるＬＧＡ型半導体装置用の配線基板を設け、前記配線基板の前記配線が設けられた面に半導体チップを設け、
    前記配線基板の配線と半導体チップの外部電極が電気的に接続され、前記半導体チップ、前記配線、前記配線と半導体チップの外部電極との接続部が封止絶縁体により封止されたＬＧＡ型半導体装置において、
    前記開口部は、前記絶縁性基材の前記一主面及びその裏面における開口端の大きさが同一であり、かつ、その側面が前記絶縁性基材の厚さ方向に垂直であり、
    前記導電性部材は、表面にニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層が設けられ、かつ、これらの薄膜層を有する前記導電性部材の厚さについて、当該ＬＧＡ型半導体装置を搭載する実装基板の配線上に塗布されたはんだペーストの一部が前記開口部の内部に吸い上げられるように、前記絶縁性基材の配線が形成された面からの厚さが、前記絶縁性基材の厚さよりも薄くなっていることを特徴とするＬＧＡ型半導体装置。
  6. 前記請求項５に記載のＬＧＡ型半導体装置において、
    前記半導体チップは、前記外部電極が形成された面と対向する面が前記配線基板と向かい合うように設けられ、
    前記外部電極と配線がボンディングワイヤにより接続されていることを特徴とするＬＧＡ型半導体装置。
  7. 前記請求項５に記載のＬＧＡ型半導体装置において、
    前記半導体チップは、前記外部電極が前記配線基板と向かい合うように設けられ、前記外部電極と配線が突起導体により接続されていることを特徴とするＬＧＡ型半導体装置。
  8. 前記請求項５乃至７のいずれか１項に記載のＬＧＡ型半導体装置において、
    前記導電性部材の厚さが、前記絶縁性基材の厚さの１／２以上であることを特徴とするＬＧＡ型半導体装置。
  9. 前記請求項５乃至８のいずれか１項に記載のＬＧＡ型半導体装置において、
    前記導電性部材は、前記開口部の中央部の厚さが前記開口部の側壁周辺の厚さよりも薄いことを特徴とするＬＧＡ型半導体装置。
  10. 前記請求項５乃至９のいずれか１項に記載のＬＧＡ型半導体装置において、
    前記導電性部材は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）のいずれか１つからなることを特徴とするＬＧＡ型半導体装置。
  11. フィルム状の絶縁性基材の所定位置に、パンチングにより開口部を形成する工程と、
    前記絶縁性基材の一主面上に導電性薄膜を形成する工程と、
    前記導電性薄膜をエッチングして前記開口部を覆う接続端子を有する配線を形成する工程と、
    前記開口部内に、前記絶縁性基材の厚さよりも薄い導電性部材を形成する工程と、
    前記配線及び導電性部材の表面に、ニッケル（Ｎｉ）の薄膜層及び金（Ａｕ）の薄膜層を順次形成する工程とを備えることを特徴とするＬＧＡ型半導体装置用の配線基板の製造方法。
  12. 前記請求項１１に記載の配線基板の製造方法において、
    前記導電性部材を形成する工程は、電気めっき法により銅（Ｃｕ）またはニッケル（Ｎｉ）めっきを形成することを特徴とする配線基板の製造方法。
  13. 前記請求項１１に記載の配線基板の製造方法において、
    前記導電性部材を形成する工程は、無電解めっき法によりニッケル（Ｎｉ）めっきを形成することを特徴とする配線基板の製造方法。
  14. 前記請求項１１に記載の配線基板の製造方法において、
    前記導電性部材を形成する工程は、前記開口部内に、銀（Ａｇ）または銅（Ｃｕ）の導電性ペーストを充填し、前記導電性ペーストを固化させて形成することを特徴とする配線基板の製造方法。
  15. 前記請求項１１乃至１４のいずれか１項に記載の配線基板の製造方法において、
    前記導電性部材を形成する工程は、前記開口部の中央部の導電性部材の厚さが、前記開口部の側壁部周辺の厚さよりも薄くなるように形成することを特徴とする配線基板の製造方法。
JP2000389958A 2000-12-19 2000-12-19 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法 Expired - Fee Related JP4075306B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000389958A JP4075306B2 (ja) 2000-12-19 2000-12-19 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
KR1020010078752A KR100726922B1 (ko) 2000-12-19 2001-12-13 Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법
US10/021,257 US6670718B2 (en) 2000-12-19 2001-12-19 Wiring board utilizing a conductive member having a reduced thickness
US10/684,423 US6943100B2 (en) 2000-12-19 2003-10-15 Method of fabricating a wiring board utilizing a conductive member having a reduced thickness
KR1020070026160A KR100820531B1 (ko) 2000-12-19 2007-03-16 Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000389958A JP4075306B2 (ja) 2000-12-19 2000-12-19 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002190551A JP2002190551A (ja) 2002-07-05
JP4075306B2 true JP4075306B2 (ja) 2008-04-16

Family

ID=18856409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000389958A Expired - Fee Related JP4075306B2 (ja) 2000-12-19 2000-12-19 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法

Country Status (3)

Country Link
US (2) US6670718B2 (ja)
JP (1) JP4075306B2 (ja)
KR (2) KR100726922B1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP4695796B2 (ja) * 2001-09-27 2011-06-08 富士通セミコンダクター株式会社 半導体装置、半導体装置ユニットおよびその製造方法
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
JP2003283086A (ja) * 2002-01-21 2003-10-03 Hitachi Cable Ltd 配線基板、配線基板の製造方法及び配線基板を用いた電子部品
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6790758B2 (en) * 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US20050194665A1 (en) * 2003-01-21 2005-09-08 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
US20050077080A1 (en) * 2003-10-14 2005-04-14 Adesoji Dairo Ball grid array (BGA) package having corner or edge tab supports
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
TWI240393B (en) * 2004-09-29 2005-09-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array chip packaging structure and the manufacturing process for the same
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4758869B2 (ja) * 2006-11-08 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
DE202008016722U1 (de) 2008-12-18 2009-02-26 Robert Bosch Gmbh Vorrichtung mit einem Substrat und zumindest einem Bondpad
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
TWI425603B (zh) * 2009-09-08 2014-02-01 日月光半導體製造股份有限公司 晶片封裝體
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
KR101089647B1 (ko) * 2009-10-26 2011-12-06 삼성전기주식회사 단층 패키지 기판 및 그 제조방법
KR20110059054A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 집적 수동 소자 어셈블리
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
JP5949667B2 (ja) * 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法
US9502267B1 (en) 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9412624B1 (en) 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
JP7248038B2 (ja) * 2018-12-06 2023-03-29 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
JPH1027869A (ja) * 1996-07-08 1998-01-27 Nippon Inter Electronics Corp 半導体装置用回路基板及びそれを使用した複合半導体 装置
JP2943788B2 (ja) * 1997-04-10 1999-08-30 日立エーアイシー株式会社 電子部品搭載用配線基板
JP3420469B2 (ja) * 1997-07-10 2003-06-23 京セラ株式会社 配線基板
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JPH11251477A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体パッケージ、半導体装置、およびこれらの製造方法
JP2000004069A (ja) * 1998-06-15 2000-01-07 Hitachi Aic Inc プリント配線板
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2000236150A (ja) * 1999-02-16 2000-08-29 Nec Kansai Ltd 配線基板およびその製造方法
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法

Also Published As

Publication number Publication date
US6670718B2 (en) 2003-12-30
US20040080054A1 (en) 2004-04-29
KR100820531B1 (ko) 2008-04-08
KR20020050112A (ko) 2002-06-26
US20020074667A1 (en) 2002-06-20
US6943100B2 (en) 2005-09-13
KR100726922B1 (ko) 2007-06-14
KR20070040350A (ko) 2007-04-16
JP2002190551A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
JP4075306B2 (ja) 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US8003895B2 (en) Electronic parts packaging structure and method of manufacturing the same
JP5183949B2 (ja) 半導体装置の製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JP2000138313A (ja) 半導体装置及びその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
WO2001065602A1 (fr) Plaquette de connexions, dispositif semi-conducteur et procede de fabrication de la plaquette de connexions
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
CN108878373A (zh) 布线基板、布线基板的制造方法
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
CN101677069A (zh) 具消耗性金属基核心载体的半导体芯片制造组装方法
KR20140078198A (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
JP5593715B2 (ja) パッケージ化半導体装置、パッケージ化半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees