CN101677069A - 具消耗性金属基核心载体的半导体芯片制造组装方法 - Google Patents

具消耗性金属基核心载体的半导体芯片制造组装方法 Download PDF

Info

Publication number
CN101677069A
CN101677069A CN 200810304557 CN200810304557A CN101677069A CN 101677069 A CN101677069 A CN 101677069A CN 200810304557 CN200810304557 CN 200810304557 CN 200810304557 A CN200810304557 A CN 200810304557A CN 101677069 A CN101677069 A CN 101677069A
Authority
CN
China
Prior art keywords
metal
based core
core carrier
layer
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200810304557
Other languages
English (en)
Inventor
林文强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Priority to CN 200810304557 priority Critical patent/CN101677069A/zh
Publication of CN101677069A publication Critical patent/CN101677069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

一种具消耗性金属基核心载体的半导体芯片制造组装方法，该半导体芯片的组装是将一半导体芯片附着于一具金属基核心载体(Metal－Based Core Carrier)的多层增层载板(Multi－Layer Build－Up)，当该金属基核心载体为半导体组装提供不可或缺的机械性支撑时，该增层载板(Build－Up Layers)各层板提供电路功能。最后，由于该金属基核心载体为消耗性对象，因此最终将会移除，而该增层载板则予以保留。

Description

具消耗性金属基核心载体的半导体芯片制造组装方法
技术领域：
本发明涉及一种具消耗性金属基核心载体的半导体芯片制造组装方法，尤指一种在一具有金属基核心载体(Metal-Based Core Carrier)的增层载板(Build-Up Layers)上组装集成电路(Integrated Circuit，IC)芯片的方法。
背景技术：
由于集成电路功能的增进，加上信号完整性(Signal Integrity)及规格小型化(Smaller Form-Factor)等需求，致使范围广泛地进化封装革新，包括覆晶(Flip Chip，FC)及芯片尺寸封装(Chip-Scale Packaging，CSP)。该些技术是利用高密度互连(HighDensity Interconnect，HDI)载板，有效地分配IC至板面的输出入信号，使得芯片能够在一极其局限的空间内进行封装，利用该高密度互连载板不仅能缩减封装组件的封装面积(Foot Print)，同时也可增进信号完整性，例如减少噪音、降低电子干扰辐射及减少能量衰减等。在一些已经发展可提供高密度互连的新制程中，其使用最为广泛的是为一逐次增层(Sequential Build Up，SBU)载板的制程。
传统的增层载板是由二个显著组件所组成，包含一增层载板及一核心载板(CoreCarrier substrate)，其制程基本上是以传统的核心载板开始，例如传统印刷电路板(Printed Circuit Board，PCB)。就该增层载板的制作而言，该核心载板是作为载体之用，用以提供主要的机械性支撑(Mechanical Support)。而该增层载板则由一介电层(Dielectric Layers)及一线路层(Wiring Layers)所组成，并各别逐次堆栈于该核心载板的两个表面上。该线路层包含复数个电路图案，可提供各种线路功能。利用镭射形成或光定义所制成的导电盲孔(Conductive Vias)连接各层载板，使增层载板的前后两侧互连，而核心中的盲孔通常由机械钻孔或打孔而成，并使用一般PCB技术蚀刻基底电路(BaseCircuitry)。
请参见图1所示，其为一传统增层载板主要部分的剖面示意图，于其中，各增层载板配置在核心载板的两侧。如图所示：一增层载板110包含一通常以玻璃环氧树脂(Glass-Epoxy Resin)制成的核心载板120、一配置于该核心载板120第一表面120a的第一增层载板130、一配置于核心载板120第二表面120b的第二增层载板150、以及复数个延伸穿越该核心载板120第一表面120a与其第二表面120b的通孔121，其中，每一通孔121中皆装设一电镀导电体122(Plated Conductor)，并填充一树脂123。
该第一增层载板130包含一第一线路层131、一第一介电层132(DielectricLayer)、复数个第一层级盲孔133、一第二线路层134、一第二介电层135、复数个第二层级盲孔136、一第三线路层137、一防焊层(Solder Resist Layer)138、复数个开口139及复数个导电垫140，其中，该第一线路层131配置于该核心载板120的第一表面120a，且该第一线路层131有部分连接至该电镀导电体122的第一端；该第一介电层132由环氧树脂制成，并涂布于该核心载板120的第一表面120a，且在第一方向覆盖该第一线路层131及填充物树脂123；复数个第一层级盲孔133在该第一介电层132上形成，且底部显露该第一线路层131；该第二线路层134配置在该第一介电层132上，且该第二线路层134的一部分延伸进入该第一层级盲孔133，并在第一方向接触该第一线路层131；该第二介电层135涂布于该第一介电层132上，并覆盖该第二线路层134；复数个第二层级盲孔136在该第二介电层135上形成，且底部显露该第二线路层134；同样地，该第三线路层137配置于该第二介电层135上，且该第三线路层137的一部分延伸进入该第二层级盲孔136，并在第一方向接触该第二线路层134；该防焊层138涂布于该第二介电层135上，并在第一方向覆盖该第三线路层137；复数个开口139于该防焊层138上形成，且底部显露该第三线路层137；复数个导电垫140置放于该第三线路层137上的开口139。藉此，由该第一、二、三线路层131、134、137、该第一、二介电层132、135、该防焊层138及复数个导电垫140构成该第一增层载板130。
该第二增层载板150与该第一增层载板130结构相同，该第二增层载板150包含一第一线路层151，该第一线路层151配置于该核心载板120第二表面120b，且该第一线路层151有部分连接至该电镀导电体122的第二端。藉此，由该第一、一第二、三线路层151、154、157、一第一、二介电层152、155、一防焊层158及复数个导电垫160构成该第二增层载板150。
如是，由该核心载板120、该第一增层载板130及该第二增层载板150构成传统的增层载板110。
尽管传统的增层载板对高性能的芯片具有莫大的优点，然而，其技术性及可靠性却严重受限。因相较于传统的增层载板，其核心中的线路密集度及盲孔大小很明显地较为粗略，所以以做为增层载板前后两侧的连接工具而言，其核心可提供的线路功能其实有限。因此，即便覆晶终端间距可因增层载板中的线路性而能轻易兼容，然而其核心中的盲孔确实严重限制该第二增层载板的线路性能；此外，其核心中的电镀盲孔亦会增加电容流失及电子干扰，致使经常破坏电压层的整合。
除了该核心载板线路限制问题之外，硅与载板材质的局部热膨胀系数(ThermalExpansion Coefficient，CTE)与整体热膨胀系数的不匹配，亦会引发巨大的热应力(Thermal Stress)与张力(Strain)，当进行下一层载板的组装时，将导致连接半导体封装件与电路板间的焊接接合点变得脆弱。
由上述可知，在材质导致的可靠性问题中，该核心载板内的强化玻璃纤维及树脂材料对于这些可靠性问题实为在封装设计上扮演着一关键性的角色；并且，亦由于该些材质对于热性质的不匹配，因此同样会引发严重的变形及控管问题，进而大为影响封装件的制造良率。
因此，应就半导体封装制程及材质的放置仔细设计，因其不仅大为影响封装系统的电子性能及其热效能，且物理机械结构的崩解亦会引发严重的可靠度问题，对于制造良率将造成不利的冲击。
电子与材质所引发的封装问题，可就互连载板结构的适当设计，而可同时减少材质的放置及构成的问题。例如，可将压板以球面栅格数组(Ball Grid Array，BGA)及平面栅格数组(Land Grid Array，LGA)的封装技术将封装件设计为一无核心(Core-Less)的BGA封装件，以减少核心材质的影响，进而提升电子性能。
美国第7,060,604号专利，其描述一无核心的增层载板，其中，该核心载板已被摒弃，取而代之为具良好前后传导路径的线路片(Wiring Sheets)，由一个逐次堆栈于另一个之上，可成功解决导因于核心结构所造成的线路密度限制问题。然而，该种载板却有一严重的缺点，即丧失封装制程通常需要的坚固支撑；再者，由于该线路片的变形及超薄载板共面控制的不良，于芯片组装时将会导致尺寸(Dimension)及准线(Alignment)的问题。因此，就其本身的低制造良率，加上可靠度相关的诸多问题，使得该法并不适宜。
在机械结构的适当设计下，可降低热性质不匹配所引发的封装件焊接接合点的压力问题。例如，可将BGA与LGA封装件重新设计成为一针脚栅格数组(Pin Grid Array，PGA)封装件，其具有接脚并接触终端延伸至封装件上方，可作为封装件与PCB间的托脚(Stand-Off)或绝缘片(Spacer)，藉以吸收热应力而减轻焊接接合点的疲乏，因此，支柱得以随着两端的膨胀而挠屈，进而可降低剪应力(Shear Stress)。
传统的支柱构成方法，包括一键结互连程序(Bonded Interconnect Process，BIP)及一利用光阻(Photo Resist)的电镀程序。
该BIP是在芯片接点上形成一金质球体(Gold Ball)，同时以一金质接脚利用热压接引线接合机(Thermo Compression Wire Bonder)从该金质球体向上延伸，之后，该金质接脚接触一辅助电路(Support circuit)，将其上的焊接球凸块熔解，待该焊接球回流并冷却后，形成一围绕在该金质接脚的焊接接合点。然而，该法亦有一缺陷，即当线接合机在接点上构成该金质球体时，将对接点造成重压，因此可能破坏一主动电路(Active Circuitry)下方的接点；此外，该金质接脚中的金亦会溶解于该焊接球，形成一会机械性地削弱该金质接脚的金锡介金属化合物(Gold-Tin Intermetallic Compound)，因而了降低该法的可靠度。
又，美国第6,177,636号专利，公告于2001年1月23日，由Joseph C.Fjelstad提出，揭露一以具有复数坚固柱子(Rigid Posts)做为互连终端的可挠屈载板的微电子装置互连组件制造方法。该些坚固柱子由耦接于支撑结构的传导薄片用于蚀刻而产生，产生柱子后，是将该载板耦接于一半导体芯片上，电性连接焊垫与各自的引线及柱子。
虽然柱子与可挠屈载板在一定程度上可与该结构兼容，但由于组装步骤之前与其组装之时，该技术在三维堆栈的控制上会遭遇许多困难。诸如当其在组装时，突出的接脚在操作上会发生极大的问题，且组装后亦会引发多余的弯曲与短缺，进而在组装过程中造成反效果。因此，从制造点观之，该法实为既麻烦又毫无吸引力的解决办法。
就现行已知的半导体芯片于组装的各发展阶段与限制的观点加以考虑下，设计一节省成本，且可提供优良制造平台并值得信赖的封装方法实有其必要，故，一般习用者由已知技术无法符合使用者于实际使用时所需。
发明内容：
本发明所要解决的技术问题是：针对上述现有技术的不足，提供一种具消耗性金属基核心载体的半导体芯片制造组装方法，该方法使用一具有一金属基核心载体的增层载板，于其中，该增层载板仅置于该金属基核心载体的一侧，且该金属基核心载体在组装上是作为支撑嵌板(Supporting Panel)，故可提高该增层载板共平面的强度(Co-Planarity)，因此可增加该半导体芯片与该增层载板间的连结强度。
且在某些情况中，当该金属基核心载体不作为载体之用，而经蚀刻而消耗时，可视作为金属基座。
本发明次要目的在于，提供一种具消耗性金属基核心载体的半导体芯片制造组装方法，使用一具有该金属基核心载体的增层载板，于其中，该金属基核心载体将被消耗，并在组装最后阶段移除，以缩短该半导体芯片及组装载板间的电子传导路径，因而增加封装的电性特性。
本发明另一目的在于，提供一种具消耗性金属基核心载体的半导体芯片制造组装方法，使用一具有一金属基核心载体的增层载板，具有一预先形成的终端，于该金属基核心载体移除后，该露出的终端可在封装组件与组装载板间提供一焊锁效应(Solder Locking Effect)，进而增加电路板层级可靠度(Board Level Reliability)。
为了解决上述技术问题，本发明所采用的技术方案是：一种具消耗性金属基核心载体的半导体芯片制造组装方法，至少包含下列步骤：
A、提供一多层增层载板；该多层增层载板包含一增层载板及一金属基核心载体，该增层载板包括一第一表面及一相对的第二表面，且该第一表面面对第一方向，由该第二表面接触该金属基核心载体，并在第一方向垂直延伸于该金属基核心载体之外，且该增层载板透过该金属基核心载体作电性连接；
B、将一半导体芯片以机械方式附着于该多层增层载板上；该半导体芯片包含一第一表面及一相对的第二表面，且该半导体芯片的第一表面包含一电极；
C、形成电子连接接合点，电性连接该增层载板与该半导体芯片的电极；
D、构成封装结构，覆盖该半导体芯片及该增层载板；该封装结构包含一面对第一方向的第一表面、及一面对于相对该第一方向的第二方向的第二表面，且该封装结构在该第一方向垂直延伸于该半导体芯片、该增层载板及该金属基核心载体之外；以及
E、蚀刻该金属基核心载体，从而形成该半导体芯片的组装。
根据本发明的另一面，为提供一构装增层载板的方法，该金属基核心载体第一面含有复数个凹洞，并在该金属基核心载体第一面上形成一介电层，且该介电层包含一开口，系显露部分的凹洞及该金属基核心载体；经由该介电层的开口逐次置放终端金属及导电填充物在该凹洞中构装该终端，于一第二方向以该金属基核心载体覆盖该终端导电体及该导电填充物；并且，仅透过该介电层的开口蚀刻显露的金属基核心载体以形成接点，而不蚀刻穿透该金属基核心载体；以及分别经由无电电镀或电镀逐次配置一在该介电层上的线路层，由该介电层上形成的导电盲孔与该线路层电子互连。
根据本发明一实施例，一半导体芯片的组装制造方法包括将该半导体芯片附着于一具有金属基核心载体的增层载板的步骤，该半导体芯片是在第一方向垂直延伸于该增层载板及该金属基核心载体之外。
根据本发明的另一实施例，该方法包含将一半导体芯片机械性附着至一增层载板，再构成一可电性连接该半导体芯片、该增层载板及一金属基座的接合点。
其组装方法可能包括机械熔接复数个金质凸块至该增层载板的传导垫，形成连接接合点的步骤，例如，施用超声功率(Ultrasonic Power)将该金质凸块置放于该半导体芯片的电极，并将该金质凸块置放于该增层载板的传导垫，形成一金-金(Gold-Gold)连接接合点。
又其组装方法可能亦包括热熔接该金质凸块至该增层载板的传导垫，构成连接接合点。例如，在该半导体芯片及一金属基座施加热及压力，将该金质凸块置放于该半导体芯片的电极，并将焊接置于传导垫上，构成一金锡(Gold-Tin)连接接合点。
根据本发明的另一面，组装方法包括在金属基核心载体蚀刻前形成封装的步骤，因在该金属基核心载体蚀刻后，封装可提供该增层载板机械支撑。
根据本发明的一实施例，该方法包含在形成封装后完全蚀刻金属基核心载体的步骤，因而移除该金属基座与该增层载板间的所有接触区域；亦或，该金属基核心载体的蚀刻仅移除该金属载体的一部分，减少与一第一线路层的接触区域，而不移除接触终端的金属的部分，从而减少而非移除该金属基座与该增层载板间的接触区域。
根据本发明的另一实施例，该方法包含蚀刻该金属基座的一部分，电性隔离个别电路图案的步骤，可形成一绝缘式的基座，在第二方向大致覆盖该线路层，而未覆盖该终端，该绝缘式的基座在第二方向垂直延伸于该半导体芯片、该增层载板及封装材料之外。
如此，该组装方法的整个过程适用性高，并可以独特进步的方式，使用多种成熟连接接合技术，相较于传统封装技术，本发明的组装可大幅增益产量、良率及性能特性，且本发明的组装亦很适合使用可与铜质芯片兼容的材质。
附图说明：
图1是传统增层载板主要部分剖面示意图。
图2是本发明较佳实施例的增层载板剖面示意图。
图3是本发明的半导体装置封装剖面示意图。
图4a是本发明于半导体芯片表面形成金质凸块剖面示意图。
图4b是本发明固定于增层载板的半导体芯片剖面示意图。
图4c是本发明的充填热固性树脂剖面示意图。
图4d是本发明在增层载板上形成的封装剖面示意图。
图4e是本发明移除金属基核心载体后的组装结构剖面示意图。
图5是本发明另一较佳实施例的组装剖面示意图。
标号说明：
多层增层载板210            金属基核心载体220
第一表面220a              终端221
终端金属222               导电填充物223
增层载板230               第一线路层231
第一介电层232             第一层级盲孔233
第二线路层234             第二介电层235
底部235a                  第二层级盲孔236
第三线路层237             防焊电阻层238
开口239                   传导垫240
半导体装置300             半导体芯片301
电极302                   凸块303
终端322                   金属基核心载体320
增层载板330               传导垫340
半导体芯片401             第一、二表面401a、401b
电极402                   金质凸块403
增层载板410               表面410a
热固性树脂430             金属基核心载体420
传导垫440                 封装材料450
第一、二表面450a、450b    半导体芯片500
半导体芯片501             电极502
金质凸块503               金属柱式终端521
封装材料550               增层载板110
核心载板120               第一表面120a、120b
通孔121                   电镀导电体122
树脂123                   第一、二增层载板130、150
第一线路层131、151        第一介电层132、152
第一层级盲孔133           第二线路层134、154
第二介电层135、155        第二层级盲孔136
第三线路层137、157        防焊层138、158开口139
导电垫140、160
具体实施方式：
本发明为一种具消耗性金属基核心载体的半导体芯片制造组装方法，其至少包括下列步骤：
(A)提供一多层增层载板，且该多层增层载板包含一增层载板及一金属基核心载体，于其中，该增层载板包括一第一表面及一相对的第二表面，且该第一表面面对第一方向，由该第二表面接触该金属基核心载体，并在第一方向垂直延伸于该金属基核心载体之外，且该增层载板透过该金属基核心载体作电性连接；
(B)将一半导体芯片以机械方式附着于该多层增层载板上，于其中，该半导体芯片包含一第一表面及一相对的第二表面，且该半导体芯片的第一表面包含一电极；
(C)形成一电子连接接合点，电性连接该增层载板与该半导体芯片的电极；
(D)构成一封装结构，覆盖该半导体芯片及该增层载板，于其中，该封装结构包含一面对第一方向的第一表面、及一面对于相对该第一方向的第二方向的第二表面，且该封装结构在该第一方向垂直延伸于该半导体芯片、该增层载板及该金属基核心载体之外；以及
(E)蚀刻该金属基核心载体，从而形成该半导体芯片的组装，其中，该金属基核心载体的蚀刻包含显露的线路层、介电层及终端，且不显露该第二方向的封装结构，可将一电路图案与其它于该增层载板上形成的电路图案作电隔离。
其中，该步骤(A)增层载板的构装包含在该金属基核心载体上形成复数个凹洞后，置放一终端于该复数个凹洞中，并于该金属基核心载体上逐次置放一线路层；亦或是置放一终端金属于该金属基核心载体，形成一终端，且于该金属基核心载体上逐次置放一线路层，唯该法不在该金属基核心载体上形成复数个凹洞。
依据形成复数个凹洞的方法，该复数个凹洞的形成包含在该金属基核心载体上形成一介电层，且该介电层包含一开口，显露出部分的金属基核心载体及该凹洞，经由该介电层的开口逐次置放一终端金属及一导电填充物在该凹洞中构装该终端，并于一第二方向以该金属基核心载体覆盖该终端导电体及该导电填充物；并且，仅透过该介电层的开口蚀刻显露的金属基核心载体以形成接点，而不蚀刻穿透该金属基核心载体；以及分别经由无电电镀或电镀逐次配置一在该介电层上的线路层，于其中，该线路层的置放包含至少放置两层线路层的上方线路层与一下方线路层，而该介电层则于该两层线路层之间，由该介电层上形成至少一个的导电盲孔与该上、下方线路层电子互连。
请参阅图2所示，为本发明较佳实施例的增层载板剖面示意图。如图所示：本发明提供一种多层增层载板210，且该多层增层载板210具有一金属基核心载体220及一增层载板230，其中，该增层载板230置放于该金属基核心载体220的第一表面220a，其中，该金属基核心载体220可视为一金属基载体，或在某些情况中，当该金属基核心载体220不但非作为载体之用且在蚀刻过程中消耗时，是视为一金属基座，此外，该金属基核心载体220通常是由铜板或其它材质例如铝制成，亦或可经由化学蚀刻或机械去除的合金制成。
该金属基核心载体220具有一终端221，该终端221包含一终端金属222及一导电填充物223，逐次放入该金属基核心载体220的第一表面220a下形成的洞孔(图中未示)中，使用一光阻层(Photo Resist Layer)做为一蚀刻阻挡层(Etch Mask)，其中，该终端金属222通常为一可湿式焊接材质(Solder Wettable Material)，并可为金、锡、银、钯及合金；该导电填充物223是以金属制成，并可为铜、镍、金、银、钯或合金，例如焊锡或导电黏着剂(Conductive Adhesive)。
该终端221从该金属基核心载体220第一表面220a延伸进入，但并未穿透该金属基核心载体220，本质上，在去除该金属基核心载体220的复数部分后，其第一表面220a上的孔洞系提供一预先成形的终端221的形状，其中，该第一表面220a上的第一线路层231包含覆盖在一镍层上的电镀铜层，然而，组成该第一线路层231所使用的各式结合以及不同的金属系统，是视所适用技术的需求而定。今为图示上的便利，该第一线路层231上的镍层及铜层显示为一单一金属导电层，其中，该第一线路层231及该终端金属222可经由电镀操作来分别或同时电镀形成，并使用光阻(图中未示)作为电镀阻挡层，且该些层板系可加性构成(Formed Additively)。
一第一介电层232是以环氧树脂(Epoxy Resin)制成，覆盖于该金属基核心载体220的第一表面220a，并在第一方向覆盖该第一线路层231以及预先形成的终端221。
复数个第一层级盲孔233在该第一介电层232上形成，并显露该第一线路层231的一部分。一第二线路层234是在该第一介电层232上形成，且该第二线路层234之一部分延伸进入该第一层级盲孔233接触该第一线路层231。
一第二介电层235涂布在该第一介电层232，并覆盖在该第二线路层234上，且有复数个第二层级盲孔236在该第二介电层底部235a形成，并显露该第二线路层234。一第三线路层237是在该第二介电层235上形成，该第三线路层237的一部分延伸进入该第二层级盲孔236，并在第一方向接触该第二线路层234。
一防焊电阻层238涂布于该第二介电层235上，并在第一方向覆盖该第三线路层237，该防焊电阻层238上形成复数个开口239，以显露该第三线路层237，并将复数个传导垫240置放入该第三线路层237上的开口239。
藉此，由该金属基核心载体220、预先形成的终端221、第一、二及三线路层231、234、237、第一、二介电层232、235、以及复数个传导垫240，构成本实施例一具有该金属基核心载体220的多数增层载板210。并且，由于本实施例是描述提供具有一个该金属基核心载体220的三层层板的增层载板方法，于此之外，亦可视适用情况依照同样方法，建立不同数量层板的增层载板。
请参阅图3所示，是本发明的半导体装置封装剖面示意图。如图所示：是为一半导体装置300，该半导体装置300包括一半导体芯片301，具有电极302及复数个凸块303，该半导体芯片301翻转固定于一增层载板330的传导垫340之上，其终端322做为下一层级组装互连之用，且预先在一金属基核心载体上形成，并在去除金属基座选定的部分后露出于外。
一制造该半导体装置300的方法，包含前述构造，将依据图4a～图4e进行说明。
请参阅图4a～图4e所示，分别为本发明于半导体芯片表面形成金质凸块剖面示意图、本发明固定于增层载板的半导体芯片剖面示意图、本发明的充填热固性树脂剖面示意图、本发明在增层载板上形成的封装剖面示意图及本发明移除金属基核心载体后的组装结构剖面示意图。如图所示：图4a显示复数个金质凸块403在一半导体芯片401表面的每一电极402上形成，且该金质凸块403可以打线接合(Wire Bonding)或金属电镀的方式形塑为突出或半球之状，其中，该金质凸块403的材质并不仅限于金，亦可使用锡，铜或铝等其它材质。
图4b显示将该半导体芯片401固定于一为金属基的增层载板410。首先将该半导体芯片401第一表面401a具有的金质凸块403面对下方，再施加热与压力于该半导体芯片401，以将该金质凸块403打造进入该增层载板410上的传导垫440，由于该金质凸块403接触并电性连接该电极402至各自的电镀传导垫440，使所有的电极402焊接区可共同电性连接及缩减穿透一金属基核心载体420。在这样覆晶排列中，该半导体芯片401第一表面401a面朝下方接触该增层载板410，而该半导体芯片401第二表面401b则面朝上方，与该增层载板410背离，向外露出。
图4c显示一热固性树脂430被加热硬化之后，可作为将该半导体芯片401与该增层基板410紧密贴合的黏着剂，该热固性树脂430不仅接触该半导体芯片401的第一表面401a与该增层基板410间作延展，并且亦同时接触该半导体芯片401的外缘。
图4d显示于该增层基板410上形成封装。将一具有第一表面450a及一相对的第二表面450b的封装材料450封装于增导基板410上，以该第一表面450a面对上方，另一相对的第二表面450b面对下方，由该封装材料450向上延展于该半导体芯片401、该热固性树脂430及该增层载板410之外，于其中，该封装材料450接触该半导体芯片401的第二表面401b，自该半导体芯片401外缘接触该热固性树脂430及该增层载板410的表面410a，虽然该封装材料450覆盖于该金属基核心载体420上，但由于该增层载板410的缘故，因此是与该金属基核心载体420隔离，其中，该封装材料450为一固态黏性可压缩的保护层，可做为环境的防护，不仅可提供芯片耐湿性及防尘，而且可在该金属基核心载体420移除后，可机械性支撑该增层载板410。
该封装材料450可使用各式的技术置放，包括印刷及注压成型，例如可将该封装材料450印在该半导体芯片401及该增层载板410上做为环氧黏着剂(Epoxy Paste)使用，待固化或硬化形成一固态黏性保护层；另一方面，该封装材料450亦非必需接触该半导体芯片401或该增层载板410。
如，在将该半导体芯片401贴附于该增层载板410后，可在该半导体芯片401上置放一外层圆顶封装体(Glob-Top)，而后在该外层圆顶封装体上构装该封装材料450，而其环氧黏着剂或铸模材料，则在此技术中为人所熟知。
该封装材料450不仅可提供该半导体芯片401及该增层载板410主要的机械性支撑，同时也可减轻该增层载板410的机械性压力，在该金属基座420移除后尤可见其功效；另外，在湿式化学蚀刻以及其后的清洗步骤(例如以蒸馏水冲洗及送风)时，该封装材料450亦可保护该半导体芯片401、该增层载板410、以及终端不受机械损害。
图4e显示该金属基核心载体以背侧湿式化学蚀刻法将全体的金属基核心载体去除所成的组装结构。例如，当顶端的水雾喷头被撤掉时，底部的水雾喷头可喷出湿式化学蚀刻溶剂至该金属基核心载体，或者，由于该封装材料450可提供前侧防护，因此亦可将整体结构浸泡于湿式化学蚀刻溶剂中。
在实施湿式化学蚀刻时，由于与镍、金、树脂、防焊层及铸模材料有关，因此湿式化学蚀刻时大多选择铜；也因此，由于与第一线路层的镍层、凸块的金、终端金属、树脂、及封装材料有关，因此大多选择该金属基座。再者，该第一线路层上的镍层，及凸块终端金属的金可防护该第一线路层下方的铜层，及凸块终端不受湿式化学蚀刻，因此，不会去除太多的第一线路层、凸块终端、树脂及封装材料；另外，该半导体芯片、凸块及较高的线路层亦不会暴露于湿式化学蚀刻中。
因此该湿式化学蚀刻主要是去除该金属基座，以该湿性化学蚀刻消除该金属基核心载体与该第一线路层间的接触区域、该金属基核心载体与该第一电介层间的接触区域、及该金属基核心载体与预先形成的终端间的区域。藉此，由该湿式化学蚀刻使该第一线路层、该第一介电质层、及预先成形的终端予以显露，而显露该封装材料及该半导体芯片。
适合作为湿式化学蚀刻的溶剂为一种含有碱性氨(Alkaline Ammonia)的溶剂，并可藉由错误试验中建立最佳蚀刻时机，进而能去除该金属基座，且不至于过度将电路系统及预先成形的终端暴露于湿式化学蚀刻。
请参阅图5所示，为本发明另一较佳实施例的组装剖面示意图。如图所示：一半导体芯片500的组装制作方法，包含将一半导体芯片501机械附着于多层增层载板的步骤，于其中，该半导体芯片501包含电极502、复数个在该电极502上形成的金质凸块503、及一覆盖在该半导体芯片501与该增层载板上的封装材料550。首先选择性蚀刻一金属基座(图中未示)，以形成一金属柱式终端521。
该金属柱式终端521仅在该封装材料550覆盖该半导体芯片501后形成，不仅可提供机械性支撑，且组装过程便利。因为在组装程序实施时，若该金属柱式终端521先于该半导体芯片501组装前形成，则为避免损害该金属柱式终端521，其载体需经特别操作；此外，若有需要，其可置放一焊接材料(图中未示)于该金属柱式终端521，以形成一焊接终端。
藉由选择性蚀刻该金属基座，形成该金属柱式终端521，使成为一突起部分的配置，在第二方向垂直延伸于该增层载板之外，因为在该金属基座的第二表面置放有一光阻罩(图中未示)或金属罩(图中未示)，藉此可限定选择欲蚀刻的部分，因而在光阻下的金属基座的部份可在蚀刻以后被保留。
以上所述的半导体芯片组装仅具示范性，仍应考虑其它诸多实施例，例如，以上所述的半导体芯片翻转的安排，当该半导体芯片未倒转时，可转换至一线路接合组装模式；同样地，预先成形的终端可视设计与信赖度的考虑而有各种形状，例如一锥形柱式终端、一平底终端或一弧形突起状。
导电充填物不需将凹洞完全填满；同样地，在蚀刻该金属基座时亦不需完全去除，如，在该金属基座与终端隔离的一部分可完整保留，藉以提供一散热功能。
线路层可以各种导电金属制成，包括铜、金、镍、银、钯、锡、及其合成物与合金。该线路层的较佳组构，是依制程兼容性、设计与可信赖度等因素，以及线路层的可扇进、扇出的功能而定，在该半导体芯片组装技术领域中，是为本技术领域的技术人员所能理解。
可使用多种技术将该第一线路层置放于金属基核心载体，包括电镀或无电镀。例如，该第一线路层包含一在一铜质基座上电镀的无铜层，其后是一在无铜层上电镀的铜质层，于其中，适合电镀程序的无铜层包括了镍、金、钯及银。待封装形成之后，实施湿式化学蚀刻，因与无铜层有关，因此湿式化学蚀刻时大多选择铜来蚀刻该铜质基座，以露出该第一线路层，而不除去该铜质层或该无铜层。该无铜层提供一蚀刻停止处，可防止湿式化学蚀刻去除该铜质层；另外，于本发明中，该第一线路层与该金属基座的金属属相异的材质，即便一多层载板电路线(Multi-Layer Routing Line)包含一例如与以上描述范例中的金属基座类似的单一层板，同样的，系可以同样的方法形成终端导电，并与该第一线路层同时形成。
视下一层级的组装需求，可使用印刷或配置技术，将一焊接材料或焊接球置放于终端。
在本发明背景中，任何埋封入封装材料中的芯片，系经由一包含增层载板的电子传导途径连接终端，意味着该增层载板是处于个别终端以及任何埋封于该封装材料的芯片间的电子传导途径中。
这与埋封入该封装材料是单一芯片或多芯片完全无关，并且与电子传导途径是包含或要求一被动组件，例如电容器或电阻器完全无关，亦也与多芯片系否以多连接接合点电子连接至增层载板完全无关。只要每一电子传导途径包含增层载板，与多芯片是否以不同的电子传导途径电子连接至终端也完全无关。
第一与第二垂直方向非依组装定位，对熟知此项技术的人而言至为明显。例如，该封装材料在第一方向垂直延伸于该增层载板之外，终端在第二方向垂直延伸于该增层载板之外，皆与组装是否被倒转及/或固定于印刷电路板无关。同样地，位于该增层载板中的线路层横向延伸，该增层载板中的盲孔垂直延伸，亦无关乎组装是否反转、倒转或排序，因此，第一方向及第二方向各自相对，与横向成直角，此外，该半导体芯片显露在该增层载板及终端之上；该封装材料显露在该半导体芯片之上。而为了各图间比较上的便利，在所有的图示中，该增层载板及终端具有一单独定位，然而在各种制造平台上，组装及其对象可能是相反的。
本发明有利之处，是在于该半导体芯片的组装可在一固态支撑嵌板(solid supportingpanel)上方便制造，因此能够改善尺寸稳定性与控管上的问题。其方法不仅值得信赖，且价格低廉，特别是在高性能的半导体芯片及模块的适用上。藉由使用热压缩覆晶接合(Thermo-Compression Bonding)技术或热超声覆晶接合(Thermo-Sonic Bonding)技术时，并利用该金属基核心载体提供一三维稳固且具高热传导及坚固的支撑，在该金质凸块与金质的传导垫间的热超声接合所形成的黄金材质整体结构中，由其独特的金属性金-金(Gold-Gold)接合，可于固定该半导体芯片的阶段时，提供卓越的接合强度，进而可确保该半导体芯片与该增层载板间一可靠的接合，此外，在该金属基核心载体提供的高热传导不仅可促进热超声接合，同时于互连时亦可保持低接触电阻并维持高电流，因而可提供优良的高频性能(低电感)。
由于本发明于组装时非使用传统核心，因此讯号的整合更为良好，并具更佳的机械可靠度；并且，该金属基核心载体为一消耗性金属，并非载板整体的一部分，所以其载板非常之薄，在该金属基核心载体被蚀刻并移除后，系由该封装材料机械性支撑并防护该半导体芯片与该增层载板，且由该增层载板提供复杂的电子线路性能，以确保电路图案的已知介电质，进而可确实掌握电性特性。
本发明在组装上的特点，系为金属的终端预先形成，因此可为之后支柱组装(Post-Assembly)焊接终端球(Solder Terminal Ball)的过程提供更佳的载板层级可靠度，因而可大幅改善制程操作及制造良率。此外，本发明更可配合各种芯片层级互连技术灵活组装，诸如覆晶接合(Flip Chip)、打线固定(Wire Bonds)或卷带式自动接合(TapeAutomated Bonding，TAB)引线等，系不需额外的工具与支承构架即可完成。再者，于制造组装时所使用的材质更可与铜质芯片及无铅环境兼容。
综上所述，本发明的具消耗性金属基核心载体的半导体芯片制造组装方法，可有效改善现有技术的种种缺点，整个过程适用性高，并可以独特进步的方式，使用多种成熟连接接合技术，因此，相较于传统封装技术，本发明的组装可大幅增益产量、良率及性能特性。除此之外，本发明的组装亦很适合使用可与铜质芯片兼容的材质，进而能使本发明更进步、更实用、更符合使用者的所须，确已符合发明专利申请的要件，依法提出专利申请。
惟以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围；故，凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (11)

1.一种具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：至少包含下列步骤：
A、提供一多层增层载板；该多层增层载板包含一增层载板及一金属基核心载体，该增层载板包括一第一表面及一相对的第二表面，且该第一表面面对第一方向，由该第二表面接触该金属基核心载体，并在第一方向垂直延伸于该金属基核心载体之外，且该增层载板透过该金属基核心载体作电性连接；
B、将一半导体芯片以机械方式附着于该多层增层载板上；该半导体芯片包含一第一表面及一相对的第二表面，且该半导体芯片的第一表面包含一电极；
C、形成电子连接接合点，电性连接该增层载板与该半导体芯片的电极；
D、构成封装结构，覆盖该半导体芯片及该增层载板；该封装结构包含一面对第一方向的第一表面、及一面对于相对该第一方向的第二方向的第二表面，且该封装结构在该第一方向垂直延伸于该半导体芯片、该增层载板及该金属基核心载体之外；以及
E、蚀刻该金属基核心载体，从而形成该半导体芯片的组装。
2.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述增层载板的构装包含在该金属基核心载体上形成数个凹洞后，置放终端于该数个凹洞中，以及于该金属基核心载体上逐次置放线路层。
3.如权利要求2所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述数个凹洞的形成包含在该金属基核心载体上形成介电层，且该介电层包含开口，该开口显露出部分的金属基核心载体，以及透过该介电层的开口，蚀刻显露的金属基核心载体，而不蚀刻穿透该金属基核心载体。
4.如权利要求2所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述终端导电体的置放包含在该金属基核心载体上形成介电层，且该介电层包含开口，系显露出该凹洞的部分，以及经由该介电层的开口逐次置放终端金属及导电填充物，在该凹洞中构装该终端，并于一第二方向以该金属基核心载体覆盖该终端金属及该导电填充物。
5.如权利要求2所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述线路层的逐次置放包含至少放置两层线路层的上方线路层与下方线路层，以及在该两层线路层间的介电层。
6.如权利要求5所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述线路层的逐次置放透过该介电层上至少一个导电盲孔，连接该上方线路层与该下方线路层。
7.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述增层载板的构装包含置放终端金属于该金属基核心载体形成终端，以及于该金属基核心载体上逐次置放线路层。
8.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述方法进一步包含在该金属基核心载体于蚀刻之前，将该半导体芯片附着于该增层载板，并将二者互相连接。
9.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述金属基核心载体于蚀刻之前进行该封装。
10.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述金属基核心载体的蚀刻包含显露的线路层、介电层、及终端，且不显露第二方向的封装结构。
11.如权利要求1所述的具消耗性金属基核心载体的半导体芯片制造组装方法，其特征在于：所述金属基核心载体的蚀刻是将一电路图案与其它于该增层载板上形成的电路图案作电隔离。
CN 200810304557 2008-09-19 2008-09-19 具消耗性金属基核心载体的半导体芯片制造组装方法 Pending CN101677069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810304557 CN101677069A (zh) 2008-09-19 2008-09-19 具消耗性金属基核心载体的半导体芯片制造组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810304557 CN101677069A (zh) 2008-09-19 2008-09-19 具消耗性金属基核心载体的半导体芯片制造组装方法

Publications (1)

Publication Number Publication Date
CN101677069A true CN101677069A (zh) 2010-03-24

Family

ID=42029575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810304557 Pending CN101677069A (zh) 2008-09-19 2008-09-19 具消耗性金属基核心载体的半导体芯片制造组装方法

Country Status (1)

Country Link
CN (1) CN101677069A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970835A (zh) * 2011-09-02 2013-03-13 悦虎电路(苏州)有限公司 一种hdi线路板上盲孔的制作方法
CN106158792A (zh) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 半导体封装及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970835A (zh) * 2011-09-02 2013-03-13 悦虎电路(苏州)有限公司 一种hdi线路板上盲孔的制作方法
CN102970835B (zh) * 2011-09-02 2014-04-02 悦虎电路(苏州)有限公司 一种hdi线路板上盲孔的制作方法
CN106158792A (zh) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 半导体封装及其制造方法

Similar Documents

Publication Publication Date Title
CN100562991C (zh) 半导体封装结构及其形成方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US8283767B1 (en) Dual laminate package structure with embedded elements
CN100364090C (zh) 轻薄叠层封装半导体器件及其制造工艺
CN101252096B (zh) 芯片封装结构以及其制作方法
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
CN103681365B (zh) 层叠封装结构及其制作方法
US20070096265A1 (en) Multiple die integrated circuit package
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US20070066139A1 (en) Electronic plug unit
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
WO2004013910A1 (en) Microelectronic adaptors, assemblies and methods
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
TWI471991B (zh) 半導體封裝
US6596620B2 (en) BGA substrate via structure
CN101877334B (zh) 具散热增益的半导体装置
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
CN110139476A (zh) 在封装上的pcb模块
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
CN101677069A (zh) 具消耗性金属基核心载体的半导体芯片制造组装方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN101937901B (zh) 线路基板及其制作方法与封装结构
CN101866889A (zh) 无基板芯片封装及其制造方法
EP1848029B1 (en) Carrying structure of electronic components
JP3450477B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100324