CN101877334B - 具散热增益的半导体装置 - Google Patents

具散热增益的半导体装置 Download PDF

Info

Publication number
CN101877334B
CN101877334B CN2009103019140A CN200910301914A CN101877334B CN 101877334 B CN101877334 B CN 101877334B CN 2009103019140 A CN2009103019140 A CN 2009103019140A CN 200910301914 A CN200910301914 A CN 200910301914A CN 101877334 B CN101877334 B CN 101877334B
Authority
CN
China
Prior art keywords
semiconductor device
zone
connection pad
insulating barrier
sheet metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009103019140A
Other languages
English (en)
Other versions
CN101877334A (zh
Inventor
陈振重
王家忠
林文强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Priority to CN2009103019140A priority Critical patent/CN101877334B/zh
Publication of CN101877334A publication Critical patent/CN101877334A/zh
Application granted granted Critical
Publication of CN101877334B publication Critical patent/CN101877334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具散热增益的半导体装置，包括一整合型金属基板，该整合型金属基板包括蚀刻线路、介电材料、厚铜置晶散热接垫以及多个电性接脚接垫。本发明半导体装置的特色在于芯片能与厚铜置晶散热接垫直接结合，以提供芯片运作时良好的散热结构；另外，本半导体装置内的整合型金属基板由于具有介电材料，可使蚀刻线路获得支撑而独立于电性接脚接垫之外，因此可提高设计自由度并容许较精细线路的布线以强化电子组件相连时所需的绕线。同时，亦由于线路具有介电材料的支撑，其防焊层能形成于线路上以便稳妥地放置焊接组件。本发明可有效改善传统封装塑料基板散热差、导线架绕线能力不足以及因无放置焊接组件功能而导致电性不佳等问题。

Description

具散热增益的半导体装置
技术领域
本发明涉及一种具散热增益的半导体装置，尤指一种可改善传统封装塑料基板散热差、导线架绕线能力不足以及因无放置焊接组件功能而导致电性不佳等问题的半导体装置。
背景技术
随着半导体技术不断发展，半导体装置所承载的芯片亦趋向高度整合化以提供电子产品所要求的运作速度及功能，然此同时芯片运作所产生的热量亦相对地增加。以往一般以导线架进行封装，使用导线架封装虽可获得良好的散热效果，但其无精细线路的布线能力。至于另一解决方案为使用塑料基板以获得良好的绕线能力，然塑料基板封装其主体为塑料材质，因此散热性差。
在一般半导体装置的制作上，传统的散热路径为由芯片、黏合胶、基板至基板下方的导热焊球而传递至外界，不仅散热路径长，且散热效率往往不足，为解决此散热效率问题，一般在传统半导体装置结构上常贴附一导热性佳的金属材料制成的散热片(Stiffener)，使芯片产生的热量得传递至散热片而散逸。而采用此种散热结构的半导体装置已在美国专利公开公报第6906414号中揭露出来。该半导体装置的封装结构如图23所示，该半导体装置4大致包括一基板41、黏合于该基板41上的芯片42、贴附于该芯片42的散热片43、以及用于包覆该基板41、该芯片42与该散热片43的封胶体44。该散热片43的基部具有一凹陷部431及一相对凸出部432，可使该芯片42产生的热量藉由该散热片43的凹陷部431传递至凸出部432而散逸至该半导体装置4外。然而，由于此种封装结构其散热片43与基板41并非一体的结构，意即该装置4的基板41与散热片43为两种不同制程所完成的结构，因此在配置一基板后还必须设置一散热片结构，不仅得花费另一制程成本，且相对其制程时间亦得延长，故此项技术实不符合业界大量量产的考虑。
有鉴于此，美国专利公开公报第6541832号揭露一种具有散热片的半导体装置，如图24所示，该半导体装置5上的芯片51与其散热片52贴合，藉此使该芯片51产生的热量得直接传递至该散热片52而散逸。然而，此种封装结构虽能结合基板与散热片的功能而达成散热的目的，唯其整体结构不仅绕线不佳，无法达成精细线路的制作，并且亦无接地功能，当该半导体装置运作时，由于无接地的配置，因此易造成结构稳定性不佳，而使电性效率不彰的缺点。
另外，美国专利公开公报第6528882号系揭露一种从挖洞达成散热的半导体装置。如图25所示，该揭露的半导体装置6大致上包括一基板61、黏合于该基板61上的芯片62、以及用于包覆该基板61及该芯片62的封胶体63。其中该基板61包括一金属核心层611、一配置于该金属核心层611上表面的第一图形线路层612、一配置于该金属核心层611下表面的第二图形线路层613、一配置于该第一图形线路层612与该金属核心层611间的第一绝缘层614、以及一配置于该第二图形线路层613与该金属核心层611间的第二绝缘层615。利用在该第二图形线路层613与该第二绝缘层615以镭射钻孔钻出多数个盲孔64，并显露出该金属核心层611的下表面，再进一步充填一导热材料65形成一散热球66，使该散热球66与设置于该第二图形线路层613下方球垫67上的锡球68于同一层次，如是使产生的热可从该芯片62通过该金属核心层611后能直接地转移通过该些散热球66，藉此提供芯片一个极短的热扩散路径。然而，此种封装结构虽能达成散热的目的，唯其在处理制程上系于整体结构完成后，需再另外制作镭射盲孔及充填导热材料始得以获得此具散热改良的装置，因此以该项技术欲改良结构散热的同时，亦具有得另外花费镭射钻孔等制程的成本及其时间的缺点，同样费时费力且费工。
发明内容
本发明的主要目的在于，克服已知技艺所遭遇的上述问题并提供一种可使散热效果增益、布线能力较佳以及含放置焊接组件功能而使整体结构稳定以提供良好的电性效率的具散热增益的半导体装置。
为达以上目的，本发明所采用的第一种技术方案是：一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，该金属基板包含一金属板材、一第一绝缘层及一第二绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域，而该第二绝缘层则设置在该些图案化线路区域与该置晶接垫区域之间；在该金属板材的下部则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该第一绝缘层则设置在该些电性接垫区域与该些接脚区域之间；该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及该成型材料用以封装该半导体芯片以及该金属基板的上部。
本发明所采用的第二种技术方案是：一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，该金属基板包含一金属板材及一绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域；在该金属板材的下部则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该绝缘层则设置在该些电性接垫区域与该些接脚区域之间；该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及该成型材料用以封装该半导体芯片以及该金属基板的上部。
本发明所采用的第三种技术方案是：一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，该金属基板包含一金属板材及一绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域，而该绝缘层则设置在该些图案化线路区域与该置晶接垫区域之间；在该金属板材的下部则包括有一与置晶接垫区域相连的凸状电性接垫区域，以及含指定数目的柱状接脚区域；该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及该成型材料用以封装该半导体芯片以及该金属基板的上部。
与现有技术相比，本发明所具有的有益效果为：本发明利用于厚铜蚀刻线路时所选择性地保留位于置晶位置下方的铜板，可提供置晶散热接垫区域，使芯片能与厚铜置晶散热接垫直接结合，有效地提供芯片运作时良好的散热结构；有别于传统导线架半导体封装有限绕线能力的缺点，本发明内的整合型金属基板由于具有介电材料，可使蚀刻线路获得支撑而独立于电性接脚接垫之外，因此可提高设计自由度并容许较精细线路的布线以强化电子组件相连时所需的绕线。同时，亦由于线路具有介电材料的支撑，可使防焊层能形成于线路之上以便稳妥地放置焊接组件。
附图说明
图1系本发明第一较佳实施例的半导体装置剖面示意图。
图2系本发明第一较佳实施例的半导体装置(一)剖面示意图。
图3系本发明第一较佳实施例的半导体装置(二)剖面示意图。
图4系本发明第一较佳实施例的半导体装置(三)剖面示意图。
图5系本发明第一较佳实施例的半导体装置(四)剖面示意图。
图6系本发明第一较佳实施例的半导体装置(五)剖面示意图。
图7系本发明第一较佳实施例的半导体装置(六)剖面示意图。
图8系本发明第一较佳实施例的半导体装置(七)剖面示意图。
图9系本发明第一较佳实施例的半导体装置(八)剖面示意图。
图10系本发明第一较佳实施例的半导体装置(九)剖面示意图。
图11系本发明第一较佳实施例的半导体装置(十)剖面示意图。
图12系本发明第一较佳实施例的半导体装置(十一)剖面示意图。
图13系本发明第一较佳实施例的半导体装置(十二)剖面示意图。
图14系本发明第一较佳实施例的半导体装置(十三)剖面示意图。
图15系本发明第一较佳实施例的半导体装置(十四)剖面示意图。
图16系本发明第一较佳实施例的半导体装置(十五)剖面示意图。
图17系本发明第一较佳实施例的半导体装置(十六)剖面示意图。
图18系本发明第一较佳实施例的半导体装置(十七)剖面示意图。
图19系本发明第一较佳实施例的半导体装置(十八)剖面示意图。
图20系本发明第一较佳实施例的半导体装置(十九)剖面示意图。
图21系本发明第二较佳实施例的半导体装置剖面示意图。
图22系本发明第三较佳实施例的半导体装置剖面示意图。
图23系已知的半导体封装装置剖面示意图。
图24系另一已知的半导体封装装置剖面示意图。
图25系再一已知的半导体封装装置剖面示意图。
标号对照：
(本发明部分)
半导体装置1、2、3
金属基板10
金属板材101
上部101a
下部101b
第一、二绝缘层102、103
图案化线路接合层104
置晶接垫接合层105
电性接垫接合层106
接脚接合层107
凸状电性接垫接合层108
柱状接脚接合层109
半导体芯片11
成型材料12
第一、二阻层20、21
第一开口22
第一凹槽23
第三阻层24
第二开口25
第四、五阻层26、27
第三开口28
第二凹槽29
细线电路30
防焊层31
第四开口32
被动组件33
(已用部分)
半导体装置4
基板41
芯片42
散热片43
凹陷部431
凸出部432
封装胶体44
半导体装置5
芯片51
散热片52
半导体装置6
基板61
金属核心层611
上、下表面611a、611b
第一、二图形线路层612、613
第一、二绝缘层614、615
芯片62
封装胶体63
盲孔64
导热材料65
散热球66
球垫67
锡球68
具体实施方式
请参阅图1所示，为本发明第一较佳实施例的半导体装置剖面示意图。如图所示：本发明为一种具散热增益的半导体装置，至少包括一具完整线路面与完整接脚面的金属基板10、一半导体芯片11及一成型材料12所组成。
该金属基板10包含一金属板材101、一第一绝缘层102及一第二绝缘层103。其中该金属板材101包含一上部101a及一相对于上部的下部101b，并且在该金属板材101的上部101a包括一置晶接垫区域及多数个图案化线路区域，而该第二绝缘层103则设置在该些图案化线路区域与该置晶接垫区域之间；在该金属板材101的下部101b则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该第一绝缘层102则设置在该些电性接垫区域与该些接脚区域之间，于其中，该接脚区域与该电性接垫区域及该第一绝缘层102在同一层次，且该些图案化线路区域、置晶接垫区域、电性接垫区域及接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成，并分别形成图案化线路接合层104、置晶接垫接合层105、电性接垫接合层106以及接脚接合层107。
该半导体芯片11含有多数个输入/输出(I/O)接垫(图中未示)，且该半导体芯片11黏结该金属基板10的置晶接垫接合层105，并由该些I/O接垫电性连接至该些图案化线路区域。
该成型材料12用以封装该半导体芯片11以及该金属基板10的上部，于其中，该成型材料12并无连接于该第一绝缘层102。以上所述，构成一全新且具散热增益的半导体装置1。
于一实施例中，该金属板材101可为铜及其合金、铝、合金42、钢、镍及其它导热材料；该金属板材101的厚度可为0.05毫米(mm)～0.5毫米(mm)；该图案化线路接合层104、置晶接垫接合层105、电性接垫接合层106以及接脚接合层107作为电源端子及/或接地端子，且上述各接合层104～107的材料可为镍(Ni)、金(Au)、钯(Pd)、锡(Sn)、银(Ag)及其组合；该些绝缘层(102、103)的材料可为防焊绿漆、玻璃纤维与环氧树脂所组成材料、双马来亚酰胺-三氮杂苯树脂(BismaleimideTriazine，BT)及环氧树脂。
请参阅图2～图20所示，本发明于上述图1实施例中，首先提供一厚度为0.125mm的铜及其合金作为该金属板材101，并分别于该金属板材101的上部101a以干膜贴合(Dry Film Lamination)、湿式旋转涂布(Wet Spin Coating)或帘幕涂布(CurtainCoating)等方式涂布一高感旋旋旋旋光性高分子材料的第一阻层20，以及于该金属板材101的下部101b涂布一高感旋旋旋旋光性高分子材料的第二阻层21，并在该第二阻层21上形成多数个第一开口22，以显露其下该金属板材101的下部101b，而其上部101a的第一阻层20则为完全覆盖状。接着对该些第一开口22下方已显露的铜部分通过酸性蚀刻或碱性蚀刻等蚀刻方式形成多数个第一凹槽23，并以剥离的方式移除该第一、二阻层(20、21)，使该金属板材101的下部101b形成电性接垫区域及接脚区域，随后，形成一第一绝缘层102于该些第一凹槽23中，并显露出该些电性接垫区域及接脚区域，藉此，由该第一绝缘层102为该些电性接垫区域及接脚区域提供电性隔离。并进一步为后续从该金属板材101上部101a形成的细线布线电路提供机械性支撑。其中，该金属板材101亦可为铝、合金42、钢、镍及其它导热材料。
接着于该金属板材101的上部101a涂布一高感旋旋旋旋光性高分子材料的第三阻层24，并于该第三阻层24上形成多数个第二开口25，以显露其下作为置晶接垫区域的金属板材101上部101a。之后分别于多数个第二开口25上电镀一接合层，以形成预作的图案化线路接合层104与置晶接垫接合层105，以及于该金属板材101下部101b的电性接垫区域及接脚区域分别形成电性接垫接合层106及接脚接合层107，并由此以镍/金为材料的接合层104～107提供电性接合的接口。随后剥离该第三阻层，再分别于该金属板材101的上部101a及该些接合层(104、105)上贴合一高感旋旋旋旋光性高分子材料的第四阻层26，以及于该金属板材101的下部101b、该些接合层(106、107)及该第一绝缘层102上涂布贴合一高感旋旋旋旋光性高分子材料的第五阻层27，并在该第四阻层26上形成多数个第三开口28，以显露其下该金属板材101的上部101a，而其下部101b的第五阻层27则为完全覆盖状。接着对该些第三开口28下方已显露的金属板材101进行蚀刻以形成多数个第二凹槽29，并显露其下该第一绝缘层102。至此，从该金属板材101的上部101a形成细线电路30，完成铜板蚀刻线路的制作。其中，该细线电路30由该第一绝缘层102与该电性接垫区域及该接脚区域所支撑。
接着，剥离该第四、五阻层，并于多数个第二凹槽29内形成一第二绝缘层103，再于该细线电路30、该些接合层104、105及该第二绝缘层103表面涂布一防焊层31，并于该防焊层31上形成多数个第四开口32，以显露其下的图案化线路接合层104与置晶接垫接合层105。其中，该第二绝缘层103与该防焊层31可为同一材质，并且亦可同时施作。至此，构成本发明的整体具有完整线路面与完整接脚面的金属板材101、第一绝缘层102及第二绝缘层103等部分的整合型金属基板10。
接着于该些第四开口32中的图案化线路接合层104与置晶接垫接合层105表面先后黏结一被动组件33及一半导体芯片11，并对该半导体芯片11与该金属基板10进行打线接合，使该半导体芯片11上的I/O接垫与该金属基板10上的图案化线路区域电性连接。最后，再以一成型材料12封装该半导体芯片11、该图案化线路区域以及在该金属基板10上部的第二绝缘层103。至此，完成一具散热增益的半导体装置1(如图1所示)。
请参阅图21所示，为本发明第二较佳实施例的半导体装置剖面示意图。如图所示：在第二较佳实施例中，相较于第一实施例(即图1所示)，本实施例将其上部第二绝缘层消除，并将该成型材料直接连接至下部第一绝缘层。因此，本发明具散热增益的半导体装置至少包括一具完整线路面与完整接脚面的金属基板10、一半导体芯片11及一成型材料12所组成。
该金属基板10包含一金属板材101及一绝缘层102。其中该金属板材101包含一上部101a及一相对于上部的下部101b，并且在该金属板材101的上部101a包括一置晶接垫区域及多数个图案化线路区域；在该金属板材101的下部101b则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该绝缘层102则设置在该些电性接垫区域与该些接脚区域之间。于其中，该接脚区域与该电性接垫区域及该绝缘层102在同一层次，且该些图案化线路区域、置晶接垫区域、电性接垫区域及接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成，并分别形成图案化线路接合层104、置晶接垫接合层105、电性接垫接合层106以及接脚接合层107。
该半导体芯片11含有多数个I/O接垫，且该半导体芯片11黏结于该金属基板10的置晶接垫区域表面，并由该些I/O接垫电性连接至该些图案化线路区域。
该成型材料用以封装该半导体芯片11以及该金属基板10的上部。以上所述，构成一全新且具散热增益的半导体装置2。
请参阅图22所示，为本发明第三较佳实施例的半导体装置剖面示意图。如图所示：于第三较佳实施例中，相较于第一实施例(即图1所示)，本实施例将其下部第一绝缘层消除，使其下部形成凸状接脚。因此，本发明具散热增益的半导体装置至少包括一具完整线路面与完整接脚面的金属基板10、一半导体芯片11及一成型材料12所组成。
该金属基板10包含一金属板材101及一绝缘层103。其中该金属板材101包含一上部101a及一相对于上部的下部101b，并且在该金属板材101的上部101a包括一置晶接垫区域及多数个图案化线路区域，而该绝缘层103则设置在该些图案化线路区域与该置晶接垫区域之间；而在该金属板材101的下部101b则包括有一与置晶接垫区域相连的柱状电性接垫区域，以及含指定数目的凸状接脚区域，于其中，该柱状接脚区域相同于该凸状电性接垫区域的高度，且该柱状接脚区域与该绝缘层103不形成在同一平面；该些图案化线路区域、置晶接垫区域、凸状电性接垫区域及柱状接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成，并分别形成图案化线路接合层104、置晶接垫接合层105、凸状电性接垫接合层108以及柱状接脚接合层109。
该半导体芯片11含有多数个I/O接垫，且该半导体芯片11黏结于该金属基板10的置晶接垫区域表面，并由该些I/O接垫电性连接至该些图案化线路区域。
该成型材料12用以封装该半导体芯片11以及该金属基板10的上部。以上所述，构成一全新且具散热增益的半导体装置3。
由上述可知，本发明为一种具散热增益的半导体装置，包括一以整合型金属基板为基础的半导体装置。该整合型金属基板包括蚀刻线路、介电材料、厚铜置晶散热接垫以及多数个电性接脚接垫。其特色在于，有别于传统塑料基板封装有限散热能力的缺点，本半导体装置可使芯片能与厚铜置晶散热接垫直接结合，以提供芯片运作时良好的散热结构；另外，有别于传统导线架半导体封装有限绕线能力的缺点，本半导体装置内的整合型金属基板由于具有介电材料，可使蚀刻线路获得支撑而独立于电性接脚接垫的外，因此可提高设计自由度并容许较精细线路的布线以强化电子组件相连时所需的绕线。同时，亦由于线路具有介电材料的支撑，其防焊层能形成于线路的上以便稳妥地放置焊接组件。
藉此，本发明具散热增益的半导体装置可有效达到改善传统封装塑料基板散热差、导线架绕线能力不足以及因无放置焊接组件功能而导致电性不佳等问题。
综上所述，本发明一种具散热增益的半导体装置可有效改善已用的种种缺点，利用于厚铜蚀刻线路时所选择性地保留位于置晶位置下方的铜板，可提供置晶散热接垫区域，使芯片能与厚铜置晶散热接垫直接结合，有效地提供组件散热的所需，同时并可以其较精细线路布线的基板提供电子组件相连时所需的绕线，因此可有效改善传统封装塑料基板散热差、导线架绕线能力不足以及因无放置焊接组件功能而导致电性不佳等问题。

Claims (26)

1.一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，其特征在于：
该金属基板包含一金属板材、一第一绝缘层及一第二绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域，而该第二绝缘层则设置在该些图案化线路区域与该置晶接垫区域之间；在该金属板材的下部则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该第一绝缘层则设置在该些电性接垫区域与该些接脚区域之间；
该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及
该成型材料用以封装该半导体芯片以及该金属基板的上部。
2.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该成型材料并无连接于该第一绝缘层。
3.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该第一、二绝缘层的材料为防焊绿漆、玻璃纤维与环氧树脂所组成材料、双马来亚酰胺三氮杂苯树脂或环氧树脂。
4.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该接脚区域与该电性接垫区域及该第一绝缘层在同一层次。
5.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该些图案化线路区域与该置晶接垫区域及该第二绝缘层在同一层次。
6.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该些图案化线路区域、置晶接垫区域、电性接垫区域及接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成。
7.根据权利要求6所述的具散热增益的半导体装置，其特征在于，该接合层的材料包括镍、金、钯、锡、银及其组合。
8.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该金属板材为铜及其合金、铝、钢、镍。
9.根据权利要求1所述的具散热增益的半导体装置，其特征在于，该金属板材的厚度为0.05毫米～0.5毫米。
10.一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，其特征在于：
该金属基板包含一金属板材及一绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域；在该金属板材的下部则包括有一与置晶接垫区域相连的电性接垫区域，以及含指定数目的接脚区域，而该绝缘层则设置在该些电性接垫区域与该些接脚区域之间；
该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及
该成型材料用以封装该半导体芯片以及该金属基板的上部。
11.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该成型材料系与该些电性接垫区域与该些接脚区域间的绝缘层连接。
12.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该绝缘层的材料为防焊绿漆、玻璃纤维与环氧树脂所组成材料、双马来亚酰胺-三氮杂苯树脂或环氧树脂。
13.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该接脚区域与该电性接垫区域及该绝缘层在同一层次。
14.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该些图案化线路区域、置晶接垫区域、电性接垫区域及接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成。
15.根据权利要求14所述的具散热增益的半导体装置，其特征在于，该接合层的材料包括镍、金、钯、锡、银及其组合。
16.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该金属板材为铜及其合金、铝、钢、镍。
17.根据权利要求10所述的具散热增益的半导体装置，其特征在于，该金属板材的厚度为0.05毫米～0.5毫米。
18.一种具散热增益的半导体装置，至少由一具完整线路面与完整接脚面的金属基板、一半导体芯片及一成型材料所组成，其特征在于：
该金属基板包含一金属板材及一绝缘层，其中该金属板材包含一上部及一相对于上部的下部，并且在该金属板材的上部包括一置晶接垫区域及多数个图案化线路区域，而该绝缘层则设置在该些图案化线路区域与该置晶接垫区域之间；在该金属板材的下部则包括有一与置晶接垫区域相连的凸状电性接垫区域，以及含指定数目的柱状接脚区域；
该半导体芯片含有多数个输入/输出接垫，且该半导体芯片黏结于该金属基板的置晶接垫区域表面，并由该些输入/输出接垫电性连接至该些图案化线路区域；以及
该成型材料用以封装该半导体芯片以及该金属基板的上部。
19.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该绝缘层的材料系可为防焊绿漆、玻璃纤维与环氧树脂所组成材料、双马来亚酰胺-三氮杂苯树脂或环氧树脂。
20.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该图案化线路区域与该置晶接垫区域及该绝缘层在同一层次。
21.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该些图案化线路区域、置晶接垫区域、凸状电性接垫区域及柱状接脚区域的表面接合层经由一具选择性的电镀沉积过程所达成。
22.根据权利要求21所述的具散热增益的半导体装置，其特征在于，该接合层的材料包括镍、金、钯、锡、银及其组合。
23.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该柱状接脚区域的高度相同于该凸状电性接垫区域的高度。
24.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该柱状接脚区域及该绝缘层不形成在同一平面。
25.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该金属板材为铜及其合金、铝、钢、镍。
26.根据权利要求18所述的具散热增益的半导体装置，其特征在于，该金属板材的厚度为0.05毫米～0.5毫米。
CN2009103019140A 2009-04-28 2009-04-28 具散热增益的半导体装置 Expired - Fee Related CN101877334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009103019140A CN101877334B (zh) 2009-04-28 2009-04-28 具散热增益的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103019140A CN101877334B (zh) 2009-04-28 2009-04-28 具散热增益的半导体装置

Publications (2)

Publication Number Publication Date
CN101877334A CN101877334A (zh) 2010-11-03
CN101877334B true CN101877334B (zh) 2012-03-07

Family

ID=43019850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103019140A Expired - Fee Related CN101877334B (zh) 2009-04-28 2009-04-28 具散热增益的半导体装置

Country Status (1)

Country Link
CN (1) CN101877334B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354691B (zh) * 2011-11-04 2013-11-06 北京工业大学 一种高密度四边扁平无引脚封装及制造方法
CN102339809B (zh) * 2011-11-04 2013-11-06 北京工业大学 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN102543937B (zh) * 2011-12-30 2014-01-22 北京工业大学 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) * 2011-12-31 2014-01-22 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
TW201937673A (zh) * 2018-03-01 2019-09-16 鈺橋半導體股份有限公司 具有散熱特性之三維可堆疊式半導體組體
TWI721813B (zh) * 2020-03-10 2021-03-11 欣興電子股份有限公司 線路載板結構及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
CN1815733A (zh) * 2005-01-13 2006-08-09 夏普株式会社 半导体装置及其制造方法
CN101207169A (zh) * 2006-12-19 2008-06-25 南茂科技股份有限公司 发光芯片封装体与光源组件
CN101325191A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 芯片上具有图案的四方扁平无引脚封装结构
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
CN1815733A (zh) * 2005-01-13 2006-08-09 夏普株式会社 半导体装置及其制造方法
CN101207169A (zh) * 2006-12-19 2008-06-25 南茂科技股份有限公司 发光芯片封装体与光源组件
CN101325191A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 芯片上具有图案的四方扁平无引脚封装结构
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构

Also Published As

Publication number Publication date
CN101877334A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN101877334B (zh) 具散热增益的半导体装置
CN101887869B (zh) 单层金属层基板结构、应用之封装件结构及其制造方法
CN100562991C (zh) 半导体封装结构及其形成方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN101228625B (zh) 具有镀金属连接部的半导体封装
KR101486722B1 (ko) 단일층 코어리스 기판
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
US20020038908A1 (en) Thermal enhanced ball grid array package
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
KR20080007893A (ko) 적층형 반도체 패키지 및 그의 제조방법
US20070259484A1 (en) Integrated Circuit Chip Packaging Assembly
US6483187B1 (en) Heat-spread substrate
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
CN101908510B (zh) 具有散热封装结构的半导体装置及其制作方法
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
CN101937901B (zh) 线路基板及其制作方法与封装结构
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR20040037561A (ko) 반도체패키지
CN102751203A (zh) 半导体封装结构及其制作方法
CN205984940U (zh) 双向集成埋入式芯片重布线pop封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
TWI282160B (en) Circuit board structure integrated with chip and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20140428