CN101325190A - 导线架上具有图案的四方扁平无引脚封装结构 - Google Patents

导线架上具有图案的四方扁平无引脚封装结构 Download PDF

Info

Publication number
CN101325190A
CN101325190A CNA2007101110437A CN200710111043A CN101325190A CN 101325190 A CN101325190 A CN 101325190A CN A2007101110437 A CNA2007101110437 A CN A2007101110437A CN 200710111043 A CN200710111043 A CN 200710111043A CN 101325190 A CN101325190 A CN 101325190A
Authority
CN
China
Prior art keywords
metal
metal base
chip
pads
metal pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101110437A
Other languages
English (en)
Inventor
吴政庭
林鸿村
陈煜仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CNA2007101110437A priority Critical patent/CN101325190A/zh
Publication of CN101325190A publication Critical patent/CN101325190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种应用于四方扁平无引脚的半导体封装结构，将主动面上设置有多个金属接点的芯片与一个金属基座的底面固接，且金属基座的第二面上，设置有近似几何图案的凹痕；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个封胶体，包覆芯片、金属导线、金属基座的第一面及多个金属焊垫的第一面，并曝露金属基座的第二面及多个金属焊垫的第二面。

Description

导线架上具有图案的四方扁平无引脚封装结构
技术领域
本发明涉及一种四方扁平无引脚的半导体封装结构，尤其涉及一种在四方扁平无引脚的半导体封装结构中的金属基座上形成几何图案的结构。
背景技术
在现代的半导体封装制造工艺中，均是将一个已经完成前段制造工艺(Front End Process)的晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(Epoxy)，接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的芯片(die)；最后，就可将一颗颗的芯片与基板连接。
在众多的半导体封装型态中，四方扁平无引脚(Quad Flat Non-Lead；QFN)的封装结构是将引脚内建于封装体中，故与外部电路板连接时，较能紧贴于电路板上且可以有较小的结合厚度，因此QFN的封装结构符合当下对电子零部件需“轻、薄、短、小”的要求，特别是用在便携型(portabledevice)的电子产品上，此种具有封“轻、薄、短、小”的封装结构可以有效的节省空间。
首先，请参照图1A，是一种典型的QFN封装结构，此QFN封装结构是将芯片11与导线架中的芯片承座15固接，而芯片承座15的四周设置有多个内引脚12，此多个内引脚12的高度高于芯片承座15使得两者间形成一高度差，并且多个内引脚12通过多条金属导线13与芯片主动面上的多个金属接点连接。在此封装结构中，多个内引脚12的前端度易固定，同时在进行金属导线的打线制造工艺(wire bonding)时，很容易被压弯，故降低了封装结构的可靠度。
另外一种典型的QFN封装结构，是由美国专利第5942794号所披露，如图1B所示，其主要是以导线架为主体，将导线架四端的支撑勒(tie bar)16向上弯曲，使其可以支撑芯片11，使得芯片11得以升高，可以便于封装体14密封芯片11及内引脚12，但此封装结构会增加封装体的厚度，且因其内引脚12平贴于封装体的底面，因此需要较长的金属导线13来连接芯片11与内引脚12，除了增加电信号的延迟外，还会使用金属导线13因跨弧太大变得较软，故在进行铸模(molding)时，可能使得金属导线13无法抵挡模流的压力而产生位移，造成封装体内的金属导线13短路，故同样会降低封装结构的可靠度。
发明内容
鉴于上述QFN封装结构的缺点与问题，本发明提供一种在芯片基座的曝露面上形成凹刻或凸出的近似几何图案，以此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
据此，本发明的主要目的在提供一种可增加散热面积QFN封装结构，以有效解决QFN封装结构散热性不佳的问题。
本发明的另一主要目的在提供一种可增加散热面积QFN封装方法，以有效解决QFN封装结构散热性不佳的问题。
本发明的再一主要目的在提供一种可增加散热面积QFN封装结构，以一个电镀层包覆曝露的金属焊垫，可防止被蚀刻后的金属焊垫氧化。
依据上述的目的，本发明首先提供一种四方扁平无引脚的半导体封装结构，将主动面上设置有多个金属接点的芯片与一个金属基座的底面固接，且金属基座的第二面上，设置有近似几何图案的凹痕；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；最后，再以一个封胶体，包覆芯片、金属导线、金属基座的第一面及多个金属焊垫的第一面，并曝露金属基座的第二面及多个金属焊垫的第二面。
本发明接着提供一种四方扁平无引脚的半导体封装结构，将主动面上设置有多个金属接点的芯片与一个金属基座的底面固接；然后以多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫的第一面连接；然后，再以一个封胶体，包覆芯片、金属导线、金属基座的第一面及多个金属焊垫的第一面，并曝露金属基座的第二面及多个金属焊垫的第二面；最后，再以一个电镀层固接于金属基座的第二面及多个金属焊垫的第二面，其中金属基座的第二面上的电镀层为近似几何图案。
本发明接着提供一种四方扁平无引脚的半导体封装的方法，提供金属基板，其具有第一面及相对于该第一面的第二面；形成图案(pattern)于金属基板的第一面上，以定义出金属基座区及多个金属焊垫；接着，蚀刻金属基板，以形成该金属基座区及该多个金属焊垫；将一个主动面上设置多个金属接点的半导体芯片贴附于金属基座区；形成多条金属导线，用以将芯片上的多个金属接点与多个金属焊垫连接；然后，以铸模方式(molding)形成封胶体，以覆盖芯片、金属导线、金属基座的第一面及多个金属焊垫的第一面，并曝露金属基座的第二面及多个金属焊垫的第二面；接着，蚀刻曝露的金属基座的第二面及多个金属焊垫的第二面，以使金属基座与多个金属焊垫隔开；再形成一个几何图案于封胶体的金属基座的第二面上；最后，蚀刻封胶体并将几何图案形成于金属基座的第二面上。
附图说明
图1A～1B是已有技术的QFN封装结构的示意图；
图2A～2H及图2J～2L是本发明的QFN封装结构的制造过程示意图；
图3A～3E是本发明的另一QFN封装结构的制造过程示意图；
图4A～4B是本发明的再一QFN封装结构的制造过程示意图；以及
图5是本发明的另一QFN封装结构的制造过程示意图。
主要元件标记说明
10  QFN封装结构(已有技术)
11  芯片
12  内引脚
13  金属导线
14  封胶体
15  芯片承座
16  凸起的承座
17  芯片承座
18  引脚群
100 金属基板
102 金属基座区
104 金属焊垫区
105 焊垫区的第二面
106 金属层
107 金属焊垫区的第三面
108 金属导线
200 芯片
300 封胶体
400 隔离层
401 几何图案
402 金属焊垫层图案
500 电镀层
600 几何图案
具体实施方式
本发明在此所探讨的方向为一种QFN封装结构及方式，以使QFN封装结构具有较佳的散热效果。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的实施并未限定QFN封装的结构及方式的所属领域的技术人员所公知的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段制造工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述的外，本发明还可以广泛地实施在其它的实施例中，且本发明的范围不受限定，其以权利要求为准。
首先，请参照图2A至图2K，其为本发明的具体实施例的详细制造过程。请参照图2A，为平整的金属基板100，此金属基板100的材料可以是铜、铝或两者的合金。接着将一个适当的图案贴附于金属基板100的表面上(图中未示出)，然后进行一个蚀刻程序，将未被图案遮蔽的金属基板100移除；在本实施例中，先以一个近似半蚀刻(half etch)的方式进行，先将没有被图案遮蔽的金属基板100移除一部分，也就是并未完全蚀刻穿透，如图2B所示。当经过半蚀刻的制造工艺后，就可以依据图案定义出金属基座区102与多个金属焊垫区104。接着，可以选择性地在金属焊垫区104上先进行一次的电镀制造工艺，将一金属材料沉积于每一个金属焊垫区104的上，以形成一金属层106，而此金属层106的金属材料自下列族群中选出，包括金、银、铜、锡、铋、钯或其合金；在形成本金属层106后，可以使得后续在进行金属导线焊接时，较容易形成焊接点，如图2C所示。再接着，将一个半导体芯片200通过黏着层(图中未示出)固接于金属基板100的金属基座区102上，此黏着层的目的在接合半导体芯片200与金属基座102，因此，只要是具有此功能的黏着材料，均为本发明的实施方式，例如：胶膜(die attached film)或是半固化胶(即B-Stage胶)，如图2D所示。然后，进行打线制造工艺(wire bonding)，以多条金属导线108来将半导体芯片200上的多个金属接点(图中未示出)与金属基板100的多个金属焊垫区104电性连接；如前所述，金属导线108可直接焊接于多个金属焊垫区104上，也可以是焊接于金属焊垫区104的金属层106上，如图2E所示。再接着，随即进行封胶制造工艺(encapsulate process)，以铸模方式(molding)将高分子材料或树脂材料所形成的封胶层300来将芯片200、金属导线108、金属基座102的第一面及多个金属焊垫104的第一面覆盖并固化成一体，如图2F所示。
在此要强调，本发明上述的过程以一个半导体芯片200的单元来描述，其主要目的在揭示本发明的特征，而实际的制造过程是将一整片的金属基板100以图案进行蚀刻，来形成多个金属基座区102与多个金属焊垫区104，因此半导体芯片200也是依序贴附于金属焊垫区104上，故在完成封胶制造工艺后，是在整片的金属基板100上形成多个封胶体300。因此，在形成封胶体300的另一面仍然是平整的金属层。
接着，将上述的整片完成封胶制造工艺的金属基板100进行另一次的蚀刻程序，以将封胶体300的另一面的金属层移除，由于先前的半蚀刻制造工艺已移除一部分的金属而形成金属基座区102与多个金属焊垫区104，因此当另一面(第二面)的金属层移除后，自然会将已先被半蚀刻的部分蚀刻穿透(etching through)，使得金属基座区102与多个金属焊垫区104完全分离，同时多个金属焊垫区104的间也形成各自独立的焊垫，请参照图2G。很明显地，当第二次的蚀刻完成后，金属基座区102与多个金属焊垫区104的第二面105并未被封胶体300所覆盖，也就是直接裸露或曝露出金属层。最后，再将一个具有近似几何图案401的隔离层400贴附于金属基座区102的曝露面，如图2H所示。然后，再进行一次蚀刻制造工艺，将近似几何图案600蚀刻于金属基座区102的第二面上，如图2J所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，此被蚀刻后的凹痕图案可以增加与空气的接触面积，故当此封装结构置于便携式的计算机(NB)时，可以此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
在上述形成本发明的实施例的过程中，为了使第二次的蚀刻过程能够确实将金属基座区102与多个金属焊垫区104及多个金属焊垫区104之间完全被蚀刻穿透，因此会多蚀刻一段时间，通过过蚀刻(over etching)来确保完全被蚀刻穿透。故为了能使多个金属焊垫区104之间能保持平整的共平面，故也可以选择性地在进行一次电镀的制造工艺，以将一金属电镀层500形成在多个金属焊垫区104的第二面105上，如图2K所示。如此，除了可以将蚀刻后的金属焊垫区104保持平整的共平面，也能防止被蚀刻后曝露的多个金属焊垫区104发生氧化的情形；此外，金属电镀层500也具有一定厚度，故当此QFN封装结构与外部电路板接合时，可以使得金属基座区102不与外部电路板接触，使得整个金属基座区102及其上的近似几何图案600与外部电路板有一间距，故可进一步的增加散热的效果。当然，也可以选择在金属基座区102的近似几何图案600上，通过此电镀制造工艺也电镀上金属电镀层500，在此本发明并不加以限制。
图2K所示为理想化的示意图，在实施的制造工艺中，因为选择使用湿蚀刻(wet etching)制造工艺，因此在蚀刻后，会有各项异性的蚀刻所形成的下切(under-cut)痕迹，如图2L所示。然而，因金属基板100并非很厚，因此下切痕迹在巨观之下并不明显，特别是在几何图案的蚀刻深度不是很大时，下切痕迹更不明显。同时此下切痕迹为湿蚀刻制造工艺必然有的现象，而且也非本发明的特征所在，故在此并未详细说明。
接下来，请参照图3A至图3E，是本发明的另一具体实施例的较简化的制造工艺示意图。本实施例在将金属基板100进行不同图案的蚀刻，以定义出金属基座区102与多个金属焊垫区104；以及可以选择性地在金属焊垫区104的第一面上先进行一次的电镀制造工艺，将金属材料沉积于每一个金属焊垫区104的第一面之上，以形成金属层106，然后将一个半导体芯片200通过黏着层固接于金属基板100的金属基座区102的第一面上，接着，以多条金属导线108来将半导体芯片200上的多个金属接点与金属基板100的多个金属焊垫区104电性连接，以上过程均与图2相同。
再接着，沿着多个金属焊垫104的侧边以铸模方式(molding)将高分子材料或树脂材料所形成的封胶层300来将芯片200、金属导线108、金属基座102的第一面及多个金属焊垫104的第一面覆盖并固化成一体，如图3A所示。接着，将上述的整片完成封胶制造工艺的金属基板100进行另一次的蚀刻程序，将金属基板100已先被半蚀刻的部分蚀刻穿透(etching through)，使得金属基座区102与多个金属焊垫区104完全分离，同时多个金属焊垫区104之间也形成各自独立的焊垫，如图3B所示。很明显地，当第二次的蚀刻完成后，金属基座区102与多个金属焊垫区104的第二面105及第三面107并未被封胶体300所覆盖，也就是多个金属焊垫区104的第二面105及第三面107是直接裸露或曝露出金属层，并且金属焊垫区104的第二面105及第三面107是连接在一起。最后，再将一个具有近似几何图案401的隔离层400贴附于金属基座区102及多个金属焊垫区104的第二面105的曝露的部分，如图3C所示。然后，再进行一次蚀刻制造工艺，将近似几何图案600蚀刻于金属基座区102的第二面上，如图3D所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，此被蚀刻后的凹痕图案可以增加与空气的接触面积，可以此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
在上述形成本发明的实施例的过程中，为了使第二次的蚀刻过程能够确实将金属基座区102与多个金属焊垫区104及多个金属焊垫区104之间完全被蚀刻穿透，因此会多蚀刻一段时间，通过过蚀刻来确保完全被蚀刻穿透。故为了能使多个金属焊垫区104之间能保持平整的共平面，故也可以选择性地在进行一次电镀的制造工艺，以将金属电镀层500形成在多个金属焊垫区104的第二面105上，如图3E所示。如此，除了可以将蚀刻后的金属焊垫区104保持平整的共平面，也能防止被蚀刻后曝露的多个金属焊垫区104发生氧化的情形；此外，金属电镀层500也具有一定的厚度，故当此QFN封装结构与外部电路板接合时，可以使得金属基座区102不与外部电路板接触，使得整个金属基座区102及其上的近似几何图案600与外部电路板有间距，故可进一步的增加散热的效果。当然，也可以选择在金属基座区102的近似几何图案600上，通过此电镀制造工艺也电镀上金属电镀层500，在此本发明并不加以限制。
请继续参照图4A及图4B，本发明的另一具体实施例的简化的制造工艺示意图。本实施例在完成前述的图2A至图2G的步骤后，并不再使用蚀刻制造工艺来将近似几何图案蚀刻在金属基座102上，而是以一层具有近似几何图案401及金属焊垫层图案402的隔离层400直接贴附在金属基座区102与多个金属焊垫区104的曝露面上，如图4A所示。然后直接进行电镀制造工艺，将电镀层500形成于多个金属焊垫区104之上，并且在金属基座102上形成电镀的近似几何图案600，如图4B所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，由电镀制造工艺所形成的凸起的几何图案同样可以增加与空气的接触面积，故可以此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
同理，也可以将本实施例在完成前述的图3B的步骤后，也是直接以一层具有近似几何图案401及金属焊垫层图案402的隔离层400直接贴附在金属基座区102与多个金属焊垫区104的曝露面上；然后直接进行电镀制造工艺，将电镀层500形成于多个金属焊垫区104的上，并且在金属基座102上形成电镀的近似几何图案600，如图5所示。此近似几何图案可以是平行直线、同心圆、平行的弯曲曲线或是其它规则及不规则的图案等。很明显地，由电镀制造工艺所形成的凸起的几何图案同样可以增加与空气的接触面积，故可以此来增加QFN封装结构的散热面积，以有效解决QFN封装结构散热性不佳的问题。
很明显的，本发明的特征相较于已有技术，是将已有技术中的宽大金属层微小化，并且在微金属微带的位置做不同的设置。显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其权利要求的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中实施。上述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求范围内。

Claims (12)

1.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接，且该金属基座的第二面上，设置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面。
2.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面；
电镀层，固接于该金属基座的第二面且该电镀层为近似几何图案。
3.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接，且该金属基座的第二面上，设置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面及第三面。
4.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面及第三面；
电镀层，固接于该金属基座的第二面且该电镀层为近似几何图案。
5.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接，且该金属基座的第二面上，设置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面；
电镀层，固接于该多个金属焊垫的第二面。
6.一种四方扁平无引脚的半导体封装结构，其特征在于包括
芯片，其主动面上设置有多个金属接点；
金属基座，具有第一面及相对于该第一面的第二面，其第一面与相对于该芯片主动面的底面固接，且该金属基座的第二面上，设置有近似几何图案的凹痕；
多个金属焊垫，具有第一面及相对于该第一面的第二面并间隔排列于该金属基座的至少两侧边；
多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫的第一面连接；
封胶体，包覆该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面，并曝露该金属基座的第二面及该多个金属焊垫的第二面及第三面；
电镀层，固接于该多个金属焊垫的第二面。
7.根据权利要求1-6任一项所述的封装结构，其中该多个金属焊垫的第二面上，进一步设置金属层。
8.根据权利要求1-6任一项所述的封装结构，其特征在于该近似几何图案可自下列群组中选出：平行直线、同心圆、平行的弯曲曲线。
9.一种四方扁平无引脚的半导体封装的方法，其特征在于包括
提供金属基板，其具有第一面及相对于该第一面的第二面；
形成图案于该金属基板的第一面上，以定义出金属基座区及多个金属焊垫；
蚀刻该金属基板，以形成该金属基座区及该多个金属焊垫；
贴附芯片与该金属基座区，该芯片上设置有多个金属接点；
形成多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫连接；
形成封胶体，以注膜方式将该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面包覆，并曝露该金属基板的第二面；
蚀刻曝露的该金属基板的第二面，以使该金属基座与该多个金属焊垫隔开后，曝露该金属基座的第二面及该多个金属焊垫的第二面；
形成几何图案于该曝露的金属基座的第二面上；
蚀刻该几何图案，以将该几何图案形成于该金属基座的第二面上。
10.一种四方扁平无引脚的半导体封装的方法，其特征在于包括
提供金属基板，其具有第一面及相对于该第一面的第二面；
形成图案于该金属基板的第一面上，以定义出金属基座区及多个金属焊垫；
蚀刻该金属基板，以形成该金属基座区及该多个金属焊垫；
贴附芯片与该金属基座区，该芯片上设置有多个金属接点；
形成多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫连接；
形成封胶体，以注膜方式将该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面包覆，并曝露该金属基板的第二面；
蚀刻曝露的该金属基板的第二面，以使该金属基座与该多个金属焊垫隔开后，曝露该金属基座的第二面及该多个金属焊垫的第二面；
形成电镀图案于该封胶体的该金属基座的第二面上，其中该金属基座第二面上的电镀图案为几何图案；
形成几何图案的电镀层于该金属基座的第二面上。
11.一种四方扁平无引脚的半导体封装的方法，其特征在于包括
提供金属基板，其具有第一面及相对于该第一面的第二面；
形成图案于该金属基板的第一面上，以定义出金属基座区及多个金属焊垫；
蚀刻该金属基板，以形成该金属基座区及该多个金属焊垫；
贴附芯片与该金属基座区，该芯片上设置有多个金属接点；
形成多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫连接；
形成封胶体，以注膜方式将该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面包覆，并曝露该金属基板的第二面；
蚀刻曝露的该金属基板的第二面，以使该金属基座与该多个金属焊垫隔开后，曝露该金属基座的第二面及该多个金属焊垫的第二面及第三面；
形成几何图案于该曝露的金属基座的第二面上；
蚀刻该几何图案，以将该几何图案形成于该金属基座的第二面上。
12.一种四方扁平无引脚的半导体封装的方法，其特征在于包括
提供金属基板，其具有第一面及相对于该第一面的第二面；
形成图案于该金属基板的第一面上，以定义出金属基座区及多个金属焊垫；
蚀刻该金属基板，以形成该金属基座区及该多个金属焊垫；
贴附芯片与该金属基座区，该芯片上设置有多个金属接点；
形成多条金属导线，用以将该芯片上的多个金属接点与该多个金属焊垫连接；
形成封胶体，以注膜方式将该芯片、该金属导线、该金属基座的第一面及该多个金属焊垫的第一面包覆，并曝露该金属基板的第二面；
蚀刻曝露的该金属基板的第二面，以使该金属基座与该多个金属焊垫隔开后，曝露该金属基座的第二面及该多个金属焊垫的第二面及第三面；
形成电镀图案于该封胶体的该金属基座的第二面上，其中该金属基座第二面上的电镀图案为几何图案；
形成几何图案的电镀层于该金属基座的第二面上。
CNA2007101110437A 2007-06-13 2007-06-13 导线架上具有图案的四方扁平无引脚封装结构 Pending CN101325190A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101110437A CN101325190A (zh) 2007-06-13 2007-06-13 导线架上具有图案的四方扁平无引脚封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101110437A CN101325190A (zh) 2007-06-13 2007-06-13 导线架上具有图案的四方扁平无引脚封装结构

Publications (1)

Publication Number Publication Date
CN101325190A true CN101325190A (zh) 2008-12-17

Family

ID=40188635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101110437A Pending CN101325190A (zh) 2007-06-13 2007-06-13 导线架上具有图案的四方扁平无引脚封装结构

Country Status (1)

Country Link
CN (1) CN101325190A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201348A (zh) * 2010-03-26 2011-09-28 力成科技股份有限公司 阵列切割式四方扁平无引脚封装方法
CN101877334B (zh) * 2009-04-28 2012-03-07 钰桥半导体股份有限公司 具散热增益的半导体装置
CN102479724A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 一种散热增益型堆叠式半导体组件的制作方法
CN102856216A (zh) * 2012-09-14 2013-01-02 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
WO2014023113A1 (zh) * 2012-08-10 2014-02-13 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
CN102097343B (zh) * 2009-12-15 2014-04-30 日月光封装测试(上海)有限公司 铜线与载板焊垫的打线方法及其结构
CN110429058A (zh) * 2019-07-29 2019-11-08 苏州日月新半导体有限公司 集成电路制程用胶带及晶圆背面刷胶工艺

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877334B (zh) * 2009-04-28 2012-03-07 钰桥半导体股份有限公司 具散热增益的半导体装置
CN102097343B (zh) * 2009-12-15 2014-04-30 日月光封装测试(上海)有限公司 铜线与载板焊垫的打线方法及其结构
CN102201348A (zh) * 2010-03-26 2011-09-28 力成科技股份有限公司 阵列切割式四方扁平无引脚封装方法
CN102479724A (zh) * 2010-11-22 2012-05-30 钰桥半导体股份有限公司 一种散热增益型堆叠式半导体组件的制作方法
CN102479724B (zh) * 2010-11-22 2014-03-12 钰桥半导体股份有限公司 一种散热增益型堆叠式半导体组件的制作方法
WO2014023113A1 (zh) * 2012-08-10 2014-02-13 华为技术有限公司 四侧无引脚扁平封装体的封装方法及封装体
US9224620B2 (en) 2012-08-10 2015-12-29 Huawei Technologies Co., Ltd. Method for packaging quad flat non-leaded package body, and package body
CN102856216A (zh) * 2012-09-14 2013-01-02 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
CN102856216B (zh) * 2012-09-14 2015-01-07 杰群电子科技（东莞）有限公司 一种方形扁平无引脚封装焊片的方法
CN110429058A (zh) * 2019-07-29 2019-11-08 苏州日月新半导体有限公司 集成电路制程用胶带及晶圆背面刷胶工艺
CN110429058B (zh) * 2019-07-29 2022-05-24 日月新半导体(苏州)有限公司 集成电路制程用胶带及晶圆背面刷胶工艺

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
CN101273452B (zh) 半导体器件封装
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101656234B (zh) 先进四方扁平无引脚封装结构及其制造方法
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101859713B (zh) 先进四方扁平无引脚封装结构及其制造方法
US8890301B2 (en) Packaging and methods for packaging
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US7788800B2 (en) Method for fabricating a leadframe
CN102931161A (zh) 半导体封装件及其制造方法
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US8309401B2 (en) Method of manufacturing non-leaded package structure
CN102132402A (zh) 薄箔半导体封装
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
US7993981B2 (en) Electronic device package and method of manufacture
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
JP2019160882A (ja) 半導体装置およびその製造方法
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
JPH10247715A (ja) 半導体装置及びその製造方法
CN113937074A (zh) 四方扁平无引线封装结构
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
US20010001069A1 (en) Metal stud array packaging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20081217