CN110429058B - 集成电路制程用胶带及晶圆背面刷胶工艺 - Google Patents

集成电路制程用胶带及晶圆背面刷胶工艺 Download PDF

Info

Publication number
CN110429058B
CN110429058B CN201910690280.6A CN201910690280A CN110429058B CN 110429058 B CN110429058 B CN 110429058B CN 201910690280 A CN201910690280 A CN 201910690280A CN 110429058 B CN110429058 B CN 110429058B
Authority
CN
China
Prior art keywords
wafer
integrated circuit
microns
tape
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910690280.6A
Other languages
English (en)
Other versions
CN110429058A (zh
Inventor
李超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
Riyuexin Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riyuexin Semiconductor Suzhou Co ltd filed Critical Riyuexin Semiconductor Suzhou Co ltd
Priority to CN201910690280.6A priority Critical patent/CN110429058B/zh
Publication of CN110429058A publication Critical patent/CN110429058A/zh
Application granted granted Critical
Publication of CN110429058B publication Critical patent/CN110429058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请实施例涉及集成电路制程用胶带及晶圆背面刷胶工艺。根据本申请一实施例的集成电路制程用胶带包括粘结层、基材层以及位于粘结层与基材层之间的缓冲层。该胶带可承受30分钟以上、150℃以上的温度，可同时用于包含晶圆研磨和刷胶烘烤的晶圆背面刷胶工艺中，保护晶圆结构。从而简化了工艺流程，避免了晶圆良率损失和品质风险，优化了包含集成电路封装工艺。此外，根据本申请实施例的集成电路制程用胶带被撕除后不会在晶圆结构表面上留下残胶。

Description

集成电路制程用胶带及晶圆背面刷胶工艺
技术领域
本申请实施例大体上涉及半导体领域，更具体地，涉及集成电路制程用胶带及晶圆背面刷胶工艺。
背景技术
有源电路上键合(BOAC，Bond On Active Circuit)晶圆是一种类似倒装(flip)封装的芯片结构，其在晶圆正面的有源电路之上设有焊垫结构，以缩小晶片尺寸，增加单一晶圆上的晶片个数，从而提高生产效率，降低成本。此外，BOAC上的电路结构可为铅镍铜钛的结构，其与金线的结合性强，能提供更强的导电性和更持久的可靠性。
与倒装封装的芯片结构类似，在进行晶圆研磨时，通常需使用较厚的胶带，例如三井的SB-370SV-CN-R2胶带对BOAC晶圆上凸伸的焊垫结构进行保护。由于晶圆背面刷胶制程需要进行30分钟以上150℃的烘烤来对胶层进行半固化，而目前的此类胶带甚至无法经受住30分钟以上80℃的高温加工过程，故在研磨之后需将该研磨保护用胶带撕除，代之以专业耐高温的新胶带甚至不使用胶带而使晶圆正面裸露。这种研磨后的撕膜和贴膜除增加制程复杂度外，还因近似于手动操作而会导致较高的良率损失(例如破片等)和品质风险，且裸露的晶圆正面也无法得到有效的保护。
因此，现有的集成电路制程用胶带及晶圆背面刷胶工艺需进一步改进。
发明内容
本申请实施例提供集成电路制程用胶带及晶圆背面刷胶工艺，其可解决传统研磨胶带无法耐受背胶工艺中高温烘烤的难题。
本申请的一实施例提供一集成电路制程用胶带，其包括粘结层、基材层、以及缓冲层。缓冲层位于粘结层与基材层之间。其中，粘结层选自第二代亚克力丙烯酸，其厚度约为1-11微米，例如3-9微米，较优约为6微米。缓冲层选自耐100度以上高温的树脂，其厚度约为150-250微米，例如185-205微米，较优约为195微米。基材层选自聚苯二甲酸乙二醇酯或聚酰亚胺，其厚度约为20-80微米，例如40-60微米，较优约为50微米。该集成电路制程用胶带可承受30分钟以上、150℃以上的温度。
本申请的另一实施例还提供一晶圆背面刷胶工艺，其包括：提供具有正面及与正面相对的背面的晶圆结构，晶圆结构的正面带有厚度小于50微米的凸块，例如BOAC晶圆；将集成电路制程用胶带贴覆于晶圆结构的正面；研磨晶圆结构的背面；对晶圆结构的背面进行至少一次刷胶及至少一次半固化处理，其中半固化过程包括100-150℃烘烤；将第二胶带贴覆于经刷胶及半固化处理的晶圆结构的背面；以及移除集成电路制程用胶带。
与现有技术相比，本申请实施例提供的集成电路制程用胶带可同时用于晶圆研磨与背面刷胶工艺，可在不改变晶圆背面刷胶机台的条件下，实现晶圆研磨和刷胶烘烤制程的优化，大幅提高了晶圆背胶工艺的稳定性与可靠性。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。
图1为根据本申请一些实施例的集成电路制程用胶带10的截面图
图2为根据本申请一些实施例的晶圆结构100的部分截面图
图3为根据本申请一些实施例的晶圆结构100的背面刷胶工艺流程示意图
图4A-图4C为根据本申请图3所示实施例的晶圆结构的背面刷胶工艺流程相应的晶圆截面图
具体实施方式
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
在具体实施方式及权利要求书中，由术语“中的至少一者”、“中的至少一个”、“中的至少一种”、“至少一次”或其他相似术语所连接的项目的列表可意味着所列项目的任何组合。例如，如果列出项目A及B，那么短语“A及B中的至少一者”意味着仅A；仅B；或A及B。在另一实例中，如果列出项目A、B及C，那么短语“A、B及C中的至少一者”意味着仅A；或仅B；仅C；A及B(排除C)；A及C(排除B)；B及C(排除A)；或A、B及C的全部。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
本申请实施例对集成电路制程用胶带作了进一步的改进，改进后的集成电路制程用胶带可包括粘结层、基材层和缓冲层。该集成电路制程用胶带可同时应用于晶圆研磨和晶圆背胶工艺，使现有研磨胶带不耐高温导致的繁琐工艺流程回归简洁，避免了产品的良率损失和品质风险。
图1为根据本申请一些实施例的集成电路制程用胶带10的截面图。
如图1所示，根据本申请一些实施例的集成电路制程用胶带10由粘结层12、基材层16以及缓冲层14组成，其中缓冲层14位于粘结层12与基材层16之间。该集成电路制程用胶带10可承受30分钟以上、150℃以上的温度，使其可同时用于晶圆研磨与刷胶制程中。针对不同的应用需求，粘结层12、缓冲层14与基材16的选择需要考虑到各自使用材料的耐受温度、粘结强度、硬度以及延展性。例如，较薄的粘结层12可使胶带撕除后没有残留；但太薄的粘结层12也会导致粘结能力不足。较厚的缓冲层14可用来保护胶带下方的集成电路结构，使其免受挤压和冲击；但太厚也会影响该集成电路制程用胶带10的性能。
在集成电路制程中，晶圆背面刷胶工艺(即背胶工艺)是进行芯片封装测试的前期步骤。图2所示是根据本申请一些实施例的晶圆结构100的部分截面图，该晶圆结构100可以是BOAC晶圆。BOAC晶圆可通过使引线直接键合在有源电路上的键合/组装工艺制成。该晶圆结构100具有相对的正面102与背面104，其中正面102上分布许多分立的凸块122。凸块122可包括多个金属层(未示出)，例如自上而下层叠的钛层、铜层、镍层，以及铅层。
图3为根据本申请的一些实施例的晶圆结构100的背面刷胶工艺流程示意图。图4A-图4C为根据图3所示实施例的晶圆结构100的背面刷胶工艺流程相应的晶圆截面图。在图3与4A-4C所示实施例中的晶圆结构100可以是BOAC晶圆。
结合图3及图4A-4C，在步骤302中，在晶圆100的正面102上贴覆集成电路制程用胶带10使得集成电路制程用胶带10的粘结层12贴覆在晶圆100的正面102上。其中集成电路制程用胶带10的粘结层12的厚度可为1-11微米，例如3-9微米，或者约6微米。根据本申请的一些实施例，粘结层的材料可为第二代亚克力(Acrylic-Ⅱ)。基材层16的厚度可为20-80微米，例如40-60微米，或者约50微米。根据本申请的一些实施例，基材层16的材料可为聚苯二甲酸乙二醇酯(PEN)或聚酰亚胺(PI)。缓冲层14的厚度可为150-250微米，例如185-205微米，或者约195微米。根据本申请的一些实施例，缓冲层14的材料可为耐100℃以上高温的树脂以承受后续的高温处理，例如耐150℃半固化处理时高温的树脂，也可为耐180℃高温的树脂。
由于粘结层12的厚度相对于集成电路制程用胶带10的整体厚度较小，因此在晶圆结构100的正面102与正面102上的凸块122之间可形成空隙区域108。缓冲层14的厚度相对于集成电路制程用胶带10的整体厚度较大，因而能有效保护晶圆结构100特别是其上的凸块122在制程工艺中免受冲击和伤害。
藉由胶带10的保护可安全地在步骤304研磨晶圆结构100的背面104而不必担心损坏晶圆结构100。
在步骤306中可在研磨之后对晶圆结构100执行背面刷胶及半固化处理。由于根据本申请实施例的集成电路制程用胶带10可承受30分钟以上、100-150℃以上的高温烘烤，因而在晶圆背面刷胶及半固化处理时无需撕除集成电路制程用胶带10。同时，研磨过程中使用的集成电路制程用胶带10可在后续工艺中继续使用并有效保护晶圆结构100，特别是晶圆结构100的正面102上的电路结构。从而提高了晶圆结构100的良率，保证了后续集成电路封装的品质。
根据本申请的一些实施例，晶圆背面刷胶及半固化处理可仅执行一次即可，其中半固化过程包括100-150℃的烘烤。根据本申请的另外一些实施例，可对晶圆结构100进行两次甚至更多次背面刷胶及半固化处理。
在步骤308中可在晶圆结构100的经背面刷胶及半固化处理之后的背面104上贴覆第二胶带105，如图4B所示。根据本申请的一些实施例，该第二胶带可以是厚度较薄的胶膜。
在步骤310中可撕除晶圆结构100的正面102上的集成电路制程用胶带10。由于该集成电路制程用胶带10的粘结层12厚度较薄，而且晶圆结构100的正面102与正面102上的凸块122之间可形成空隙区域108(如图4A所示)，因此该集成电路制程用胶带10可轻易的自晶圆100的正面102上撕除而不会在晶圆100的正面102上，特别是凸块122上有胶残留。该晶圆结构100在撕除集成电路制程用胶带10后的结构如图4C所示。
本申请的一些实施例还提供了集成电路封装工艺，其包括根据本申请实施例的晶圆背胶工艺，例如图3所示的晶圆背胶工艺。在进行根据本申请实施例的晶圆背胶工艺之后，根据本申请一些实施例的集成电路封装工艺还可进行晶圆切割、前道封装以及后道封装及测试等封装处理。这些具体封装处理可以是本领域技术人员所知的常规处理，或与本申请实施例公开的晶圆背胶工艺配合的其它处理，此处不再详述。
相较于现有的研磨专用胶带，本申请实施例公开的胶带可同时用于晶圆研磨与背面刷胶制程，而无需使研磨工艺与背胶工艺因胶带更换而割裂处理。发明人对根据本申请实施例提供的晶圆背胶工艺处理之后的BOAC晶圆结构100进行了若干测试，其中包括红外光谱仪扫描、紫外光显微镜检验、宏观轮廓仪测量、激光微观轮廓仪测量以及高温蒸煮测试等。具体测试的结果如下表1所示。
表1
测试项目 测试结果 备注
红外光谱仪扫描 通过 光谱图显示无胶带残留
紫外光显微镜检验 通过 检验无胶带残留
宏观轮廓仪测量 通过 检验BOAC凸块无损伤
激光微观轮廓仪测量 通过 检验BOAC凸块无损伤
高温蒸煮测试 通过 产品功能正常
通过表1可知，本申请实施例提供的集成电路制程用胶带，既能保护BOAC晶圆表面的凸块，使其免受挤压和冲击的伤害，又能经受得起30分钟以上的100-150℃高温烘烤，从而使现有胶带问题造成的繁琐工艺流程回归简洁，优化了背胶工艺。同时本申请实施例提供的集成电路制程用胶带在撕除后不会在晶圆结构上留下残胶，提高了产品良率和品质。
本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (9)

1.一种集成电路制程用胶带，其包括：
粘结层；
基材层；以及
缓冲层，其位于所述粘结层与所述基材层之间，
其中所述胶带可承受30分钟以上、150℃以上的温度；且
其中所述粘结层选自第二代亚克力，所述缓冲层选自耐100度以上高温的树脂，及所述基材层选自聚苯二甲酸乙二醇酯或聚酰亚胺。
2.根据权利要求1所述的集成电路制程用胶带，其中所述粘结层厚度为1-11微米，所述基材层厚度为20-80微米，及所述缓冲层厚度为150-250微米。
3.根据权利要求2所述的集成电路制程用胶带，其中所述粘结层厚度为3-9微米，所述基材层厚度为40-60微米，及所述缓冲层厚度为185-205微米。
4.根据权利要求2所述的集成电路制程用胶带，其中所述粘结层厚度为约6微米，所述基材层厚度为约50微米，及所述缓冲层厚度为约195微米。
5.一种晶圆背面刷胶工艺，其包括：
提供晶圆结构，其具有正面和与之相对的背面；
将第一胶带贴覆于所述晶圆结构的所述正面，所述第一胶带是根据权利要求1-4中之一所述的集成电路制程用胶带；
研磨所述晶圆结构的所述背面；
对所述晶圆结构的所述背面进行至少一次刷胶及至少一次半固化处理；
将第二胶带贴覆于经刷胶及半固化处理的所述晶圆结构的所述背面；以及
移除所述第一胶带。
6.根据权利要求5所述的晶圆背面刷胶工艺，其中所述晶圆结构的所述正面带有厚度小于50微米的凸块。
7.根据权利要求5所述的晶圆背面刷胶工艺，其中所述晶圆结构为有源电路上键合晶圆。
8.根据权利要求5所述的晶圆背面刷胶工艺，其中所述半固化处理包括100-150℃烘烤。
9.一种集成电路封装工艺，其包括根据权利要求5-8中之一所述的晶圆背面刷胶工艺。
CN201910690280.6A 2019-07-29 2019-07-29 集成电路制程用胶带及晶圆背面刷胶工艺 Active CN110429058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910690280.6A CN110429058B (zh) 2019-07-29 2019-07-29 集成电路制程用胶带及晶圆背面刷胶工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910690280.6A CN110429058B (zh) 2019-07-29 2019-07-29 集成电路制程用胶带及晶圆背面刷胶工艺

Publications (2)

Publication Number Publication Date
CN110429058A CN110429058A (zh) 2019-11-08
CN110429058B true CN110429058B (zh) 2022-05-24

Family

ID=68413024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910690280.6A Active CN110429058B (zh) 2019-07-29 2019-07-29 集成电路制程用胶带及晶圆背面刷胶工艺

Country Status (1)

Country Link
CN (1) CN110429058B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524815B (zh) * 2020-03-26 2023-08-18 江苏长电科技股份有限公司 一种半导体晶圆的刷胶工艺方法
CN112635412A (zh) * 2020-12-21 2021-04-09 苏州日月新半导体有限公司 半导体结构及制造半导体结构的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN101859692A (zh) * 2009-04-02 2010-10-13 日东电工株式会社 半导体晶片保护用压敏粘合片及其粘贴方法
CN103254836A (zh) * 2013-05-21 2013-08-21 昆山韩保胶带科技有限公司 一种新型胶带的制备方法
CN104204126A (zh) * 2011-03-08 2014-12-10 乐金华奥斯有限公司 用于晶圆加工薄膜的粘合剂组合物
CN107564950A (zh) * 2017-08-31 2018-01-09 苏州日月新半导体有限公司 晶圆、半导体封装件及其制造方法
CN107924864A (zh) * 2016-06-30 2018-04-17 华殷高科技股份有限公司 半导体晶片半切割后的背面研削加工用紫外线硬化型粘合片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103131346A (zh) * 2013-03-25 2013-06-05 黑龙江省科学院石油化学研究院 一种耐高温的载体胶膜及其制备方法
CN103589362A (zh) * 2013-10-17 2014-02-19 昆山韩保胶带科技有限公司 一种耐高温胶带
CN207070375U (zh) * 2017-08-14 2018-03-02 深圳市维特欣达科技有限公司 一种快热式发热板及电加热设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325190A (zh) * 2007-06-13 2008-12-17 南茂科技股份有限公司 导线架上具有图案的四方扁平无引脚封装结构
CN101859692A (zh) * 2009-04-02 2010-10-13 日东电工株式会社 半导体晶片保护用压敏粘合片及其粘贴方法
CN104204126A (zh) * 2011-03-08 2014-12-10 乐金华奥斯有限公司 用于晶圆加工薄膜的粘合剂组合物
CN103254836A (zh) * 2013-05-21 2013-08-21 昆山韩保胶带科技有限公司 一种新型胶带的制备方法
CN107924864A (zh) * 2016-06-30 2018-04-17 华殷高科技股份有限公司 半导体晶片半切割后的背面研削加工用紫外线硬化型粘合片
CN107564950A (zh) * 2017-08-31 2018-01-09 苏州日月新半导体有限公司 晶圆、半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN110429058A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
JP3485525B2 (ja) 半導体装置の製造方法
CN110429058B (zh) 集成电路制程用胶带及晶圆背面刷胶工艺
US8030769B2 (en) Grooving bumped wafer pre-underfill system
US7569423B2 (en) Wafer-level-chip-scale package and method of fabrication
US20090111218A1 (en) Stack mcp and manufacturing method thereof
JP7440598B2 (ja) 焼結接合用組成物、焼結接合用シート、および焼結接合用シート付きダイシングテープ
TWI605953B (zh) 層積體之分離方法
JP2007266557A (ja) 半導体装置の製造方法
US20080280422A1 (en) Ultra Thin Bumped Wafer with Under-Film
CN105339450A (zh) 保护带及使用该保护带的半导体装置的制造方法
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
US8951843B2 (en) Laminated sheet and method of manufacturing semiconductor device using the laminated sheet
JP7350653B2 (ja) 焼結接合用組成物、焼結接合用シート、および焼結接合用シート付きダイシングテープ
US10483148B2 (en) Protective tape and method for manufacturing semiconductor device
KR20170059227A (ko) 반도체패키지 스퍼터링 프레임
CN117059583B (zh) 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法
CN111987069A (zh) 一种锁胶阵列引线框架及其在芯片封装件中的应用
KR102525373B1 (ko) 반도체 웨이퍼 보호용 점착 테이프
JP4515129B2 (ja) 半導体装置の製造方法
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
US20050196942A1 (en) Protective tape for use in grinding back of semiconductor wafer and method of fabricating semiconductor device
CN112687661A (zh) 模块化封装结构及方法
CN116344337B (zh) 一种化合物半导体晶圆背面加工方法
KR20100093356A (ko) 퓨즈박스를 구비한 반도체 장치의 제조방법
Palli et al. Effect of collet on the die stress during die pick-up

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Applicant after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Applicant before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant