CN111987069A - 一种锁胶阵列引线框架及其在芯片封装件中的应用 - Google Patents
一种锁胶阵列引线框架及其在芯片封装件中的应用 Download PDFInfo
- Publication number
- CN111987069A CN111987069A CN202010889854.5A CN202010889854A CN111987069A CN 111987069 A CN111987069 A CN 111987069A CN 202010889854 A CN202010889854 A CN 202010889854A CN 111987069 A CN111987069 A CN 111987069A
- Authority
- CN
- China
- Prior art keywords
- chip
- lead frame
- plastic package
- substrate
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003292 glue Substances 0.000 title claims abstract description 86
- 238000004806 packaging method and process Methods 0.000 title abstract description 19
- 239000004033 plastic Substances 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000000463 material Substances 0.000 claims abstract description 49
- 238000004140 cleaning Methods 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 15
- 238000010330 laser marking Methods 0.000 claims abstract description 13
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000000465 moulding Methods 0.000 claims 2
- 238000000926 separation method Methods 0.000 abstract description 8
- 238000005728 strengthening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 26
- 230000032798 delamination Effects 0.000 description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 239000005022 packaging material Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 241000251468 Actinopterygii Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
本发明一种锁胶阵列引线框架及其在芯片封装件中的应用，该引线框架的衬底表面均匀开设有若干个锁胶孔，锁胶孔之间未开设孔洞的区域用于引线键合。该引线框架在应用时，包括步骤1，将芯片的晶圆减薄，之后背面粘贴DAF膜；步骤2，将芯片粘接在引线框架衬底上；步骤3，对待键合电路进行清洗，将芯片与衬底、芯片与引脚、衬底与引脚，或者芯片之间进行引线键合，得到键合后的电路；步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到单芯片封装件，塑封料贯穿锁胶孔，起到钉扎强化与阻止离层蔓延的作用，提高了产品的可靠性。
Description
技术领域
本发明属于半导体集成电路封装测试领域，具体为一种锁胶阵列引线框架及其在芯片封装件中的应用。
背景技术
引线框架作为集成电路塑封生产的主要基础材料之一，它的衬底承载芯片，内引脚与芯片相连，又通过外引脚使芯片与外部电路相连接，从而保证电源和信号通畅。引线框架主体使用铜材，铜材与塑封料具有良好的结合能力，而引线键合工艺使用的键合丝与铜材接触效果不够理想，需要在引线框架适当区域进行镀银处理。镀银层与塑封料之间的结合能力略小于铜材，因此产品包封后镀银层位置容易出现严重的塑封体离层缺陷，很难能满足电子封装的高可靠性要求。
目前，引线框架有全镀(即引线框架内引脚精压区和衬底全部镀银)、单环镀(即仅在引线框架内引脚精压区镀银)、双环镀(即引线框架内引脚精压区镀银，衬底上有一圈镀银环)等结构，镀银层面积较大，存在离层隐患。
申请号为201711445689.9和201721863934.3的中国专利仅仅是在引线框架衬底上不粘接芯片的位置开少量锁胶孔，开孔数量极其有限，对于塑封体离层问题改善有限，使用意义不大，而且需要根据芯片严格定制，制作成本高，代价大，经济效益差，不利于产品的推广使用。申请号为201310726533.3的中国专利描述的引线框架上开孔位置在内引脚上，内引脚面积小，对离层影响相比于衬底而言较小，并且由于镀银层面积只是内引脚的一小部分，开孔后对于键合丝第二焊点分布有一定地影响，降低了引线框架对不同产品的适用性。
发明内容
针对现有技术中存在的问题，本发明提供一种锁胶阵列引线框架及其在芯片封装件中的应用，在包封过程中，塑封料贯穿锁胶孔，起到了钉扎强化作用与阻止离层蔓延的作用，提高了产品的可靠性。
本发明是通过以下技术方案来实现：
一种锁胶阵列引线框架，所述引线框架的衬底表面均匀开设有若干个锁胶孔，锁胶孔之间未开设孔洞的区域用于引线键合。
优选的，所述的若干个锁胶孔分布在整个引线框架的衬底表面。
优选的，所述的锁胶孔的横截面为圆形或正方形。
进一步，当锁胶孔的横截面为圆形时，锁胶孔横截面的直径为30um～300um；当锁胶孔的横截面为正方形时，锁胶孔横截面的边长为30um～300um。
再进一步，两个相邻锁胶孔的最短间距为207um。
上述任意一项所述的锁胶阵列引线框架在芯片封装件中的应用。
锁胶阵列引线框架在单芯片封装件中的应用，包括如下步骤：
步骤1，将待封装芯片所在的晶圆减薄至目标厚度，之后在该晶圆背面粘贴DAF膜，得到粘贴有DAF膜的芯片；
步骤2，将粘贴有DAF膜的芯片粘接在锁胶阵列引线框架的衬底上，使DAF膜与所述的衬底接触；
步骤3，对待键合电路进行清洗，之后根据产品的设计要求，将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚进行引线键合，得到键合后的电路；
步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到单芯片封装件。
进一步，步骤4中将塑封体在175℃固化8-9h。
锁胶阵列引线框架在多芯片封装件中的应用，包括如下步骤：
步骤1，将每个待封装芯片所在的晶圆减薄至目标厚度，之后在每个待封装芯片所在的晶圆背面粘贴DAF膜，得到若干个粘贴有DAF膜的芯片；
步骤2，根据产品设计要求，在锁胶阵列引线框架的衬底上粘接若干个粘贴有DAF膜的芯片，使DAF膜与所述的衬底接触；
步骤3，对待键合电路进行清洗，之后根据产品的设计要求，将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚，以及若干个待封装芯片之间进行引线键合，得到键合后的电路；
步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到多芯片封装件。
进一步，步骤4中将塑封体在175℃固化8-9h。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种锁胶阵列引线框架，该引线框架衬底表面上均匀开设有若干个锁胶孔，之后使用DAF膜与该引线框架衬底在粘片过程中不存在液体，因此不会有液体物质从锁胶孔中泄漏而污染设备或影响粘接质量，锁胶孔之间未开设孔洞的区域用于引线键合，可以保证引线键合工艺的正常进行；而由于DAF膜尺寸与芯片尺寸相同，因此不会额外占用锁胶孔，能够尽量保留更多的锁胶孔。在包封过程中，塑封料贯穿锁胶孔，减少了塑封料与引线框架的结合面积，降低了离层发生的概率。离层往往发生在塑封体与芯片、引线框架结合面上，尤其是引线框架衬底面积比较大，而且其上有芯片，极易发生离层，而有本发明引线框架衬底表面上的锁胶孔阻挡，即使发生离层，离层现象难以扩散，可以缩小离层发生的面积。因此本发明的锁胶阵列引线框架可以提高产品的可靠性。
本发明使用锁胶阵列引线框架在单芯片封装件中进行应用，先将待封装芯片所在的晶圆减薄至目标厚度，之后在该晶圆背面粘贴DAF膜，可以通过机械划片或激光划片得到粘贴有DAF膜的芯片，然后将粘贴有DAF膜的芯片粘接在锁胶阵列引线框架的衬底上，使DAF膜与所述的衬底接触，在粘片过程中不存在液体，因此不会有液体物质从锁胶孔中泄漏而污染设备或影响粘接质量，紧接着对待键合电路进行清洗，根据产品的设计要求将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚进行引线键合，最后对键合后的电路进行等离子清洗，用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，可得到单芯片封装件；锁胶孔减少了塑封料与引线框架的结合面积，降低了离层发生的概率，在塑封体与衬底之间发生离层时，降低了系统应力，避免离层面积扩大，提高元器件可靠性。不仅如此，通过对引线框架衬底进行开孔，有效降低引线框架铜材使用量和镀银层面积，降低了生产成本。
本发明使用锁胶阵列引线框架在多芯片封装件中进行应用，每个待封装芯片所在的晶圆减薄至目标厚度，之后在每个待封装芯片所在的晶圆背面粘贴DAF膜，可以通过机械划片或激光划片得到若干个粘贴有DAF膜的芯片，然后根据产品设计要求，在锁胶阵列引线框架的衬底上粘接若干个粘贴有DAF膜的芯片，使DAF膜与所述的衬底接触，在粘片过程中不存在液体，因此不会有液体物质从锁胶孔中泄漏而污染设备或影响粘接质量，紧接着对待键合电路进行清洗，根据产品的设计要求将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚，以及若干个待封装芯片之间进行引线键合，最后对键合后的电路进行等离子清洗，用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，可得到多芯片封装件；锁胶孔减少了塑封料与引线框架的结合面积，降低了离层发生的概率，在塑封体与衬底之间发生离层时，降低了系统应力，避免离层面积扩大，提高元器件可靠性。
附图说明
图1为本发明实施例1所述的引线框架衬底的结构示意图。
图2为本发明实施例2所述的引线框架衬底的结构示意图。
图3为本发明实施例3所述的引线框架衬底的结构示意图。
图4为本发明实施例4所述的引线框架衬底的结构示意图。
图5为本发明实施例5所述的引线框架衬底的结构示意图。
图6为本发明所述的使用DAF膜粘接芯片后的结构示意图。
图7为本发明所述的在具有圆形锁胶孔的锁胶阵列引线框架上粘接芯片后的结构示意图。
图8为本发明实施例6所述包封后的电路剖视图。
图9为本发明实施例7所述包封后的双芯片平面布局电路剖视图。
图10为本发明实施例8所述包封后的双芯片叠层电路剖视图。
图11为本发明实施例9所述包封后的多芯片叠层电路剖视图。
图中：1-引线框架衬底，2-锁胶孔，3-DAF膜，4-芯片，5-键合丝，6-塑封料，7-引脚。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明引线框架中的锁胶孔成阵列排布，具体是其衬底表面均匀设有多行和多列的锁胶孔，称这样的引线框架为锁胶阵列引线框架，可以在某一个区域内，也可以分布在整个衬底表面，且与芯片尺寸、芯片粘接位置无关系，锁胶孔横截面的形状一般为圆形或正方形，锁胶孔之间未开设孔洞的区域用于引线键合，但不局限于圆形，还可以是方形、三角形、多边形，或者是不规则图形。
在实际开孔时需要避免因为开孔过大导致引线框架衬底在引线键合过程中因受热不均匀发生形变，开孔过小塑封料无法进入，孔直径在30um～300um之间即可。引线键合工艺一般的鱼尾宽度和鱼尾长度，即第二焊点均要求在键合丝直径的4倍以内，焊球直径，即第一焊点也在键合丝直径的2～4倍，均在锁胶孔之间的区域中进行，因此锁胶孔边缘之间的间距不易过小，目前常用键合丝直径在15～50um，具体尺寸有15um(0.6mil)，18um(0.7mil)，20um(0.8mil)，23um(0.9mil)，25um(1.0mil)和50um(2.0mil)，因此引线键合长度最小为200um，同时考虑到引线键合设备精度范围为±2.0um到±3.5um，所以锁胶孔边缘之间的间距最小值应该为207um，这样最能方便引线键合过程中地线的键合。
此锁胶阵列引线框架需要最底层芯片必须使用DAF膜进行粘片，通过塑封料贯穿锁胶孔，提高塑封体结合强度，避免因为塑封料与衬底大面积相连导致离层时因应力原理导致离层面积扩大。
本发明的锁胶阵列引线框架应用在单芯片封装件中时，其具体过程为：
步骤1，将待封装的芯片所在的晶圆减薄至目标厚度；
步骤2，使用贴片机在晶圆背面粘贴DAF膜，粘膜过程一般是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行机械划片或激光划片，将芯片与DAF膜划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，在引线框架衬底上粘接芯片，使DAF膜与引线框架衬底结合牢固；
步骤5，对待键合电路进行等离子清洗，之后根据客户对产品的需求，将芯片与衬底、芯片与引脚、衬底与引脚进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用手动模塑封机或者全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片、DAF膜、引线框架、塑封料及键合丝，且塑封料嵌入到锁胶孔中提高了塑封料之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在烘箱中175℃固化8-9小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
本发明的锁胶阵列引线框架应用在多芯片封装件中时，其具体过程为：
步骤1，将每个所需待封装芯片对应的晶圆减薄至目标厚度；
步骤2，在每张晶圆背面粘贴DAF膜，粘膜过程一般是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行机械划片或激光划片，将芯片与DAF膜划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，根据客户产品设计，在引线框架衬底上粘接一个或多个芯片，有需要的进行芯片叠层粘片，使DAF膜与引线框架衬底、DAF膜与下层芯片结合牢固；
步骤5，对待键合电路进行等离子清洗，根据客户对产品的需求，将芯片与衬底、芯片与引脚、衬底与引脚、芯片与芯片进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用手动模塑封机或者全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片、DAF膜、引线框架、塑封料及键合丝，且塑封料嵌入到锁胶孔中提高了塑封料之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在烘箱中175℃固化8-9小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
实施例1
本发明一种锁胶阵列引线框架，如图1所示，该引线框架衬底1为长方形，其表面设有锁胶结构，该锁胶结构为均匀分布在引线框架衬底上的圆形锁胶孔2，圆形锁胶孔2的直径为300um，两个相邻圆形锁胶孔2的边缘，即与圆相切的切线间距为270um。
实施例2
本发明一种锁胶阵列引线框架，如图2所示，该引线框架衬底1为长方形，其表面设有锁胶结构，该锁胶结构为分布在引线框架衬底表面一半区域上的圆形锁胶孔2，圆形锁胶孔2的直径为30um，两个相邻锁胶孔2边缘间距为207um。
实施例3
本发明一种锁胶阵列引线框架，如图3所示，该引线框架衬底1为长方形，其表面设有锁胶结构，该锁胶结构为均匀分布在引线框架衬底上的正方形锁胶孔2，正方形锁胶孔2的边长为80um，两个相邻锁胶孔2边缘间距为400um。
实施例4
本发明一种锁胶阵列引线框架，如图4所示，该引线框架衬底1为长方形，其表面设有锁胶结构，该锁胶结构为均匀分布在引线框架衬底上的正三角形锁胶孔2，正三角形锁胶孔2的边长为120um，两个相邻锁胶孔2的边缘，即两个正三角形最近的间距为300um。
实施例5
本发明一种锁胶阵列引线框架，如图5所示，该引线框架衬底1为正方形，其表面设有锁胶结构，该锁胶结构为均匀分布在引线框架衬底上的椭圆形锁胶孔2。
实施例6
本发明一种锁胶阵列引线框架在单芯片装片封装，即单芯片封装件中的应用，如图8所示，其具体过程为：
步骤1，将芯片4所在的晶圆减薄至300um；
步骤2，在芯片4所在的晶圆背面粘贴DAF膜3，如图6所示，，粘膜过程是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行激光划片，将芯片4与DAF膜3划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，在引线框架衬底1上粘接芯片4，如图7所示，使DAF膜3与引线框架衬底1结合牢固；
步骤5，对待键合电路进行等离子清洗，之后根据客户产品需求，将芯片4与衬底1、芯片4与引脚7、衬底1与引脚7进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片4、DAF膜3、引线框架衬底1、引线框架引脚7、塑封料6及键合丝5，且塑封料6嵌入到锁胶孔2中提高了塑封料6之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在175℃固化8小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
实施例7
本发明一种锁胶阵列引线框架在多芯片装片封装，即多芯片封装件中的应用，如图9所示，其具体过程为：
步骤1，将所需的两个芯片4所在的每个晶圆减薄至200um；
步骤2，在芯片4所在的晶圆背面粘贴DAF膜3，粘膜过程是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行激光划片，将芯片4与DAF膜3划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，在引线框架衬底1上粘接芯片4，使DAF膜3与引线框架衬底1结合牢固；
步骤5，对待键合电路进行等离子清洗，之后根据客户产品需求，将芯片4与衬底1、芯片4与芯片4之间、芯片4与引脚7、衬底1与引脚7进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片4、DAF膜3、引线框架衬底1、引线框架引脚7、塑封料6及键合丝5，且塑封料6嵌入到锁胶孔2中提高了塑封料6之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在175℃固化9小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
实施例8
本发明一种锁胶阵列引线框架在多芯片装片封装中的应用，如图10所示，其具体过程为：
步骤1，将所需的两个芯片4所在的每个晶圆减薄至150um；
步骤2，在芯片4所在的晶圆背面粘贴DAF膜3，粘膜过程是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行机械划片，将芯片4与DAF膜3划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，在引线框架衬底1上粘接一个芯片4，使DAF膜3与引线框架衬底1结合牢固；
在芯片4上粘接另外一颗芯片4，使DAF膜3与下层芯片4表面结合牢固；
步骤5，对待键合电路进行等离子清洗，之后根据客户产品需求，将芯片4与衬底1、芯片4与芯片4之间、芯片4与引脚7、衬底1与引脚7进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片4、DAF膜3、引线框架衬底1、引线框架引脚7、塑封料6及键合丝5，且塑封料6嵌入到锁胶孔2中提高了塑封料6之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在175℃固化9小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
实施例9
本发明一种锁胶阵列引线框架在多芯片装片封装中的应用，如图11所示，其具体过程为：
步骤1，将所需的三个芯片4所在的每个晶圆减薄至100um；
步骤2，在芯片4所在的晶圆背面粘贴DAF膜3，粘膜过程是贴完后立即在贴片机中70℃烘烤1分钟，这样DAF膜与晶圆之间的结合强度强，避免在划片过程中芯片受力脱落；
步骤3，进行激光划片，将芯片4与DAF膜3划透划开，得到单个粘贴有DAF膜的芯片；
步骤4，在引线框架衬底1上粘接一个芯片4，使DAF膜3与引线框架衬底1结合牢固；
在另外两颗芯片4粘接另外一颗芯片4上，使DAF膜3与下层芯片4表面结合牢固；
步骤5，对待键合电路进行等离子清洗，之后根据客户产品需求，将芯片4与衬底1、芯片4与芯片4之间、芯片4与引脚7、衬底1与引脚7进行引线键合；
步骤6，对键合后的电路进行等离子清洗，使用全自动塑封机用塑封料进行塑封，形成塑封体，塑封体包含了芯片4、DAF膜3、引线框架衬底1、引线框架引脚7、塑封料6及键合丝5，且塑封料6嵌入到锁胶孔2中提高了塑封料6之间的连接面积，降低了离层出现及离层蔓延的概率；
步骤7，将上述塑封体在175℃固化8.5小时，并对塑封体依次进行电镀锡、激光打标、切筋成型，得到成品封装件。
Claims (10)
1.一种锁胶阵列引线框架，其特征在于，所述引线框架的衬底表面均匀开设有若干个锁胶孔，锁胶孔之间未开设孔洞的区域用于引线键合。
2.根据权利要求1所述的锁胶阵列引线框架，其特征在于，所述的若干个锁胶孔分布在整个引线框架的衬底表面。
3.根据权利要求1所述的锁胶阵列引线框架，其特征在于，所述的锁胶孔的横截面为圆形或正方形。
4.根据权利要求3所述的锁胶阵列引线框架，其特征在于，当锁胶孔的横截面为圆形时，锁胶孔横截面的直径为30um～300um；当锁胶孔的横截面为正方形时，锁胶孔横截面的边长为30um～300um。
5.根据权利要求3所述的锁胶阵列引线框架，其特征在于，两个相邻锁胶孔的最短间距为207um。
6.如权利要求1～5中所一项所述的锁胶阵列引线框架在芯片封装件中的应用。
7.如权利要求6所述的锁胶阵列引线框架在单芯片封装件中的应用，其特征在于，包括如下步骤：
步骤1，将待封装芯片所在的晶圆减薄至目标厚度，之后在该晶圆背面粘贴DAF膜，得到粘贴有DAF膜的芯片；
步骤2，将粘贴有DAF膜的芯片粘接在锁胶阵列引线框架的衬底上，使DAF膜与所述的衬底接触；
步骤3，对待键合电路进行清洗，之后根据产品的设计要求，将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚进行引线键合，得到键合后的电路；
步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到单芯片封装件。
8.根据权利要求7所述的锁胶阵列引线框架在单芯片封装件中的应用，其特征在于，步骤4中将塑封体在175℃固化8-9h。
9.如权利要求6所述的锁胶阵列引线框架在多芯片封装件中的应用，其特征在于，包括如下步骤：
步骤1，将每个待封装芯片所在的晶圆减薄至目标厚度，之后在每个待封装芯片所在的晶圆背面粘贴DAF膜，得到若干个粘贴有DAF膜的芯片；
步骤2，根据产品设计要求，在锁胶阵列引线框架的衬底上粘接若干个粘贴有DAF膜的芯片，使DAF膜与所述的衬底接触；
步骤3，对待键合电路进行清洗，之后根据产品的设计要求，将待封装芯片与锁胶阵列引线框架的衬底、待封装芯片与引脚、锁胶阵列引线框架的衬底与引脚，以及若干个待封装芯片之间进行引线键合，得到键合后的电路；
步骤4，对键合后的电路进行等离子清洗，之后用塑封料进行塑封，塑封料嵌入到锁胶孔中，形成塑封体，将塑封体进行固化，之后依次进行电镀锡、激光打标、切筋成型，得到多芯片封装件。
10.根据权利要求9所述的锁胶阵列引线框架在多芯片封装件中的应用，其特征在于，步骤4中将塑封体在175℃固化8-9h。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010889854.5A CN111987069A (zh) | 2020-08-28 | 2020-08-28 | 一种锁胶阵列引线框架及其在芯片封装件中的应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010889854.5A CN111987069A (zh) | 2020-08-28 | 2020-08-28 | 一种锁胶阵列引线框架及其在芯片封装件中的应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111987069A true CN111987069A (zh) | 2020-11-24 |
Family
ID=73441231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010889854.5A Pending CN111987069A (zh) | 2020-08-28 | 2020-08-28 | 一种锁胶阵列引线框架及其在芯片封装件中的应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111987069A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112645279A (zh) * | 2020-12-23 | 2021-04-13 | 东南大学 | 一种mems风速风向传感器的封装方法 |
| CN113937009A (zh) * | 2021-10-13 | 2022-01-14 | 重庆平伟伏特集成电路封测应用产业研究院有限公司 | 表贴式双面散热半导体功率器件的封装方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
| CN101118893A (zh) * | 2006-08-02 | 2008-02-06 | 南茂科技股份有限公司 | 具有共用型晶片承座的半导体封装构造 |
| CN101207095A (zh) * | 2006-12-21 | 2008-06-25 | 力成科技股份有限公司 | 防止溢胶的球格阵列封装构造 |
| CN102024777A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体芯片封装结构及封装方法 |
| CN102074541A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法 |
| US20150364455A1 (en) * | 2014-06-12 | 2015-12-17 | Stmicroelectronics (Grenoble 2) Sas | Stack of integrated-circuit chips and electronic device |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
-
2020
- 2020-08-28 CN CN202010889854.5A patent/CN111987069A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
| CN101118893A (zh) * | 2006-08-02 | 2008-02-06 | 南茂科技股份有限公司 | 具有共用型晶片承座的半导体封装构造 |
| CN101207095A (zh) * | 2006-12-21 | 2008-06-25 | 力成科技股份有限公司 | 防止溢胶的球格阵列封装构造 |
| CN102024777A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体芯片封装结构及封装方法 |
| CN102074541A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法 |
| US20150364455A1 (en) * | 2014-06-12 | 2015-12-17 | Stmicroelectronics (Grenoble 2) Sas | Stack of integrated-circuit chips and electronic device |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112645279A (zh) * | 2020-12-23 | 2021-04-13 | 东南大学 | 一种mems风速风向传感器的封装方法 |
| CN112645279B (zh) * | 2020-12-23 | 2023-09-05 | 东南大学 | 一种mems风速风向传感器的封装方法 |
| CN113937009A (zh) * | 2021-10-13 | 2022-01-14 | 重庆平伟伏特集成电路封测应用产业研究院有限公司 | 表贴式双面散热半导体功率器件的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI751944B (zh) | 晶片封裝結構 | |
| US9899239B2 (en) | Carrier ultra thin substrate | |
| US9679832B1 (en) | Rough leadframe with a nanolayer of silver | |
| US9136231B2 (en) | Carrier-free land grid array IC chip package and preparation method thereof | |
| US8278751B2 (en) | Methods of adhering microfeature workpieces, including a chip, to a support member | |
| CN111987069A (zh) | 一种锁胶阵列引线框架及其在芯片封装件中的应用 | |
| JP2011142264A (ja) | 半導体装置の製造方法 | |
| TW200818350A (en) | Semiconductor packaging method by using large panel size | |
| US20030127719A1 (en) | Structure and process for packaging multi-chip | |
| JP3344372B2 (ja) | 半導体装置の製造方法 | |
| US9117813B2 (en) | Integrated circuit package and method of making same | |
| CN110429058B (zh) | 集成电路制程用胶带及晶圆背面刷胶工艺 | |
| JP4515129B2 (ja) | 半導体装置の製造方法 | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| JP4057875B2 (ja) | 半導体装置の製造方法 | |
| JP3899755B2 (ja) | 半導体装置 | |
| WO2020034386A1 (zh) | 一种基于树脂垫片的阶梯式堆叠芯片封装结构及加工工艺 | |
| CN216902939U (zh) | 一种高压芯片的封装结构 | |
| JP2024072563A (ja) | 複合部材及びその製造方法 | |
| JP2009044010A (ja) | 半導体装置の製造方法 | |
| JPH09116251A (ja) | 半導体ベアチップの取付方法および取付構造 | |
| KR100355798B1 (ko) | 반도체패키지용 회로기판 및 그 제조 방법 | |
| CN116469784A (zh) | 封装结构及其制作方法 | |
| CN115312397A (zh) | 用于芯片的封装方法 | |
| CN114597197A (zh) | 一种高压芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221228 Address after: 451161 Tower C, Xinggang Building, No. 16, Huhang Road, Zhengzhou Airport Economic Comprehensive Experimental Zone, Zhengzhou City, Henan Province Applicant after: Zhengzhou Xinghang Technology Co.,Ltd. Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Applicant before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201124 |
|
| RJ01 | Rejection of invention patent application after publication |