JP2009044010A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009044010A
JP2009044010A JP2007208431A JP2007208431A JP2009044010A JP 2009044010 A JP2009044010 A JP 2009044010A JP 2007208431 A JP2007208431 A JP 2007208431A JP 2007208431 A JP2007208431 A JP 2007208431A JP 2009044010 A JP2009044010 A JP 2009044010A
Authority
JP
Japan
Prior art keywords
adhesive tape
heat
manufacturing
semiconductor device
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007208431A
Other languages
English (en)
Inventor
Hiroyuki Kondo
広行 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007208431A priority Critical patent/JP2009044010A/ja
Publication of JP2009044010A publication Critical patent/JP2009044010A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】耐熱性粘着テープを用いた方法で、プラズマ処理を施しても、十分な実用性をもった半導体装置の製造方法、およびこれによって作成された半導体装置を提供すること。
【解決手段】アウターパッド１１ｂ側に耐熱性粘着テープ２０を貼り合わせた金属製のリードフレームのダイパッド１１ｃ上に半導体チップ１５をボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤ１６で電気的に接続する結線工程と、封止樹脂１７により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを含む半導体装置の製造方法であって、前記耐熱性粘着テープの接着剤層がアルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体、および硬化剤を含有してなることを特徴とする半導体装置の製造方法、およびその製造方法で得られる半導体装置。
【選択図】図１

Description

本発明は、アクリル系粘着テープを貼り合わせた金属製のリードフレームを用いる半導体装置の製造方法、およびこれによって作成された半導体装置に関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に耐熱性粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
このような製造方法において、リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、ハンドリングの面で実質的に困難であることから、耐熱性粘着テープは最初の段階でリードフレームのアウターパット面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。このような方法として、本発明者らは、厚み１０μｍ以下の粘着剤層を有する耐熱性粘着テープを用いて、樹脂漏れを防止しつつワイヤボンディングなどの一連の工程を実施できる製造方法を提案してきた（特許文献１）。
特開２００２−１８４８０１号公報
一方で、近年では半導体パッケージに高度な信頼性が求められることから、ワイヤボンディング強度の向上や、封止樹脂部分の剥離（デラミネーション）を抑えるため、ワイヤボンディング工程の前、もしくは樹脂封止工程の前段階で、プラズマを照射して表面をクリーニングすることで、リードフレームあるいは搭載チップの表面汚染物に起因したワイヤボンディング強度の低下や封止樹脂部分の剥離（デラミネーション）を未然に防ぐ方法が望まれている。
しかしながら、耐熱性粘着テープを用いた方法においては、リードフレームに刻まれたパターンの間からテープの粘着剤層が直接プラズマ処理の影響を受けるため、粘着剤層がプラズマによる分解あるいは変性といったダメージを受け、これらが逆に樹脂封止後の汚染原因となってしまうことから、耐熱性粘着テープを用いた方法でプラズマ処理を施すこと自体が困難であった。
そこで本発明の目的は、耐熱性粘着テープを用いた方法で、プラズマ処理を施しても、十分な実用性をもった半導体装置の製造方法、およびこれによって作成された半導体装置を提供することにある。
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの構成材料について鋭意研究を重ねたところ、前記耐熱性粘着テープの接着剤層にアルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体、および硬化剤を含有させることによって、プラズマ処理による粘着剤層主成分の分解あるいは変性といったダメージを抑制する効果があることを見出したことから、上記目的である耐熱性粘着テープを用いた方法でありながらプラズマ処理を施すことも可能となる本発明の完成に至った。
即ち、本発明は、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープの接着剤層がアルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体、および硬化剤を含有してなることを特徴とする半導体装置の製造方法、およびその製造方法で得られる半導体装置に関する。
耐熱性粘着テープを半導体装置の製造方法に用いることにより、プラズマ処理による粘着剤層主成分の分解あるいは変性といったダメージが抑制され、樹脂封止後の汚染を防ぐことができる。また、リードフレームあるいは搭載されたチップの表面汚染物に起因したワイヤボンディング強度の低下や封止樹脂部分の剥離（デラミネーション）を未然に防ぐことができ、良好な半導体装置を得ることができる。
本発明の半導体装置の製造方法に用いられる耐熱性粘着テープは、少なくとも基材層と接着剤層から構成され、接着剤層がアルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体、および硬化剤を含有してなるものである。
本発明におけるアクリル系粘着剤は、アルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体を含む。ここで、アルキル（メタ）アクリレートとは、アルキルアクリレートおよびアルキルメタクリレートを意味する。例えば、アルキル（メタ）アクリレートの一例としてはメチル（メタ）アクリレート，エチル（メタ）アクリレート，ブチル（メタ）アクリレート，イソアミル（メタ）アクリレート，ｎ−ヘキシル（メタ）アクリレート，２−エチルヘキシル（メタ）アクリレート，イソオクチル（メタ）アクリレート，イソノニル（メタ）アクリレート，デシシル（メタ）アクリレート，ドデシル（メタ）アクリレートなどが挙げられる。中でもブチル（メタ）アクリレートがより好ましい。
本明細書においてグリシジル(メタ)アクリレートとは、グリシジルアクリレートおよびグリシジルメタクリレートを意味する。共重合体の重合に用いるモノマー量として、グリシジル(メタ)アクリレートの量は、プラズマ照射に対する効果を好適に得る観点から、アクリレート成分全体〔アルキル(メタ)アクリレートとグリシジル(メタ)アクリレートの合計〕の５重量％以上が好ましく、１０重量％以上がより好ましく、５０重量％以下が好ましく、３０重量％以下がより好ましい。
また、粘着剤には、封止樹脂の硬化成分、例えばエポキシ樹脂を硬化させるための硬化剤が添加される。エポキシ樹脂としては、特に限定されず、分子内に２個以上のエポキシ基を含有する化合物が好ましく、例えば、グリシジルアミン型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族エポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられ、これらは単独で又は２種以上を混合して用いることができる。かかる硬化剤としては、エポキシ樹脂を硬化する場合、フェノール樹脂、イミダゾール系化合物及びその誘導体、ヒドラジド化合物、並びにジシアンジアミドからなる群より選択される少なくとも１種類、またはこれらをマイクロカプセル化したもの等が挙げられる。また、さらに硬化促進剤を配合してもよい。例えば、硬化剤としてフェノール樹脂が含有されている場合は、さらに硬化促進剤としてトリフェニルフォスフィンのリン系化合物やイミダゾールといったアミン系化合物が併用されていてもよい。
硬化剤の含有量は、その種類によって異なるために一概には決定できないが、例えば、フェノール樹脂の場合、共重合体中のグリシジル基と当量となるように含有することが好ましい。硬化剤の含有量は、それぞれ、共重合体中のグリシジル基１００重量部に対して、０．０５〜５重量部が好ましく、０．１〜３重量部がより好ましい。
また、耐熱性粘着テープはパッケージ成型後剥離されることから、接着剤中に剥離剤を添加してもよい。かかる剥離剤としては一般的に離型効果を発揮するものであれば、とくに限定されるものではない。たとえば一例として、剥離ライナに使用される長鎖アルキル基含有ポリマー、シリコーン系ポリマー、パーフルオロ系ポリマー、フッ化ポリオレフィン、また、プラスチック材料の離型剤として知られているポリエチレン系ワックス、カルナバワックス、モンタン酸、ステアリン酸等があげられる。その中でも、ポリエチレン系ワックスが良く、特に酸化ポリエチレンワックスは、半導体封止樹脂分野で離型剤として実績があり、本発明にもっとも適した材料のひとつである。
なお本発明では、耐熱性粘着テープの基材層に関しては特に限定されるものではないが、あらかじめリードフレームに貼着されていることから、後述の製造工程においてリードフレームとともに加熱されることになる。たとえば、半導体チップをダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。ワイヤボンディングを行う場合は、例えば１２０〜２５０℃程度の温度で行われるが、一枚のリードフレームからたくさんの半導体装置を製造する場合は、すべての半導体装置に対するボンディングが終了するまでの時間として、リードフレーム１枚あたり１時間以上を要することも考えられる。さらに、樹脂封止する場合も、樹脂が十分に溶融している温度である必要性から１７５℃程度の温度をかけることになる。したがって、こういった加熱条件に対して、耐熱性粘着テープの基材層はこれらの耐熱性を満足する素材である必要がある。例えば、ポリエチレンテレフタレート（ＰＥＴ） フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエーテルサルフォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）フィルム、ポリアリレート（ＰＡＲ）フィルム、アラミドフィルム、ポリイミドフィルム、又は液晶ポリマー（ＬＣＰ）フィルムからなることが好ましい。
さらに、耐熱性粘着テープが貼り合わされるリードフレームは、銅をはじめとした金属素材であることから、線熱膨張係数として１８−１９ｐｐｍ／K程度であることが一般的である。したがって、これらに貼り合わされる耐熱性粘着テープの線熱膨張係数が、リードフレームとあまりに大きく違っていては、両者が貼り合わせられた状態で加熱されたとき、両者の熱膨張の差異からひずみを生じることになり、結果的に耐熱性粘着テープにしわやはがれを生じてしまう。そのため、耐熱性粘着テープを構成する基材部分の線熱膨張係数としても、リードフレーム素材に近い線熱膨張係数の基材層を採用することが好ましい。このような基材としては、線熱膨張係数２０−２４ｐｐｍ／Ｋ程度のポリイミド材料は、加工性やハンドリング性も高く、本発明に最も好適な素材のひとつである。ここで、線熱膨張係数はＴＭＡ（サーモ・メカニカル・アナリシス）により測定される値である。
なお、耐熱性粘着テープの基材層の厚みは、折れや裂けを防止するため、５〜１００μｍが好ましく、好適なハンドリング性に鑑みて１０〜１００μｍがより好ましい。
また、耐熱性粘着テープを構成する接着剤層は、その粘着機能の面からある程度の弾性が必要である。一方、接着剤層全体としてあまりに柔らかい場合は、ワイヤボンディング時にボンディングワイヤを接続しようとしても、耐熱性粘着テープを貼りあわせたリードフレームを十分に固定しておくことが接着剤層の弾性力によって阻害され、結果的に加圧による圧着エネルギーを緩和してしまい、ボンディング不良が発生してしまう。
このようなボンディング不良を引き起こさず、かつ封止工程では樹脂漏れをよく防止できる十分な接着剤層を確保する、いわば相反する接着剤層の必要性能を両立するため、粘弾性スペクトロメーター（レオメトリック・サイエンティフィック社ARES等）により、周波数１Hz、昇温速度５℃/minにて測定された貯蔵弾性率が、好ましくはワイヤボンディング実施温度において好ましくは０．０１MＰａ以上、より好ましくは０．１MPa以上の場合、クッション性をわずかにとどめることが可能となり十分なワイヤボンディング強度を得やすくなる。ここでいうワイヤボンディング実施温度とは２００℃付近を示す。
さらに、本発明は接着剤層の厚みに関しても特に限定されるものではないが、ワイヤボンディング時に接着剤層全体としてのクッション性をわずかにとどめるために厚すぎる構成は好ましくなく、一方で封止工程においても十分なシール性を得ることの出来るためにはある程度の厚さが必要である。この場合、相反する両特性をバランスよく達成できる糊厚（接着剤層の厚さ）としては、好ましくは１〜５０μｍ、より好ましくは５〜２５μｍであることが好適である。
本発明の耐熱性粘着テープを調製するには、粘着剤と硬化剤等を基材層に薄層塗布し、乾燥すればよい。また、本発明の粘着テープの「耐熱性」とは、加熱プロセス後、粘着テープを被着体から引剥した際に目視できる接着剤の残渣がないことをいう。
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の半導体装置の製造方法の一例の工程図である。
本発明の半導体装置の製造方法は、図１（ａ）〜（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による結線工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程と、これらいずれかの段階でプラズマを照射する工程とを少なくとも含むものである。
搭載工程は、図１（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に耐熱性粘着テープ２０を貼り合わせた金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。
リードフレーム１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀，ニッケル，パラジウム，金などの素材で被覆（めっき）されている場合もある。リードフレーム１０の厚みは、１００〜３００μｍが一般的である。なお、部分的にエッチングなどで薄く加工されている部分はこのかぎりではない。
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。とくに近年では、生産性の観点から1枚のリードフレーム中に配列されるパッケージ数を多くするため、これらの個々のパッケージが細密化されるばかりでなく、一つの封止部分で多数のパッケージを封止できるようこれらの配列数も大きく拡大してきている。
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列された、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
耐熱性粘着テープ２０は、少なくともパッケージパターン領域１１より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して耐熱性粘着テープ２０を貼着するのが好ましい。
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃヘのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１２０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に貼着した耐熱性粘着テープ２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
また、本発明においては、いずれかの工程の段階でプラズマ処理が施される。これは、リードフレームあるいは搭載されたチップ表面のクリーニングのために実施される目的から、通常はダイアタッチキュアが施された後もしくはワイヤボンディングを実施する前の段階、あるいは封止樹脂により片面封止が施される前の段階で実施される場合がほとんどである。特に高度なパッケージを製作する際には、複数回にわたって繰り返し実施される場合もある。なお、これらのプラズマ処理とはプラズマ放電処理をリードフレーム表面に施す工程であれば特に限定されるものではないが、一般的には放電方法によりダイレクトプラズマモードあるいはリエッチングモードなど各種の方法がある。また、処理槽で実施される場合は槽内を減圧状態として特定のガスを流入した雰囲気下に調整されることが一般的であり、その際に流入される代表的なガス成分としてはＡｒ（アルゴン）、Ｏ２（酸素）などが単独で、あるいはこれらを含む混合ガス雰囲気下で施される。なお、リードフレームなどへのダメージを考慮すると、一般的にアルゴンを主成分としたガスを流入した低圧状態の槽内環境においてリエッチングモードでのプラズマ処理を数分程度施すことが好ましい。
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン製：カプトン１００Ｈ、線熱膨張係数２．２×１０-5 ／Ｋ）を基材層として、ブチルアクリレートモノマー８０重量部に対してグリシジルアクリレートモノマー２０重量部を構成モノマーとしたアクリル系共重合体を用いて、この共重合体１００重量部に対して硬化剤として、XLC-LL(フェノールアラルキル型硬化剤、水酸基当量１７４、三井化学製)を２６重量部、剥離剤として酸化ポリエチレンワックス （クラリアントジャパン製：Ｌｉｃｏｗａｘ ＰＥＤ ５２１）を１０重量部添加し、これを用いて厚さ約１０μｍの粘着剤層（この耐熱性接着剤層は、レオメトリック・サイエンティフィック社ARESを用いて、周波数１Hz、昇温速度５℃/min、サンプルサイズφ7．9mmのパラレルプレートによるせん断貯蔵弾性モードにて測定したところ、200℃における貯蔵弾性率が３．０ＭＰaであった）を設けた耐熱性粘着テープを作成した。この耐熱性粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパット側に貼り合わせた。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ぺーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。
これを、ＬｏｗＥｔｃｈｉｎｇＲａｔｅのプラズマ処理装置（ヤマト硝子）製Model V-600に投入し、圧力２０±５Ｐａ、Ａｒ（アルゴン）ガスを４０ｍｌ／ｍｉｎにて注入し、圧力安定後から印加電力を２００Ｗにて約３分間リエッチングモードによるプラズマ処理を実施した。
つぎに、リードフレームは耐熱性粘着テープ側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、６０ＫＨｚワイヤボンダー（日本アビオニクス製）を用いてφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にて下記の条件でワイヤボンディングを行った。なお、すべてのボンディングを完了するのに約１時間を要した。
ファーストボンディング加圧：３０ｇ
ファーストボンディング超音波強度：２５ｍＷ
ファーストボンディング印加時間：１００ｍｓｅｃ
セカンドボンディング加圧：２００ｇ
セカンドボンディング超音波強度：５０ｍＷ
セカンドボンディング印加時間：５０ｍｓｅｃ
次に、エポキシ系封止樹脂（日東電工製：ＨＣ−３００Ｂ６）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート設定３秒、インジェクション時間１２秒、キュア時間９０秒にてモールドした後、耐熱性粘着テープを剥離した。
このようにして得られたＱＦＮは、耐熱性粘着テープを容易にはがすことができ、また完成したパッケージの封止樹脂表面には目視で確認できる付着汚染物は認められない良好なパッケージを得ることが出来た。
比較例１
２５μｍ厚のポリイミドフィルム（東レデュポン製：カプトン１００Ｈ、線熱膨張係数２．２×１０-5 ／Ｋ）を基材層として、ブチルアクリレートモノマー95重量部に対してアクリル酸5重量部を構成モノマーとしたアクリル系共重合体を用いて、この共重合体１００重量部に対して硬化剤として、XLC-LL(フェノールアラルキル型硬化剤、水酸基当量１７４、三井化学製)４重量部、剥離剤として酸化ポリエチレンワックス （クラリアントジャパン製：Ｌｉｃｏｗａｘ ＰＥＤ ５２１）を１０重量部添加し、これを用いて厚さ約１０μｍの粘着剤層（この耐熱性接着剤層は、レオメトリック・サイエンティフィック社ARESを用いて、周波数１Hz、昇温速度５℃/min、サンプルサイズφ7．9mmのパラレルプレートによるせん断貯蔵弾性モードにて測定したところ、200℃における貯蔵弾性率が０．５ＭＰaであった）を設けた耐熱性粘着テープを作成した。
実施例１と同様にして得られたQFNは、封止樹脂と耐熱性粘着テープの間の接着力が高いために剥離が困難な上、剥離後の封止樹脂上には目視で確認できる付着汚染物が認められた。
本発明の半導体装置の製造方法の一例を示す工程図を示す。 本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図を示す。 本発明における樹脂封止工程の一例を示す縦断面図を示す。
符号の説明
１０ リードフレーム
１１ パッケージパターン領域
１１ａ 開口
１１ｂ 端子部
１１ｃ ダイパッド
１１ｄ ダイバー
１２ キャビティ
１３ ガイドピン用孔
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
１７ａ 切断部
１８ 金型
１８ａ 上金型ａ
１８ｂ 下金型ｂ
１９ 導電性ペースト
２０ 耐熱性粘着テープ
２１ 封止された構造物
２１ａ 半導体装置

Claims (6)

  1. アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープの接着剤層がアルキル(メタ)アクリレートとグリシジル(メタ)アクリレートとの共重合体、および硬化剤を含有してなることを特徴とする半導体装置の製造方法。
  2. 硬化剤がフェノール樹脂、イミダゾール系化合物及びその誘導体、ヒドラジド化合物、並びにジシアンジアミドからなる群より選択される少なくとも１種類である、請求項１記載の半導体装置の製造方法。
  3. 耐熱性粘着テープの接着剤層の２００℃における貯蔵弾性率が０．０１MPa以上である、請求項１または２記載の半導体装置の製造方法。
  4. 耐熱性粘着テープの接着剤層の厚さが１〜５０μmである、請求項１〜３いずれか記載の半導体装置の製造方法。
  5. 耐熱性粘着テープの基材層の厚さが５〜１００μmである、請求項１〜４いずれか記載の半導体装置の製造方法。
  6. 請求項１〜５いずれか記載の製造方法で得られる半導体装置。

JP2007208431A 2007-08-09 2007-08-09 半導体装置の製造方法 Pending JP2009044010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007208431A JP2009044010A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208431A JP2009044010A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009044010A true JP2009044010A (ja) 2009-02-26

Family

ID=40444411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208431A Pending JP2009044010A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009044010A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124495A (ja) * 2009-12-14 2011-06-23 Nitto Denko Corp 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
WO2018207408A1 (ja) * 2017-05-10 2018-11-15 日立化成株式会社 半導体封止成形用仮保護フィルム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
JP2005142307A (ja) * 2003-11-05 2005-06-02 Mitsui Chemicals Inc 耐湿性が改良された半導体パッケージおよびその製造方法
JP2006229139A (ja) * 2005-02-21 2006-08-31 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる耐熱性粘着テープ
JP2006278963A (ja) * 2005-03-30 2006-10-12 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
JP2005142307A (ja) * 2003-11-05 2005-06-02 Mitsui Chemicals Inc 耐湿性が改良された半導体パッケージおよびその製造方法
JP2006229139A (ja) * 2005-02-21 2006-08-31 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる耐熱性粘着テープ
JP2006278963A (ja) * 2005-03-30 2006-10-12 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124495A (ja) * 2009-12-14 2011-06-23 Nitto Denko Corp 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
WO2018207408A1 (ja) * 2017-05-10 2018-11-15 日立化成株式会社 半導体封止成形用仮保護フィルム
CN110603624A (zh) * 2017-05-10 2019-12-20 日立化成株式会社 半导体密封成形用临时保护膜
KR20200006966A (ko) * 2017-05-10 2020-01-21 히타치가세이가부시끼가이샤 반도체 밀봉 성형용 가보호 필름
JPWO2018207408A1 (ja) * 2017-05-10 2020-03-19 日立化成株式会社 半導体封止成形用仮保護フィルム
US11195728B2 (en) 2017-05-10 2021-12-07 Showa Denko Materials Co., Ltd. Temporary protective film for semiconductor sealing molding
JP7143845B2 (ja) 2017-05-10 2022-09-29 昭和電工マテリアルズ株式会社 半導体封止成形用仮保護フィルム
KR102455209B1 (ko) * 2017-05-10 2022-10-17 쇼와덴코머티리얼즈가부시끼가이샤 반도체 밀봉 성형용 가보호 필름

Similar Documents

Publication Publication Date Title
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
JP4397653B2 (ja) 半導体装置製造用接着シート
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5077980B2 (ja) 半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP5588950B2 (ja) 耐熱性粘着テープ
JP4357754B2 (ja) 半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2009044010A (ja) 半導体装置の製造方法
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2001313301A (ja) ボンディング方法
JP2007129016A (ja) 半導体装置製造用接着シート
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP5275159B2 (ja) 半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
WO2023135709A1 (ja) 半導体パッケージの製造方法
JP2005142208A (ja) 半導体装置製造用接着シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706