JP3934041B2 - 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ - Google Patents

半導体装置の製造方法及びこれに用いる耐熱性粘着テープ Download PDF

Info

Publication number
JP3934041B2
JP3934041B2 JP2002350180A JP2002350180A JP3934041B2 JP 3934041 B2 JP3934041 B2 JP 3934041B2 JP 2002350180 A JP2002350180 A JP 2002350180A JP 2002350180 A JP2002350180 A JP 2002350180A JP 3934041 B2 JP3934041 B2 JP 3934041B2
Authority
JP
Japan
Prior art keywords
heat
adhesive tape
lead frame
pressure
resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002350180A
Other languages
English (en)
Other versions
JP2004186323A (ja
Inventor
均 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2002350180A priority Critical patent/JP3934041B2/ja
Publication of JP2004186323A publication Critical patent/JP2004186323A/ja
Application granted granted Critical
Publication of JP3934041B2 publication Critical patent/JP3934041B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの搭載及び結線が完了したリードフレームのアウターパッド側に耐熱性粘着テープを貼り合わせた後に、封止樹脂により半導体チップ側を片面封止する封止工程を含む半導体装置の製造方法、並びにこれに用いる耐熱性粘着テープに関する。
【０００２】
【従来の技術】
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（ＱｕａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させるＭＡＰタイプの製造方法が、特に注目されている。
【０００３】
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
【０００４】
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が提案されている。その際、リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、非常にデリケートな回路が完成された状態のリードフレームにテープを加圧して圧着することとなるため、ハンドリングの面で実質的に困難であると考えられてきた。従って、耐熱性粘着テープは最初の段階でリードフレームのアウターパッド面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられるといったものであった（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−１８４８０１号公報（第２頁、図１）。
【０００６】
【発明が解決しようとする課題】
しかしながら、耐熱性粘着テープが貼り合わせられた状態でチップの搭載やワイヤボンディングといった工程を経ていくために、粘着剤の弾性によりチップ搭載時の位置ズレやワイヤボンディング操作における結線エネルギーのロスといった支障をきたし易い。このため、上記耐熱性粘着テープとしては、厚みが薄く弾性率の高いものが使用されているが、これにより位置ズレやエネルギーロスをある程度緩和できたとしても、完全に拭い去ることは困難である。
【０００７】
また、半導体チップ搭載時の接着キュアやワイヤボンディングの工程は高い加熱条件下で行われるため、耐熱性粘着テープから加熱発生ガスが生じると、これらのガス成分がインナーリード面あるいは半導体チップ等へ付着し表面汚染の原因となるため、モールド樹脂とリードフレームとの界面に樹脂剥離を生じたり、ワイヤボンディング時の接合性が著しく低下するなど、半導体装置としての信頼性そのものを損ねる重大な欠陥につながる可能性もある。
【０００８】
そこで、本発明では、あらかじめチップの搭載やワイヤボンディングといった工程を実施した後からでも充分に被着が可能な粘着テープを提供することで、先述の粘着剤の弾性やオフガスによる汚染といった問題を完全に回避する事を目的とするものである。
【０００９】
【課題を解決するための手段】
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの物性、厚み等について鋭意研究したところ、高温で特定の範囲に限られる貯蔵弾性率を有する粘着材料で、かつ特定の厚さを形成した粘着剤層によって構成される耐熱性粘着テープを用いることにより、ワイヤボンディングなどの結線工程が完了した段階でも貼り付けが可能であることを見出し、本発明を完成するに至った。
【００１０】
即ち、本発明の半導体装置の製造方法は、金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、結線工程の完了したリードフレームのアウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａであり、前記耐熱性粘着テープをステンレス板に貼り合わせた状態で、１７５℃にて３分間加熱後の粘着力が５．０Ｎ／１９ｍｍ幅以下である厚さ１〜５０μｍの粘着剤層を有することを特徴とする。本発明において、貯蔵弾性率などの物性は、具体的には後述の方法で測定される値である。
【００１１】
上記において、前記貼着工程は、結線工程の完了したリードフレームを、粘着剤層を上側にした前記耐熱性粘着テープに載置することで貼り合わせを行うことが好ましい。
【００１２】
一方、本発明の耐熱性粘着テープは、半導体チップの搭載及び結線が完了したリードフレームのアウターパッド側に、耐熱性粘着テープを貼り合わせた後に、封止樹脂により半導体チップ側を片面封止する封止工程を含む半導体装置の製造方法に用いられる耐熱性粘着テープであって、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａであり、ステンレス板に貼り合わせた状態で１７５℃にて３分間加熱後の粘着力が５．０Ｎ／１９ｍｍ幅以下である厚さ１〜５０μｍの粘着剤層を有することを特徴とする。
【００１４】
［作用効果］
リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、非常にデリケートな回路が完成された状態のリードフレームにテープを加圧して圧着することとなるため実質的に困難であると考えられてきたが、本発明によると、特定の弾性率を有し、かつ特定の厚さを有する粘着材料を用いることで、リードフレームを強く圧着しなくとも十分な密着性を得ることができる。そのため、ダイアタッチあるいはワイヤボンディングといった工程に先立って、耐熱性粘着テープ自体を貼り合わせておく必要そのものがなくなる。
【００１５】
したがって、先述のような耐熱性粘着テープの弾性によるダイアタッチの位置ズレ、ワイヤボンディング工程での結線エネルギーロス、あるいは耐熱性粘着テープからのオフガスによる汚染などといった問題は、いずれも根本的に原因となっている耐熱性粘着テープそのものが貼りあわせられていないので問題とはならない。
【００１６】
また、前記粘着剤層は、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａであるため、材料自体の弾性率が適切な柔らかさを確保できていることから強い圧着を行わなくとも、粘着剤のもつ濡れ性により十分密着させることが可能となる。したがって、ワイヤボンディングなどの結線工程が完了したデリケートな状態のリードフレームであっても、たとえばテープの粘着面と接触させることにより、粘着剤の持つ濡れ性によりリードフレームとの密着が進みマスキングテープとしての効力を発揮することができる。この場合、１７５℃というのは一般的なトランスファーモールドにおける代表的な工程温度に値するので、実際のモールド工程で十分なマスキングに要する密着性が得られることになる。
【００１７】
上記の場合、粘着剤層の厚みが１μｍ未満であるとリードフレームの微妙な凹凸等に対する段差吸収効果が乏しくなるため密着性の確保が厳しくなる。したがって、糊厚としては少なくとも１μｍ以上、好ましくは５μｍ以上の粘着剤層の厚さがあることがよい。一方、粘着剤層の厚さが増すと密着性は向上していくが、５０μｍを超えた厚さになるとモールド時のクランプ圧力などにより、変形ひずみなどが生じる恐れがある。したがって５０μｍ以下、好ましくは３０μｍ以下の粘着剤層の厚さであることがよい。
【００１８】
本発明では、特に、結線工程の完了したリードフレームを粘着剤層を上側にした前記耐熱性粘着テープに載置するだけでも前記貼着工程を行うことができ、その場合、非常にデリケートな回路が完成された状態のリードフレームに対して、テープを加圧して圧着する必要がなく、回路の破損などの問題が生じにくくなる。また、簡易な工程によって実用的な手段で両者を貼着することで十分な密着性を得ることができる。
【００１９】
更に、前記耐熱性粘着テープは、ステンレス板に貼り合わせた状態で１７５℃にて３分間加熱後の粘着力がＪＩＳ Ｚ ０２３７に準じた測定方法で５．０Ｎ／１９ｍｍ幅以下である場合、封止工程での樹脂漏れ防止に必要な粘着力が得られると共に、封止工程後の引き剥がしが容易になり、封止樹脂の破損も生じなくなる。この場合の１７５℃にて３分間というのは、トランスファーモールドにおける代表的な工程温度および、リードフレームが金型に搭載されてからモールドが完了するまでの代表的な時間であるので、実際にモールドを実施した後のテープ剥離力に値するものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の半導体装置の製造方法の一例の工程図である。
【００２１】
本発明の半導体装置の製造方法は、図１（ａ）〜（ｆ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による結線工程と、耐熱性粘着テープ２０の貼着工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを少なくとも含むものである。
【００２２】
搭載工程は、図１（ａ）〜（ｂ）に示すように、金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。本発明では、耐熱性粘着テープ２０を貼着していない金属製のリードフレーム１０を使用する。
【００２３】
リードフレーム１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀，ニッケル，パラジウム，金などのなどの素材で被覆（めっき）されている場合もある。リードフレーム１０の厚みは、５０〜３００μｍが一般的である。なお、部分的にエッチングなどで薄く加工されている部分はこのかぎりではない。
【００２４】
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。とくに近年では、生産性の観点から１枚のリードフレーム中に配列されるパッケージ数を多くするため、これらの個々のパッケージが細密化されるばかりでなく、一つの封止部分で多数のパッケージを封止できるようこれらの配列数も大きく拡大してきている。
【００２５】
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列れさた、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
【００２６】
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃへのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で数分〜２時間程度加熱キュアする。
【００２７】
結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１２０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０を真空吸引することで、ヒートブロックなどに確実に固定することができる。
【００２８】
貼着工程は、図１（ｄ）に示すように、結線工程の完了したリードフレーム１０のアウターパッド側に耐熱性粘着テープ２０を貼り合わせるものである。特に結線工程の完了したリードフレーム１０を、粘着剤層２０ｂを上側にした耐熱性粘着テープ２０に載置することで貼り合わせを行うことが好ましい。つまり、耐熱性粘着テープ２０の貼り合わせについては、既にリードフレーム上に半導体チップ１５が搭載され結線が施された状態の被着体に貼りあわせられることから、あまりに高い加圧密着をはかろうとするとリードフレーム１０の変形や半導体回路の破損を招く恐れがある。したがって、例えば結線工程の完了したリードフレーム１０を、粘着剤層２０ｂを上側にした耐熱性粘着テープ２０に載置して、その自重により密着性を得るなど、リードフレーム１０に対して変形が生じないような貼り合わせ方法を行うことが好ましい。
【００２９】
なお、一般的な耐熱性粘着テープでは、この程度の加圧では十分な密着性を確保し難かったが、本発明においては適切な弾性率と適切な厚みを持った粘着剤層２０ｂの耐熱性粘着テープ２０を用いることにより、十分な密着性を得ることが可能となり、モールド時の樹脂漏れを好適に防止するマスキング効果を得ることができる。かかる耐熱性粘着テープ２０の詳細については、後述する。
【００３０】
また、耐熱性粘着テープ２０は、例えば少なくともパッケージパターン領域１１より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して粘着テープ２０を貼着するのが好ましい。
【００３１】
封止工程は、図１（ｅ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティ１２を有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
【００３２】
切断工程は、図１（ｆ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
【００３３】
本発明で使用する耐熱性粘着テープ２０は、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａからなる厚さ１〜５０μｍの粘着剤層を有することを特徴とする。耐熱性粘着テープ２０は、粘着剤層のみで構成されていてもよいが、図１に示すように、基材２０ａと粘着剤層２０ｂとを備えることが好ましい。
【００３４】
粘着テープ２０の粘着剤層２０ｂは、モールド時にリードフレームと共に金型中でクランプされることなどから、クランプ圧力に対して大きな変形やひずみが生じないようある程度の高い弾性を確保している方が精度的には期待できる。
【００３５】
しかしながら、粘着剤本来の密着機能を確保するためには、弾性が高くいわば硬い素材であることは好ましくなく、とくに十分な加圧による貼り合せが困難な本発明においては、積極的にリードフレームと密着するための柔軟性あるいは濡れ性を確保できている必要がある。そこで、これらの相反する粘着剤層の必要性能を両立するために、本発明では、１７５℃における粘着剤層の貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａ、より好ましくは５．０×１０3 Ｐａ〜１．０×１０5 Ｐａとし、さらに粘着剤層の厚みを１〜５０μｍ、より好ましくは５〜３０μｍとする。これにより、粘着剤層全体としてモールドクランプ時に対する変形やひずみをわずかにとどめることが可能になり、また粘着剤の適度な弾性率によりリードフレームに対して強固な加圧を行わなくても、好適な密着性を得ることができるため、封止工程において十分なシール性を得ることができる。ここで、貯蔵弾性率は粘弾性スペクトロメーターにより、周波数１Ｈz 、昇温速度５℃／ｍｉｎにて測定された、せん断貯蔵弾性値である。
【００３６】
上記のような各物性を有する粘着剤の素材に関しては特に限定されるものではないが、一例として、シリコーン系粘着剤、アクリル系粘着剤、ゴム系粘着剤などが適切な貯蔵弾性率と粘着力を得やすい好適な粘着剤である。とくにシリコーン系粘着剤は、モールド時の加熱履歴に対し十分な耐熱性を確保しやすいことから、加熱後の剥離性に関しても安定した粘着特性を得やすく本発明において最も好適な素材のひとつであるといえる。
【００３７】
シリコーン系粘着剤は、例えばオルガノポリシロキサンを主成分とするシリコーンゴムやシリコーンレジンを含有してなり、これを架橋剤を添加してキュアーすることにより粘着剤層を形成することができる。
【００３８】
上記のシリコーンゴムとしては、シリコーン系感圧接着剤に使用されている各種のものを特に制限なく使用できる。たとえば、ジメチルシロキサンを主な構成単位とするオルガノポリシロキサンを好ましく使用できる。オルガノポリシロキサンには必要に応じてビニル基、その他の官能基が導入されていてもよい。オルガノポリシロキサンの重量平均分子量は通常１８万以上であるが、望ましくは２８万から１００万、特に５０万から９０万のものが好適である。
【００３９】
シリコーンレジンとしては、シリコーン系感圧接着剤に使用されている各種のものを特に制限なく使用できる。たとえば、Ｍ単位（Ｒ3 ＳｉＯ1/2 ）と、Ｑ単位（ＳｉＯ2 ）、Ｔ単位（ＲＳｉＯ3/2 ）およびＤ単位（Ｒ2 ＳｉＯ）から選ばれるいずれか少なくとも１種の単位（前記単位中、Ｒは一価炭化水素基または水酸基を示す）を有する共重合体からなるオルガノポリシロキサンを好ましく使用できる。前記共重合体からなるオルガノポリシロキサンは、ＯＨ基を有する他に、必要に応じてビニル基等の種々の官能基が導入されていてもよい。導入する官能基は架橋反応を起こすものであってもよい。前記共重合体としてはＭ単位とＱ単位からなるＭＱレジンが好ましい。Ｍ単位と、Ｑ単位、Ｔ単位またはＤ単位の比（モル比）は特に制限されないが、前者：後者＝０．３：１〜１．５：１程度、好ましくは０．５：１〜１．３：１程度のものを使用するのが好適である。
【００４０】
シリコーンゴムとシリコーンレジンの配合割合（重量比）は、前者：後者＝１００：１００〜１００：２２０程度が好ましく、１００：１２０〜１００：１８０程度のものを使用するのがより好ましい。シリコーンゴムとシリコーンレジンは、単にそれらを配合して使用してもよく、それらの部分縮合物であってもよい。
【００４１】
粘着剤層の形成方法としては、基材に粘着剤を、リバースコート法、ファンテンコート法、ディッピング法等の方式で塗工し、それぞれの架橋方式（加熱、ＵＶ照射等）によりキュアーさせて形成することができる。
【００４２】
また、その他の任意成分として、架橋剤、可塑剤、充填材、顔料、染料、老化防止剤、帯電防止剤などの各種添加剤を添加することもできる。更に、必要に応じて粘着剤の下塗りをはじめとした重ね塗りや、基材背面側に対して背面処理などを施してもよい。
【００４３】
また、これら耐熱性粘着テープは先述のような粘着剤層を少なくとも有していることが特徴であることから、粘着剤層だけによって構成される耐熱性粘着テープであったとしても構わないが、粘着テープとしてのハンドリングや対面側への被着性を考慮した場合、適度な強度のある基材層と粘着剤層が組み合わせられている構成がより好ましい。
【００４４】
この場合の基材層は、モールド工程における加熱履歴により著しく変形あるいは燃焼しない素材であれば特に限定されるものではないが、一例として、ポリイミドフィルム、ポリエステル系フィルム、ポリオレフイン系フィルムなどのプラスチックフィルムのほか、紙、布、アルミや銅などの金属箔なども挙げられる。
【００４５】
この耐熱性粘着テープは、封止工程後の任意の段階ではがされることになるが、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招く恐れもある。したがって、封止樹脂のはみ出しを抑える粘着力以上に強粘着性であることはむしろ好ましくない。この場合、ステンレス板に貼り合わせた状態で１７５℃にて３分間加熱後、ＪＩＳ Z ０２３７に準じて測定された粘着力が５．０Ｎ／１９ｍｍ幅以下、より好ましくは２．０Ｎ／１９ｍｍ幅以下であることがよい。
【００４６】
本発明においては、例えばモノマーの種類を変えたり、材料の分子量変更や、充填材の添加などによって、貯蔵弾性率を所望の範囲に調整することができる。
【００４７】
一方、本発明の耐熱性粘着テープは、前述したように、半導体チップの搭載及び結線が完了したリードフレームのアウターパッド側に、耐熱性粘着テープを貼り合わせた後に、封止樹脂により半導体チップ側を片面封止する封止工程を含む半導体装置の製造方法に用いられるものである。この耐熱性粘着テープとしては、本発明の製造方法と同じのものが使用できる。
【００４８】
【実施例】
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
【００４９】
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン製：カプトン１００Ｈ）を基材として、シリコーン系粘着剤（東レデュポン社製・ＳＤ４５８０）を用いて厚さ約２５μｍの粘着剤層を設けた耐熱性粘着テープを作製した（この粘着剤は、レオメトリック・サイエンティフィック社ＡＲＥＳを用いて、周波数１Ｈｚ、昇温速度５℃／ｍin、サンプルサイズφ７．９ｍｍのパラレルプレートによるせん断貯蔵弾性モードにて測定したところ、１７５℃における貯蔵弾性率が１．５×１０4 Ｐａであった）。なお、このテープは、ステンレス板に貼り合わせた状態で１７５℃にて３分加熱後の粘着力が３．５Ｎ／１９ｍｍ幅程度であった。この耐熱性粘着テープの粘着剤層を上向きとして広げておき、一辺が１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームに半導体チップを搭載し、金線によってワイヤボンディングを施しておいたものをアウターパット側が密着するよう先のテープへ静かに載せ密着させた。
【００５０】
さらにエポキシ系封止樹脂（日東電工製：ＨＣ−３００Ｂタイプ）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート設定３秒、インジェクション時間１２秒、キュア時間１５０秒にてモールドした後、耐熱性テープを剥離した。なお、さらに１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＱＦＮタイプ半導体装置を得た。
【００５１】
このようにして得られたＱＦＮは、樹脂のはみ出しがみられない好適な半導体装置を得ることができた。
【００５２】
実施例２
厚さ１００μｍのポリエチレンテレフタレート製フィルム（東レ社製：ルミラーＳ−１０）を基材層として、ブチル（メタ）アクリレートモノマー１００重量部に対して（メタ）アクリル酸モノマー５重量部を構成モノマーとしたアクリル系共重合体を用いて、このポリマー１００重量部に対してエポキシ系架橋材（三菱ガス化学製：Ｔｅｔｒａｄ−Ｃ）を１．０重量部添加したアクリル系粘着剤（実施例１と同じ測定方法による１７５℃における貯蔵弾性率は９．０×１０4 Ｐａであった）を用いて５μｍの粘着剤層を設けた他は、実施例１と同様に検討を行った。なお、このテープは、ステンレス板に貼り合わせた状態で１７５℃にて３分加熱後の粘着力が４．５Ｎ／１９ｍｍ幅程度であり、本例によって得られたＱＦＮも実施例１同様に好適な半導体装置が得られていた。
【００５３】
比較例１
粘着剤として、実施例２で用いたアクリル系共重合体を用いて、このポリマー１００重量部に対してエポキシ系架橋材（三菱ガス化学製：Ｔｅｔｒａｄ−Ｃ）を６重量部添加したアクリル系粘着剤（実施例１と同じ測定方法による１７５℃における貯蔵弾性率が９．０×１０5 Ｐａであった）を用いた他は、実施例２と同様に検討を行った。しかしながら、テープにリードフレームを載せても十分な密着性を得ることができず、モールド時には樹脂のはみ出しをまったく抑えることができなかった。
【００５４】
比較例２
テープの粘着剤層の厚さが８０μｍ、ステンレス板に貼り合わせた状態で１７５℃にて３分間加熱後の粘着力が６．９Ｎ／１９ｍｍ幅のゴム系粘着剤を粘着剤層とした他は実施例１と同様に検討を行った。その結果、封止時のクランプ圧力によりモールド樹脂の漏れ出しが発生したばかりでなく、テープを剥がそうとした際、その粘着力でリードフレームが変形し、一部の樹脂封止部に剥離破壊を生じてしまった。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一例を示す工程図
【図２】本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断面図
【符号の説明】
１０ リードフレーム
１１ａ 開口
１１ｂ 端子部
１１ｃ ダイパッド
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 粘着テープ
２０ａ 基材
２０ｂ 粘着剤層
２１ 封止された構造物
２１ａ 半導体装置

Claims (3)

  1. 金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、結線工程の完了したリードフレームのアウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａであり、前記耐熱性粘着テープをステンレス板に貼り合わせた状態で、１７５℃にて３分間加熱後の粘着力が５．０Ｎ／１９ｍｍ幅以下である厚さ１〜５０μｍの粘着剤層を有することを特徴とする半導体装置の製造方法。
  2. 前記貼着工程は、結線工程の完了したリードフレームを、粘着剤層を上側にした前記耐熱性粘着テープに載置することで貼り合わせを行う請求項１記載の半導体装置の製造方法。
  3. 半導体チップの搭載及び結線が完了したリードフレームのアウターパッド側に、耐熱性粘着テープを貼り合わせた後に、封止樹脂により半導体チップ側を片面封止する封止工程を含む半導体装置の製造方法に用いられる耐熱性粘着テープであって、１７５℃における貯蔵弾性率が１．０×１０3 Ｐａ〜５．０×１０5 Ｐａであり、ステンレス板に貼り合わせた状態で１７５℃にて３分間加熱後の粘着力が５．０Ｎ／１９ｍｍ幅以下である厚さ１〜５０μｍの粘着剤層を有することを特徴とする耐熱性粘着テープ。
JP2002350180A 2002-12-02 2002-12-02 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ Expired - Lifetime JP3934041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002350180A JP3934041B2 (ja) 2002-12-02 2002-12-02 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002350180A JP3934041B2 (ja) 2002-12-02 2002-12-02 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Publications (2)

Publication Number Publication Date
JP2004186323A JP2004186323A (ja) 2004-07-02
JP3934041B2 true JP3934041B2 (ja) 2007-06-20

Family

ID=32752485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350180A Expired - Lifetime JP3934041B2 (ja) 2002-12-02 2002-12-02 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Country Status (1)

Country Link
JP (1) JP3934041B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660886A2 (en) 2012-05-01 2013-11-06 Nitto Denko Corporation Lead Frame for Optical Semiconductor Device and Optical Semiconductor Device Using the Same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ
JP5366781B2 (ja) * 2009-12-14 2013-12-11 日東電工株式会社 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
JP5552404B2 (ja) * 2010-09-14 2014-07-16 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP2012167177A (ja) * 2011-02-14 2012-09-06 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体チップの製造方法
KR101218144B1 (ko) * 2012-05-01 2013-01-21 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
KR102042471B1 (ko) * 2013-06-13 2019-11-08 엘지이노텍 주식회사 발광 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033345A (ja) * 2000-07-14 2002-01-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置の製造方法
JP2002226797A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP4701339B2 (ja) * 2001-02-22 2011-06-15 日東電工株式会社 通気性接着シートの製造方法
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660886A2 (en) 2012-05-01 2013-11-06 Nitto Denko Corporation Lead Frame for Optical Semiconductor Device and Optical Semiconductor Device Using the Same
US9029894B2 (en) 2012-05-01 2015-05-12 Nitto Denko Corporation Lead frame for optical semiconductor device and optical semiconductor device using the same

Also Published As

Publication number Publication date
JP2004186323A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP2007242698A (ja) 半導体装置の製造方法
JP5588950B2 (ja) 耐熱性粘着テープ
CN103305138A (zh) 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
US20130237017A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
KR100572191B1 (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP2012182392A (ja) 半導体装置の製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP2009044010A (ja) 半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
KR20130102292A (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070314

R150 Certificate of patent or registration of utility model

Ref document number: 3934041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160330

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term