JP2002110884A - リードフレーム積層物 - Google Patents
リードフレーム積層物Info
- Publication number
- JP2002110884A JP2002110884A JP2000302221A JP2000302221A JP2002110884A JP 2002110884 A JP2002110884 A JP 2002110884A JP 2000302221 A JP2000302221 A JP 2000302221A JP 2000302221 A JP2000302221 A JP 2000302221A JP 2002110884 A JP2002110884 A JP 2002110884A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- adhesive tape
- pressure
- sensitive adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数チップを一括して樹脂封止する際に、ア
ウターリード側への樹脂漏れが発生しにくく、安定した
パッケージ品質を維持できるリードフレーム積層物を提
供する。 【解決手段】 隣接した複数の開口に端子部を複数配列
して、複数の半導体チップを型内で一括に樹脂封止でき
るようにしたリードフレーム１０と、その樹脂封止され
る領域１２の外側の全周を含む領域に貼着された粘着テ
ープ２０とを備えるリードフレーム積層物。
ウターリード側への樹脂漏れが発生しにくく、安定した
パッケージ品質を維持できるリードフレーム積層物を提
供する。 【解決手段】 隣接した複数の開口に端子部を複数配列
して、複数の半導体チップを型内で一括に樹脂封止でき
るようにしたリードフレーム１０と、その樹脂封止され
る領域１２の外側の全周を含む領域に貼着された粘着テ
ープ２０とを備えるリードフレーム積層物。
Description
【０００１】
【発明の属する技術分野】本発明は、隣接した複数の開
口に端子部を複数配列して、複数の半導体チップを型内
で一括に樹脂封止できるようにしたリードフレームに、
粘着テープを貼着したリードフレーム積層物に関する。
口に端子部を複数配列して、複数の半導体チップを型内
で一括に樹脂封止できるようにしたリードフレームに、
粘着テープを貼着したリードフレーム積層物に関する。
【０００２】
【従来の技術】近年、ＬＳＩの実装技術において、ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）
技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕ
ａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇ
ｅ）に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなＱＦＮの製造方法のなかでも、近年では複数の
ＱＦＮ用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のＱＦＮ構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
Ｐ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）
技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕ
ａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇ
ｅ）に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなＱＦＮの製造方法のなかでも、近年では複数の
ＱＦＮ用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のＱＦＮ構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
【０００３】このような、複数の半導体チップを一括封
止するＱＦＮの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、ＱＦＮの端子等が樹脂で被覆されるという問題が生
じ易い。
止するＱＦＮの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、ＱＦＮの端子等が樹脂で被覆されるという問題が生
じ易い。
【０００４】このため、上記の如きＱＦＮの製造方法に
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力（マスキン
グ）を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力（マスキン
グ）を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、粘着テ
ープ付きリードフレームを用いた場合においても、リー
ドフレームヘの粘着テープの貼り付け位置によっては、
樹脂封止時にアウターリード側への樹脂漏れが多々発生
することが判明した。つまり、上記の如きＱＦＮの製造
方法においては、少なくともパッケージパターン領域に
対して粘着テープの貼り付けを行えば、シール効果が生
じると考えられたが、この状態で実際に樹脂封止を行う
と、封止時の樹脂流れ等により粘着テープの剥離等が生
じて、パッケージパターン領域の外周部に著しい樹脂漏
れの発生が多く認められた。その結果、品質の安定性を
低下させ、不良率を大きくさせることになった。
ープ付きリードフレームを用いた場合においても、リー
ドフレームヘの粘着テープの貼り付け位置によっては、
樹脂封止時にアウターリード側への樹脂漏れが多々発生
することが判明した。つまり、上記の如きＱＦＮの製造
方法においては、少なくともパッケージパターン領域に
対して粘着テープの貼り付けを行えば、シール効果が生
じると考えられたが、この状態で実際に樹脂封止を行う
と、封止時の樹脂流れ等により粘着テープの剥離等が生
じて、パッケージパターン領域の外周部に著しい樹脂漏
れの発生が多く認められた。その結果、品質の安定性を
低下させ、不良率を大きくさせることになった。
【０００６】そこで、本発明の目的は、複数チップを一
括して樹脂封止する際に、アウターリード側への樹脂漏
れが発生しにくく、安定したパッケージ品質を維持でき
るリードフレーム積層物を提供することにある。
括して樹脂封止する際に、アウターリード側への樹脂漏
れが発生しにくく、安定したパッケージ品質を維持でき
るリードフレーム積層物を提供することにある。
【０００７】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく鋭意研究したところ、樹脂封止される領域
の外側の全周を含む領域に粘着テープを貼着するという
極めて簡易な方法により、意外にも高いシール性改善効
果が得られることを見出し、本発明を完成するに至っ
た。
を達成すべく鋭意研究したところ、樹脂封止される領域
の外側の全周を含む領域に粘着テープを貼着するという
極めて簡易な方法により、意外にも高いシール性改善効
果が得られることを見出し、本発明を完成するに至っ
た。
【０００８】即ち、本発明のリードフレーム積層物は、
隣接した複数の開口に端子部を複数配列して、複数の半
導体チップを型内で一括に樹脂封止できるようにしたリ
ードフレームと、その樹脂封止される領域の外側の全周
を含む領域に貼着された粘着テープとを備えるものであ
る。
隣接した複数の開口に端子部を複数配列して、複数の半
導体チップを型内で一括に樹脂封止できるようにしたリ
ードフレームと、その樹脂封止される領域の外側の全周
を含む領域に貼着された粘着テープとを備えるものであ
る。
【０００９】上記において、前記粘着テープの粘着剤が
シリコーン系粘着剤であることが好ましい。また、前記
粘着テープの基材がポリイミドフィルムであることが好
ましい。
シリコーン系粘着剤であることが好ましい。また、前記
粘着テープの基材がポリイミドフィルムであることが好
ましい。
【００１０】また、本発明のリードフレーム積層物は、
ＱＦＮの製造に使用されるものが好ましい。
ＱＦＮの製造に使用されるものが好ましい。
【００１１】［作用効果］本発明のリードフレーム積層
物によると、樹脂封止される領域の外側の全周を含む領
域に、粘着テープが貼着されているため、実施例の結果
が示すように、複数チップを一括して樹脂封止する際
に、アウターリード側への樹脂漏れが発生しにくく、安
定したパッケージ品質を維持できるようになる。即ち、
このような領域に粘着テープを貼着することにより、樹
脂封止時にモールド金型でリードフレームをクランプし
た際、モールド金型により粘着テープもリードフレーム
と一体化してクランプされ、粘着テープを完全に固定化
することが可能となり、樹脂成型時の温度による粘着テ
ープの熱膨張の影響や樹脂注入圧力の影響による粘着テ
ープの変形やリードフレームからの剥がれを効果的に防
ぐことができ、アウターリード側への樹脂漏れを効率よ
く防ぐことができる。
物によると、樹脂封止される領域の外側の全周を含む領
域に、粘着テープが貼着されているため、実施例の結果
が示すように、複数チップを一括して樹脂封止する際
に、アウターリード側への樹脂漏れが発生しにくく、安
定したパッケージ品質を維持できるようになる。即ち、
このような領域に粘着テープを貼着することにより、樹
脂封止時にモールド金型でリードフレームをクランプし
た際、モールド金型により粘着テープもリードフレーム
と一体化してクランプされ、粘着テープを完全に固定化
することが可能となり、樹脂成型時の温度による粘着テ
ープの熱膨張の影響や樹脂注入圧力の影響による粘着テ
ープの変形やリードフレームからの剥がれを効果的に防
ぐことができ、アウターリード側への樹脂漏れを効率よ
く防ぐことができる。
【００１２】前記粘着テープの粘着剤がシリコーン系粘
着剤である場合、樹脂封止時の加熱温度で安定した粘着
性を発現でき、より確実に高いシール性を得ることがで
きる。
着剤である場合、樹脂封止時の加熱温度で安定した粘着
性を発現でき、より確実に高いシール性を得ることがで
きる。
【００１３】前記粘着テープの基材がポリイミドフィル
ムである場合、樹脂封止時の加熱温度で形状や寸法を維
持することができ、これによってより確実に高いシール
性を得ることができる。
ムである場合、樹脂封止時の加熱温度で形状や寸法を維
持することができ、これによってより確実に高いシール
性を得ることができる。
【００１４】また、本発明のリードフレーム積層物が、
ＱＦＮの製造に使用される場合、ＱＦＮは、リード端子
がパッケージ内部に取り込まれた形態のパッケージであ
り、生産性を向上させるために、型内で一括に樹脂封止
する方法が今後主流になると予測されるため、上記の如
き作用効果を有する本発明が特に有効となる。
ＱＦＮの製造に使用される場合、ＱＦＮは、リード端子
がパッケージ内部に取り込まれた形態のパッケージであ
り、生産性を向上させるために、型内で一括に樹脂封止
する方法が今後主流になると予測されるため、上記の如
き作用効果を有する本発明が特に有効となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は本発明のリー
ドフレーム積層物の一例を示す図面であり、（ａ）は正
面図、（ｂ）は右側面図である。また、図２はリードフ
レーム積層物が樹脂封止された後の状態を示す図であ
る。
て、図面を参照しながら説明する。図１は本発明のリー
ドフレーム積層物の一例を示す図面であり、（ａ）は正
面図、（ｂ）は右側面図である。また、図２はリードフ
レーム積層物が樹脂封止された後の状態を示す図であ
る。
【００１６】本発明のリードフレーム積層物は、図１〜
図２に示すように、パッケージパターン領域１１を設け
て複数の半導体チップを型内で一括に樹脂封止できるよ
うにしたリードフレーム１０と、その樹脂封止される樹
脂封止領域１２の外側の全周を含む領域に貼着された粘
着テープ２０とを備える。リードフレーム１０は、通
常、樹脂封止時の位置決めを行うための、ガイドピン用
孔１３を端辺近傍に有しており、それを塞がない領域に
粘着テープ２０を貼着するのが好ましい。なお、粘着テ
ープ２０の貼着後にガイドピン用孔１３を穿孔する場合
には、更に広い領域に粘着テープ２０を貼着することが
できる。
図２に示すように、パッケージパターン領域１１を設け
て複数の半導体チップを型内で一括に樹脂封止できるよ
うにしたリードフレーム１０と、その樹脂封止される樹
脂封止領域１２の外側の全周を含む領域に貼着された粘
着テープ２０とを備える。リードフレーム１０は、通
常、樹脂封止時の位置決めを行うための、ガイドピン用
孔１３を端辺近傍に有しており、それを塞がない領域に
粘着テープ２０を貼着するのが好ましい。なお、粘着テ
ープ２０の貼着後にガイドピン用孔１３を穿孔する場合
には、更に広い領域に粘着テープ２０を貼着することが
できる。
【００１７】また、図２に示すように、樹脂封止領域１
２はリードフレーム１０の長手方向に複数配置されるた
め、それらの複数領域を渡るように連続して粘着テープ
２０を貼着するのが好ましい。
２はリードフレーム１０の長手方向に複数配置されるた
め、それらの複数領域を渡るように連続して粘着テープ
２０を貼着するのが好ましい。
【００１８】従って、図１〜図２において、Ａはガイド
ピン用孔１３とリードフレーム１０の端辺（他端側）と
の間の領域であり、Ｂは樹脂封止領域１２の幅方向の領
域であるが、Ｂの領域を超えて、Ａの領域の幅の範囲内
に粘着テープ２０を連続して貼着するのが好ましい。
ピン用孔１３とリードフレーム１０の端辺（他端側）と
の間の領域であり、Ｂは樹脂封止領域１２の幅方向の領
域であるが、Ｂの領域を超えて、Ａの領域の幅の範囲内
に粘着テープ２０を連続して貼着するのが好ましい。
【００１９】リードフレーム１０のパッケージパターン
領域１１には、図３（ａ）〜（ｂ）に示すように、隣接
した複数の開口１１ａに端子部１１ｂを複数配列して、
ＱＦＮの基板デザインが整然と配列されている。一般的
なＱＦＮの場合、各々の基板デザイン（図３（ａ）の格
子で区分された領域）は、開口１１ａの周囲に配列れさ
た、アウターリード面を下側に有する端子部１１ｂと、
開口１１ａの中央に配置されるダイパッド１１ｃと、ダ
イパッド１１ｃを開口１１ａの４角に支持させるダイバ
ー１１ｄとで構成される。
領域１１には、図３（ａ）〜（ｂ）に示すように、隣接
した複数の開口１１ａに端子部１１ｂを複数配列して、
ＱＦＮの基板デザインが整然と配列されている。一般的
なＱＦＮの場合、各々の基板デザイン（図３（ａ）の格
子で区分された領域）は、開口１１ａの周囲に配列れさ
た、アウターリード面を下側に有する端子部１１ｂと、
開口１１ａの中央に配置されるダイパッド１１ｃと、ダ
イパッド１１ｃを開口１１ａの４角に支持させるダイバ
ー１１ｄとで構成される。
【００２０】このパッケージパターン領域１１には、図
３（ｃ）に示すように、複数の半導体チップ１５がワイ
ヤー１６にて、ワイヤーボンディングされた後、封止樹
脂１７により型内で一括に樹脂封止できるようにしてあ
る。その際、下金型上に直接リードフレーム１０を配置
する方法では、端子部１１ｂ及びダイパッド１１ｃの下
側（アウターリード側）に封止樹脂１７が漏れ易いが、
図１に示すような領域に粘着テープ２０を貼着すること
で、これを好適に防止することができる。つまり、粘着
テープ２０はパッケージ領域１１全体をカバーされるよ
うに貼り付けられるだけではなく、モールド金型により
クランプされる樹脂封止領域１２の外側の全周を含む領
域に貼り付けるのが有効となる。
３（ｃ）に示すように、複数の半導体チップ１５がワイ
ヤー１６にて、ワイヤーボンディングされた後、封止樹
脂１７により型内で一括に樹脂封止できるようにしてあ
る。その際、下金型上に直接リードフレーム１０を配置
する方法では、端子部１１ｂ及びダイパッド１１ｃの下
側（アウターリード側）に封止樹脂１７が漏れ易いが、
図１に示すような領域に粘着テープ２０を貼着すること
で、これを好適に防止することができる。つまり、粘着
テープ２０はパッケージ領域１１全体をカバーされるよ
うに貼り付けられるだけではなく、モールド金型により
クランプされる樹脂封止領域１２の外側の全周を含む領
域に貼り付けるのが有効となる。
【００２１】また、図４に示すように、樹脂封止は複数
のキャビティを有する上金型１８ａと下金型１８ｂから
なる金型１８を用いて行われ、複数の樹脂封止領域１２
に対して同時に封止が行われるのが一般的である。複数
の半導体チップ１５が一括封止されたパッケージ構造物
は、切断によって個別のＱＦＮパッケージに切り分け
る。
のキャビティを有する上金型１８ａと下金型１８ｂから
なる金型１８を用いて行われ、複数の樹脂封止領域１２
に対して同時に封止が行われるのが一般的である。複数
の半導体チップ１５が一括封止されたパッケージ構造物
は、切断によって個別のＱＦＮパッケージに切り分け
る。
【００２２】本発明におけるリードフレームの材質は
銅、鉄、ステンレスなどが使用でき、またそれらの表面
に銀を部分メッキしたもの、ニッケルやパラジウム、
金、錫などをメッキしたものが使用できる。また、リー
ドフレームの形状としては、隣接した複数の開口に端子
部を複数配列したパッケージパターンが整然と配列され
たものであり、パッケージパターンはＱＦＮに限らず片
面樹脂封止された形態のパッケージに用いられるパッケ
ージパターンであれば何れでもよい。
銅、鉄、ステンレスなどが使用でき、またそれらの表面
に銀を部分メッキしたもの、ニッケルやパラジウム、
金、錫などをメッキしたものが使用できる。また、リー
ドフレームの形状としては、隣接した複数の開口に端子
部を複数配列したパッケージパターンが整然と配列され
たものであり、パッケージパターンはＱＦＮに限らず片
面樹脂封止された形態のパッケージに用いられるパッケ
ージパターンであれば何れでもよい。
【００２３】さらに、リードフレームの製造はエッチン
グ方法、スタンピング方法あるいはその他の方法で、金
属基材にパッケージパターンを加工してリードフレーム
にできる方法であれば良く、特に限定を受けるものでは
ない。なお、リードフレームの厚みは、０．２ｍｍ程度
が好ましい。
グ方法、スタンピング方法あるいはその他の方法で、金
属基材にパッケージパターンを加工してリードフレーム
にできる方法であれば良く、特に限定を受けるものでは
ない。なお、リードフレームの厚みは、０．２ｍｍ程度
が好ましい。
【００２４】本発明における粘着テープは、基材の片面
に粘着剤を設けたものであれば良いが、樹脂封止時の加
熱条件は通常１７０〜１８０℃であり、上記粘着テープ
はこの温度に対する耐熱性を有することが好ましい。
に粘着剤を設けたものであれば良いが、樹脂封止時の加
熱条件は通常１７０〜１８０℃であり、上記粘着テープ
はこの温度に対する耐熱性を有することが好ましい。
【００２５】粘着テープの耐熱支持基材には、ポリイミ
ドフィルム、ポリフェニレンスルフィドなどの耐熱性プ
ラスチックフィルム、ガラスクロス等を使用することが
できる。また樹脂封止時間は２〜３分と比較的短時間で
あるため、ポリエチレンテレフタレートフィルムなどの
使用も可能である。但し、前述のようにポリイミドフィ
ルムが特に好ましい。
ドフィルム、ポリフェニレンスルフィドなどの耐熱性プ
ラスチックフィルム、ガラスクロス等を使用することが
できる。また樹脂封止時間は２〜３分と比較的短時間で
あるため、ポリエチレンテレフタレートフィルムなどの
使用も可能である。但し、前述のようにポリイミドフィ
ルムが特に好ましい。
【００２６】粘着テープの粘着剤には、アクリル系粘着
剤、シリコーン系粘着剤、エポキシ系などの使用が可能
であるが、耐熱性に優れたシリコーン系粘着剤を使用す
ることが好ましい。また、シリコーン系粘着剤には、架
橋剤や触媒を添加して常温や加熱下などで架橋させるも
のが存在するが、その場合、必要な成分を添加して、適
宜処理すればよい。また、粘着剤には、酸化防止剤や、
接着性を調整するためのカーボニッケル等のフィラー類
等を添加してもよい。
剤、シリコーン系粘着剤、エポキシ系などの使用が可能
であるが、耐熱性に優れたシリコーン系粘着剤を使用す
ることが好ましい。また、シリコーン系粘着剤には、架
橋剤や触媒を添加して常温や加熱下などで架橋させるも
のが存在するが、その場合、必要な成分を添加して、適
宜処理すればよい。また、粘着剤には、酸化防止剤や、
接着性を調整するためのカーボニッケル等のフィラー類
等を添加してもよい。
【００２７】本発明において、粘着テープの耐熱支持基
材の厚みは１０〜２５０μｍ、粘着剤層の厚みは１〜７
５μｍが好ましい。なお、耐熱支持基材と粘着剤層との
密着性を上げる為に、プライマー層などを設けてもよ
い。
材の厚みは１０〜２５０μｍ、粘着剤層の厚みは１〜７
５μｍが好ましい。なお、耐熱支持基材と粘着剤層との
密着性を上げる為に、プライマー層などを設けてもよ
い。
【００２８】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。なお、本来なら樹脂封止工程
の前にリードフレームのダイパッド上に半導体チップを
ボンディングする工程や、リードフレームのインナーリ
ード先端と半導体チップ上の電極パッドとをボンディン
グワイヤーで電気的に接続する結線工程が必要となる
が、本発明の内容はこれらの工程への影響はないため樹
脂封止工程でのアウターリード側への樹脂漏れを確認し
た。
施例等について説明する。なお、本来なら樹脂封止工程
の前にリードフレームのダイパッド上に半導体チップを
ボンディングする工程や、リードフレームのインナーリ
ード先端と半導体チップ上の電極パッドとをボンディン
グワイヤーで電気的に接続する結線工程が必要となる
が、本発明の内容はこれらの工程への影響はないため樹
脂封止工程でのアウターリード側への樹脂漏れを確認し
た。
【００２９】樹脂封止はトランスファー成型機により１
７５℃の温度条件で行い、連続して５０ショットの成型
を行いアウターリード側への樹脂漏れを目視により確認
した。
７５℃の温度条件で行い、連続して５０ショットの成型
を行いアウターリード側への樹脂漏れを目視により確認
した。
【００３０】（実施例１）ＱＦＮ（５×５、３２Ｐｉ
ｎ）のパッケージパターンをエッチング法により加工
し、図５に示す銅製リードフレーム（材質：ＭＦ２０２
−Ｈ、板厚：０．２ｍｍ）を得た。つぎに、シリコーン
系粘着剤１００重量部に白金触媒０．５重量部を均一に
混合し、これを厚み２５μｍのポリイミドフィルムに塗
布し、１５０℃で５分加熱乾燥して粘着剤厚さが１０μ
ｍの粘着テープを得た。つぎに、この粘着テープを５２
ｍｍの幅に切断し、該粘着テープを上記リードフレーム
の樹脂封止領域（５１ｍｍ）を完全に覆い、かつ成型時
ガイドピン用孔を塞がない領域に貼り付け、粘着テープ
付きリードフレーム（１）を得た。
ｎ）のパッケージパターンをエッチング法により加工
し、図５に示す銅製リードフレーム（材質：ＭＦ２０２
−Ｈ、板厚：０．２ｍｍ）を得た。つぎに、シリコーン
系粘着剤１００重量部に白金触媒０．５重量部を均一に
混合し、これを厚み２５μｍのポリイミドフィルムに塗
布し、１５０℃で５分加熱乾燥して粘着剤厚さが１０μ
ｍの粘着テープを得た。つぎに、この粘着テープを５２
ｍｍの幅に切断し、該粘着テープを上記リードフレーム
の樹脂封止領域（５１ｍｍ）を完全に覆い、かつ成型時
ガイドピン用孔を塞がない領域に貼り付け、粘着テープ
付きリードフレーム（１）を得た。
【００３１】（実施例２）粘着テープの幅を５４．５ｍ
ｍとすること以外は、実施例１と同様の方法により粘着
テープ付きリードフレーム（２）を得た。
ｍとすること以外は、実施例１と同様の方法により粘着
テープ付きリードフレーム（２）を得た。
【００３２】（比較例１）実施例１で得られた粘着テー
プを４３ｍｍの幅に切断し、該粘着テープを実施例１で
得られたリードフレームのパケージパターン領域（４２
ｍｍ）を完全に覆い、かつ樹脂封止領域（５１ｍｍ）の
内側となる領域に貼り付け、粘着テープ付きリードフレ
ーム（３）を得た。
プを４３ｍｍの幅に切断し、該粘着テープを実施例１で
得られたリードフレームのパケージパターン領域（４２
ｍｍ）を完全に覆い、かつ樹脂封止領域（５１ｍｍ）の
内側となる領域に貼り付け、粘着テープ付きリードフレ
ーム（３）を得た。
【００３３】（比較例２）粘着テープの幅を４８ｍｍと
すること以外は、比較例１と同様の方法により粘着テー
プ付きリードフレーム（４）を得た。
すること以外は、比較例１と同様の方法により粘着テー
プ付きリードフレーム（４）を得た。
【００３４】上記実施例および比較例から得られた粘着
テープ付きリードフレームについて、前述の方法により
アウターリード側への樹脂漏れを確認した。その結果を
表１に示す。
テープ付きリードフレームについて、前述の方法により
アウターリード側への樹脂漏れを確認した。その結果を
表１に示す。
【００３５】
【表１】 表１から明らかな通り、実施例のリードフレーム積層物
はアウターリード側への樹脂漏れを防ぐことができ、比
較例と比べて非常に良好な結果を示した。
はアウターリード側への樹脂漏れを防ぐことができ、比
較例と比べて非常に良好な結果を示した。
【図１】本発明のリードフレーム積層物の一例を示す図
であり、（ａ）は正面図、（ｂ）は右側面図
であり、（ａ）は正面図、（ｂ）は右側面図
【図２】図１に示すリードフレーム積層物の樹脂封止後
の状態を示す図であり、（ａ）は正面図、（ｂ）は左側
面図、（ｃ）は底面図
の状態を示す図であり、（ａ）は正面図、（ｂ）は左側
面図、（ｃ）は底面図
【図３】本発明におけるリードフレームの一例を示す図
であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）
は樹脂封止後の状態を示す底面図
であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）
は樹脂封止後の状態を示す底面図
【図４】本発明における樹脂封止工程を示す縦断面図
【図５】実施例で使用したリードフレームを示す正面図
１０ リードフレーム １１ａ 開口 １１ｂ 端子部 １２ 樹脂封止領域 １３ ガイドピン用孔 １５ 半導体チップ １７ 封止樹脂 ２０ 粘着テープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古田 喜久 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 中塚 康雄 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 丸岡 伸明 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 種ケ嶋 貞利 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DB06 DB15 DB16 FA03 5F061 AA01 BA01 CA21 DD14 5F067 AA08 AB03 BA02 BA10 BC12 BD05 CC08 DA16 DC17 DF01 EA01 EA02 EA04
Claims (4)
- 【請求項１】 隣接した複数の開口に端子部を複数配列
して、複数の半導体チップを型内で一括に樹脂封止でき
るようにしたリードフレームと、その樹脂封止される領
域の外側の全周を含む領域に貼着された粘着テープとを
備えるリードフレーム積層物。 - 【請求項２】 前記粘着テープの粘着剤がシリコーン系
粘着剤である請求項１記載のリードフレーム積層物。 - 【請求項３】 前記粘着テープの基材がポリイミドフィ
ルムである請求項１又は２に記載のリードフレーム積層
物。 - 【請求項４】 ＱＦＮの製造に使用されるものである請
求項１〜３いずれかに記載のリードフレーム積層物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302221A JP2002110884A (ja) | 2000-10-02 | 2000-10-02 | リードフレーム積層物 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302221A JP2002110884A (ja) | 2000-10-02 | 2000-10-02 | リードフレーム積層物 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273706A Division JP2010080975A (ja) | 2009-12-01 | 2009-12-01 | リードフレーム積層物 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110884A true JP2002110884A (ja) | 2002-04-12 |
Family
ID=18783609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302221A Pending JP2002110884A (ja) | 2000-10-02 | 2000-10-02 | リードフレーム積層物 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110884A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115989B2 (en) | 2003-08-26 | 2006-10-03 | Nitto Denko Corporation | Adhesive sheet for producing a semiconductor device |
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
| JP2012114115A (ja) * | 2010-11-19 | 2012-06-14 | Mitsui High Tec Inc | リードフレームとそれを用いた半導体装置の製造方法 |
| JP2015092627A (ja) * | 2015-01-22 | 2015-05-14 | 株式会社三井ハイテック | リードフレーム |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154151A (ja) * | 1984-12-27 | 1986-07-12 | Nitto Electric Ind Co Ltd | 半導体装置 |
| JPH03196666A (ja) * | 1989-12-26 | 1991-08-28 | Matsushita Electric Ind Co Ltd | 集積回路装置とその製造方法及びそれを用いた情報媒体 |
| JPH0621309A (ja) * | 1992-06-30 | 1994-01-28 | Toshiba Corp | リードフレーム |
| JPH08283677A (ja) * | 1995-04-12 | 1996-10-29 | Bando Chem Ind Ltd | 電子部品固定用接着テープ |
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| JPH10107170A (ja) * | 1996-09-27 | 1998-04-24 | Tdk Corp | 樹脂モールド型電子部品とその製造方法 |
| JPH11330313A (ja) * | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム |
| JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
| JP2000124240A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
| JP2000150761A (ja) * | 1998-11-18 | 2000-05-30 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2002093982A (ja) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-10-02 JP JP2000302221A patent/JP2002110884A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154151A (ja) * | 1984-12-27 | 1986-07-12 | Nitto Electric Ind Co Ltd | 半導体装置 |
| JPH03196666A (ja) * | 1989-12-26 | 1991-08-28 | Matsushita Electric Ind Co Ltd | 集積回路装置とその製造方法及びそれを用いた情報媒体 |
| JPH0621309A (ja) * | 1992-06-30 | 1994-01-28 | Toshiba Corp | リードフレーム |
| JPH08283677A (ja) * | 1995-04-12 | 1996-10-29 | Bando Chem Ind Ltd | 電子部品固定用接着テープ |
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| JPH10107170A (ja) * | 1996-09-27 | 1998-04-24 | Tdk Corp | 樹脂モールド型電子部品とその製造方法 |
| JPH11330313A (ja) * | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム |
| JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
| JP2000124240A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
| JP2000150761A (ja) * | 1998-11-18 | 2000-05-30 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2002093982A (ja) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115989B2 (en) | 2003-08-26 | 2006-10-03 | Nitto Denko Corporation | Adhesive sheet for producing a semiconductor device |
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
| JP2012114115A (ja) * | 2010-11-19 | 2012-06-14 | Mitsui High Tec Inc | リードフレームとそれを用いた半導体装置の製造方法 |
| JP2015092627A (ja) * | 2015-01-22 | 2015-05-14 | 株式会社三井ハイテック | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI505416B (zh) | 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法 | |
| US7939933B2 (en) | Semiconductor device | |
| JP3849978B2 (ja) | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ | |
| JP4397653B2 (ja) | 半導体装置製造用接着シート | |
| KR20020021171A (ko) | 리드 프레임 적층물 및 반도체 부품의 제조 방법 | |
| JP4357754B2 (ja) | 半導体装置の製造方法 | |
| JP3606078B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002110884A (ja) | リードフレーム積層物 | |
| JP2004186323A (ja) | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ | |
| JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4317665B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3976311B2 (ja) | リードフレームの製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4526714B2 (ja) | リードフレーム積層物および半導体装置の製造方法 | |
| JP4507380B2 (ja) | 半導体装置の製造方法及びそれに用いるリードフレーム積層物 | |
| JP2010080975A (ja) | リードフレーム積層物 | |
| JP2009044010A (ja) | 半導体装置の製造方法 | |
| JP3940091B2 (ja) | 半導体装置 | |
| JP2006216993A (ja) | 樹脂封止型半導体装置 | |
| JP5275159B2 (ja) | 半導体装置の製造方法 | |
| JP2001015667A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2005217452A (ja) | 半導体装置およびその製造方法 | |
| JP2002226794A (ja) | 耐熱性粘着テープおよび半導体装置の製造方法 | |
| JP2004319884A (ja) | 半導体装置およびその製造方法 | |
| JP2002222822A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A977 | Report on retrieval |
Effective date: 20081027 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20090731 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090731 |
|
| A02 | Decision of refusal |
Effective date: 20090903 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20091214 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20100115 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A521 | Written amendment |
Effective date: 20110613 Free format text: JAPANESE INTERMEDIATE CODE: A523 |