JP2008166417A - リードフレーム及びその製造方法、及び半導体装置 - Google Patents

リードフレーム及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2008166417A
JP2008166417A JP2006352872A JP2006352872A JP2008166417A JP 2008166417 A JP2008166417 A JP 2008166417A JP 2006352872 A JP2006352872 A JP 2006352872A JP 2006352872 A JP2006352872 A JP 2006352872A JP 2008166417 A JP2008166417 A JP 2008166417A
Authority
JP
Japan
Prior art keywords
lead frame
metal film
die pad
chip
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006352872A
Other languages
English (en)
Other versions
JP5197953B2 (ja
Inventor
Akinobu Hojo
昭信 北條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006352872A priority Critical patent/JP5197953B2/ja
Priority to US11/964,423 priority patent/US7838972B2/en
Priority to KR20070137106A priority patent/KR101340981B1/ko
Priority to TW96150478A priority patent/TWI434376B/zh
Publication of JP2008166417A publication Critical patent/JP2008166417A/ja
Application granted granted Critical
Publication of JP5197953B2 publication Critical patent/JP5197953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることのできるリードフレーム及びその製造方法と、該リードフレームを用いて製造することにより歩留まりを向上させることのできる半導体装置を提供することを課題とする。
【解決手段】半導体チップが載置されるチップ載置面１７Ａを有する複数のダイパッド部１７と、複数のダイパッド部１７をそれぞれ囲むように設けられた複数のリード部１８と、複数のダイパッド部１７及びリード部１８を支持するフレーム部１９とを備えたリードフレーム本体１２と、リードフレーム本体１２の下面に、押圧により貼り付けられた接着フィルム１１と、複数のリード部１８上に設けられ、半導体チップと電気的に接続される第１の金属膜１３と、を備えたリードフレーム１０であって、複数のダイパッド部１７のチップ載置面１７Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けた。
【選択図】図１３

Description

本発明は、リードフレーム及びその製造方法、及び半導体装置に係り、特に、リードフレーム本体の下面側に封止樹脂がまわり込むことを防止する接着フィルムを備えたリードフレーム及びその製造方法、及び該リードフレームを用いて製造される半導体装置に関する。
小型化が可能な従来の半導体装置としては、例えば、ＱＦＮ（Quad Flat Non-leaded Package）と呼ばれる半導体装置がある。ＱＦＮは、リードフレーム本体の上面（半導体チップが配設される側のリードフレーム本体の面）側のみを封止樹脂により封止し、リードフレーム本体の下面側を外部接続端子として用いる構成とされている（図１参照）。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、リードフレーム本体２０１と、金属膜２０２と、半導体チップ２０３と、封止樹脂２０４とを有する。
リードフレーム本体２０１は、ダイパッド部２１０と、リード部２１１とを有する。ダイパッド部２１０は、半導体チップ２０３を載置するチップ載置面２１０Ａを有する。
図２は、図１に示す半導体装置の平面図である。図２において、説明の便宜上、リードフレーム本体２０１の上面よりも上方に配置された封止樹脂２０４の図示を省略する。
図１及び図２を参照するに、リード部２１１は、ダイパッド部２１０の周りを囲むように複数設けられている。リード部２１１は、ダイパッド部２１０から離間するように配置されている。リード部２１１は、半導体装置２００の外部接続端子としての機能を有する。
金属膜２０２は、複数のリード部２１１の上面２１１Ａに設けられている。金属膜２０２は、金属ワイヤ２１３を介して、半導体チップ２０３と電気的に接続されている。金属膜２０２は、半導体チップ２０３とリード部２１１とを電気的に接続するためのものである。金属膜２０２としては、例えば、めっき法により形成されたＡｇ膜を用いることができる。金属膜２０２の厚さは、例えば、２μｍ〜６μｍとすることができる。
半導体チップ２０３は、接着剤２１５により、ダイパッド部２１０のチップ載置面２１０Ａに接着されている。半導体チップ２０３は、複数の電極パッド２１６を有する。電極パッド２１６は、金属ワイヤ２１３と接続されている。電極パッド２１６は、金属ワイヤ２１３を介して、金属膜２０２と電気的に接続されている。
封止樹脂２０４は、半導体チップ２０３及び金属ワイヤ２１３を封止するようにリードフレーム本体２０１に設けられている。ダイパッド部２１０の側面と複数のリード２１１の側面との間に設けられた部分の封止樹脂２０４の下面２０４Ａは、ダイパッド部２１０の下面２１０Ｂ及びリード部２１１の下面２１１Ｂと略面一となるように設定されている。
図３〜図１０は、従来の半導体装置の製造工程を示す図であり、図１１は、図３に示すリードフレーム本体の平面図である。図３〜図１１において、従来の半導体装置２００と同一構成部分には同一符号を付す。また、図３〜図９に示すＦは、リードフレーム本体２２０上に複数の半導体装置２００に相当する構造体を形成後にダイサーがリードフレーム本体２２０を切断する領域（以下、「切断領域Ｆ」とする）、Ｇは半導体装置２００が形成される領域（以下、「半導体装置形成領域Ｇ」とする）をそれぞれ示している。
図３〜図１１を参照して、従来の半導体装置２００の製造方法について説明する。始めに、図３に示す工程では、複数のリードフレーム本体２０１と、複数のリードフレーム本体２０１を支持するフレーム部２２１とを有するリードフレーム本体２２０（図１１参照）を準備する。
次いで、図４に示す工程では、リード部２１１の上面２１１Ａに金属膜２０２を形成する。金属膜２０２は、リードフレーム本体２２０を給電層とする部分めっき法により形成する。金属膜２０２としては、例えば、Ａｇ膜を用いることができる。金属膜２０２の厚さは、例えば、２μｍ〜６μｍとすることができる。
次いで、図５に示す工程では、下部金型２２７の平坦な上面２２７Ａに接着フィルム２２８を載置し、この接着フィルム２２８上に図４に示す構造体を配置させ、その後、上部金型２２９の平坦な下面２２９Ａを図４に示す構造体に押し当てることにより、リードフレーム本体２２０の下面に接着フィルム２２８を貼り付ける。接着フィルム２２８は、リードフレーム本体２２０の下面（具体的には、ダイパッド２１０の下面２１０Ｂ、リード部２１1の下面２１１Ｂ、及びフレーム部２２１の下面２２１Ｂ）に封止樹脂２０４（図１参照）がまわり込むことを防止するためのフィルムである。
次いで、図６に示す工程では、図５に示す上部金型２２９及び下部金型２２７から接着フィルム２２８が接着されたリードフレーム本体２２０を取り出す。これにより、リードフレーム本体２２０と、金属膜２０２と、接着フィルム２２８とを備えたリードフレーム２３０が製造される。
次いで、図７に示す工程では、接着剤２１５により、ダイパッド部２１０のチップ載置面２１０Ａに半導体チップ２０３を接着し、その後、金属ワイヤ２１３により、半導体チップ２０３の電極パッド２１６と金属膜２０２とを接続（ワイヤボンディング接続）する。
次いで、図８に示す工程では、図７に示す構造体の上面側を覆うように、複数の半導体チップ２０３及び金属ワイヤ２１３を封止する封止樹脂２０４を形成する。これにより、半導体装置形成領域Ｇに対応する部分の接着フィルム２２８上に、半導体装置２００に相当する構造体が形成される。
次いで、図９に示す工程では、接着フィルム２２８を除去する。次いで、図１０に示す工程では、図９に示す切断領域Ｆに対応する部分の封止樹脂２０４及びリードフレーム本体２２０を切断する。これにより、図１０に示すように、複数の半導体装置２００が製造される（例えば、特許文献１参照。）。
特開２００２−２６１１８７号公報
図１２は、従来のリードフレームの問題点を説明するための図である。図１２において、図１に示す従来の半導体装置２００と同一構成部分には同一符号を付す。
しかしながら、従来のリードフレーム２３０では、リードフレーム本体２２０の下面に接着フィルム２２８を貼り付ける際、上部金型２２９の下面２２９Ａとダイパッド部２１０とが接触しない（図５参照）ことにより、上部金型２２９がダイパッド部２１０を押圧することができないため、図１２に示すように、ダイパッド部２１０と接着フィルム２２８との間で接着不良が発生してしまうという問題があった。このような接着不良が発生した場合、ダイパッド部２１０と接着フィルム２２８との間に隙間Ｊが形成されてしまう。
また、隙間Ｊが形成されたリードフレーム２３０に半導体チップ２０３をワイヤボンディング接続する場合、チップ載置面２１０Ａに対して傾いた状態で半導体チップ２０３が接着されてしまうため、金属ワイヤ２１３の端部を電極パッド２１６に接続することが困難となり、半導体装置２００の歩留まりが低下してしまうという問題があった。
さらに、隙間Ｊが形成されたリードフレーム２３０に封止樹脂２０４を形成する場合、ダイパッド部２１０の下面２１０Ｂ側に封止樹脂２０４が回り込んでしまうため、半導体装置２００の歩留まりが低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることのできるリードフレーム及びその製造方法と、該リードフレームを用いて製造することにより、歩留まりを向上させることのできる半導体装置とを提供することを目的とする。
本発明の一観点によれば、半導体チップが載置されるチップ載置面を有する複数のダイパッド部と、前記複数のダイパッド部を支持するフレーム部と、前記フレーム部に設けられ、前記複数のダイパッド部をそれぞれ囲むように配置された複数のリード部とを有するリードフレーム本体と、前記半導体チップが載置される側とは反対側に位置する前記リードフレーム本体の面に貼り付けられた接着フィルムと、前記接着フィルムが設けられた側とは反対側に位置する前記リード部の面上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、を備えたリードフレームであって、前記複数のダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さの略等しい第２の金属膜を設けたことを特徴とするリードフレームが提供される。
本発明によれば、複数のダイパッド部のチップ載置面に第１の金属膜の厚さと略等しい第２の金属膜を設けることにより、例えば、金型を用いてリードフレーム本体に接着フィルムを貼り付ける場合、第２の金属膜を介して、金型でダイパッド部を押圧することが可能となるため、リードフレーム本体と接着フィルムとの間に隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることができる。
本発明の他の観点によれば、半導体チップが載置されるチップ載置面を有する複数のダイパッド部と、前記複数のダイパッド部を支持するフレーム部と、前記フレーム部に設けられ、前記複数のダイパッド部をそれぞれ囲むように配置された複数のリード部とを有するリードフレーム本体と、前記半導体チップが載置される側とは反対側に位置する前記リードフレーム本体の面に貼り付けられた接着フィルムと、前記接着フィルムが設けられた側とは反対側に位置する前記リード部の面上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、を備えたリードフレームの製造方法であって、前記第１の金属膜を形成する第１の金属膜形成工程と、前記複数のダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さの略等しい第２の金属膜を形成する第２の金属膜形成工程と、前記第１及び第２の金属膜形成後に、押圧により前記接着フィルムを前記リードフレーム本体に貼り付ける接着フィルム貼付工程と、を含むことを特徴とするリードフレームの製造方法が提供される。
本発明によれば、複数のダイパッド部のチップ載置面に第１の金属膜と厚さの略等しい第２の金属膜と第１の金属膜とを形成後に押圧により接着フィルムをリードフレーム本体に貼り付けることにより、例えば、金型を用いてリードフレーム本体に接着フィルムを貼り付ける場合、第２の金属膜を介して、金型でダイパッド部を押圧することが可能となるため、リードフレーム本体と接着フィルムとの間に隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることができる。
本発明のその他の観点によれば、半導体チップと、前記半導体チップが載置されるチップ載置面を有するダイパッド部と、前記ダイパッド部を囲むように設けられたリード部とを有するリードフレーム本体と、前記リード部上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、前記リードフレーム本体に設けられ、前記半導体チップを封止する封止樹脂と、を備えた半導体装置であって、前記ダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さが略等しい第２の金属膜を設けたことを特徴とする半導体装置が提供される。
本発明によれば、ダイパッド部のチップ載置面に第１の金属膜と厚さが略等しい第２の金属膜を設けることにより、例えば、金型により接着フィルム（封止樹脂がリードフレーム本体の下面に回り込むことを防ぐためのフィルム）が貼り付けられたリードフレーム本体を用いて半導体装置を製造する場合、第２の金属膜を介して、金型でダイパッド部を押圧することが可能となるため、隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることができる。
これにより、チップ載置面に対して半導体チップが傾いた状態でダイパッド部に接着されることがなくなるため、第１の金属ワイヤを半導体チップに精度よく接続することが可能となるので、半導体装置の歩留まりを向上させることができる。
また、隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることにより、チップ載置面の反対側に位置するダイパッド部の面に封止樹脂が回り込むことがなくなるため、半導体装置の歩留まりを向上させることができる。
本発明によれば、隙間を介在させることなく、リードフレーム本体に接着フィルムを貼り付けることのできると共に、半導体装置の歩留まりを向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１３は、本発明の第１の実施の形態に係るリードフレームの断面図である。図１３において、Ａは半導体チップが載置される領域（以下、「チップ載置領域」とする）を示している。
図１３を参照するに、第１の実施の形態のリードフレーム１０は、接着フィルム１１と、リードフレーム本体１２と、第１の金属膜１３と、第２の金属膜１５とを有する。
接着フィルム１１は、リードフレーム本体１２の下面（ダイパッド部１７の下面１７Ｂ、リード部１８の下面１８Ｂ、及びフレーム部１９の下面１９Ｂ）側を覆うように設けられている。接着フィルム１１は、フィルム本体（図示せず）と、フィルム本体（図示せず）上に塗布された接着剤（図示せず）とを有する。フィルム本体としては、例えば、ポリイミドを用いることができる。
また、接着剤としては、例えば、熱可塑性の接着剤を用いることができる。接着フィルム１１は、リードフレーム１０上に接着される半導体チップ（図示せず）を封止する封止樹脂（図示せず）が、リードフレーム本体１２の下面側に回り込むことを防止するためのフィルムである。接着フィルム１１の厚さは、例えば、４０μｍとすることができる。
図１４は、図１３に示すリードフレームの平面図である。
図１３及び図１４を参照するに、リードフレーム本体１２は、複数のダイパッド部１７と、複数のリード部１８と、フレーム部１９とを有する。
複数のダイパッド部１７は、所定の間隔で配置されている。複数のダイパッド部１７は、フレーム部１９により支持されている。ダイパッド部１７は、半導体チップ（図示せず）が載置されるチップ載置面１７Ａを有する。また、ダイパッド部１７は、半導体チップ（図示せず）が載置されるチップ載置領域Ａを有する。チップ載置領域Ａは、半導体チップが載置される領域に対応する部分のチップ載置面１７Ａである。
複数のリード部１８は、フレーム部１９に設けられている。複数のリード部１８は、複数のダイパッド部１７の周りを囲むように配置されている。複数のリード部１８は、ダイパッド部１７から離間するように配置されている。複数のリード部１８は、第１の金属膜１３を介して、ダイパッド部１７に配設される半導体チップ（図示せず）と電気的に接続されることにより、外部接続端子としての機能を奏するものである。
フレーム部１９は、複数のダイパッド部１７のそれぞれを囲むように設けられている。フレーム部１９は、複数のダイパッド部１７及びリード部１８と接続されている。フレーム部１９は、複数のダイパッド部１７及びリード部１８を支持するためのものである。
上記構成とされたリードフレーム本体１２は、金属板をエッチング加工又はプレス加工することにより製造される。リードフレーム本体１２の材料としては、例えば、Ｃｕを用いることができる。リードフレーム本体１２の厚さは、例えば、０．２ｍｍとすることができる。
第１の金属膜１３は、複数のリード部１８の上面１８Ａに設けられている。第１の金属膜１３は、金属ワイヤ（図示せず）を介して、ダイパッド部１７に配設される半導体チップ（図示せず）と電気的に接続される膜である。第１の金属膜１３としては、例えば、Ａｇ膜を用いることができる。第１の金属膜１３の厚さは、例えば、２μｍ〜６μｍとすることができる。
第２の金属膜１５は、複数のダイパッド部１７のチップ載置領域Ａに設けられている。第２の金属膜１５は、平面視四角形とされている。第２の金属膜１５の厚さは、第１の金属膜１３の厚さと略等しい。第２の金属膜１５としては、例えば、Ａｇ膜を用いることができる。
このように、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けることにより、例えば、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２の金属膜１５を介して、金型で複数のダイパッド部１７を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。これにより、リードフレーム１０の歩留まりを向上させることができる。
本実施の形態のリードフレームによれば、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けることにより、例えば、金型を用いた押圧によりリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２の金属膜１５を介して、金型で複数のダイパッド部１７を押圧することが可能となるため、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。
図１５〜図１８は、本発明の第１の実施の形態に係るリードフレームの製造工程を示す図であり、図１９は、図１５に示すリードフレーム本体の平面図である。図１５〜図１９において、第１の実施の形態のリードフレーム１０と同一構成部分には同一符号を付す。
始めに、図１５に示す工程では、複数のダイパッド部１７、複数のリード部１８、及びフレーム部１９を有したリードフレーム本体１２を準備する（図１９参照）。
次いで、図１６に示す工程では、リード部１８の上面１８Ａに第１の金属膜１３を形成すると共に、ダイパッド部１７のチップ載置領域Ａに第１の金属膜１３と厚さの略等しい第２の金属膜１５を形成する（第１及び第２の金属膜形成工程）。この際、第１の金属膜１３と第２の金属膜１５とを同時に形成する。具体的には、フレーム本体１２を給電層とする部分めっき法により、第１及び第２の金属膜１３，１５を同時に形成する。
このように、第１の金属膜１３と第２の金属膜１５とを同時に形成することにより、第１の金属膜１３と第２の金属膜１５とを別々に形成した場合と比較して、製造工程が少なくなるため、リードフレーム１０の製造コストを低減することができる。
第１及び第２の金属膜１３，１５としては、例えば、Ａｇ膜を用いることができる。また、第１及び第２の金属膜１３，１５の厚さは、例えば、２〜６μｍとすることができる。
次いで、図１７に示す工程では、下部金型２２の平坦な上面２２Ａに、接着フィルム１１を配置し、続いて、図１６に示す構造体を接着フィルム１１上に載せ、その後、上部金型２３の平坦な下面２３Ａを第１及び第２の金属膜１３，１５に接触させながら上部金型２３により図１６に示す構造体を押圧して、リードフレーム本体１２の下面に接着フィルム１１を貼り付ける（接着フィルム貼付工程）。
このように、第１の金属膜１３と、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５とを形成後、上部金型２３を押圧して下部金型２２上に配置された接着フィルム１１をリードフレーム本体１２の下面に貼り付けることにより、上部金型２３の下面２３Ａが第２の金属膜１５を介して、複数のダイパッド部１７を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。
次いで、図１８に示す工程では、図１７に示す下部金型２２及び上部金型２３から接着フィルム１１が貼り付けられたリードフレーム本体１２を取り出す。これにより、接着フィルム１１と、リードフレーム本体１２と、第１及び第２の金属膜１３，１５とを備えたリードフレーム１０が製造される。
本実施の形態のリードフレームの製造方法によれば、第１の金属膜１３と、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５とを形成後、上部金型２３を押圧して下部金型２２上に配置された接着フィルム１１をリードフレーム本体１２の下面に貼り付けることにより、上部金型２３の下面２３Ａが第２の金属膜１５を介して、ダイパッド部１７を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。
（第２の実施の形態）
図２０は、本発明の第２の実施の形態に係るリードフレームの平面図である。図２０において、第１の実施の形態のリードフレーム１０と同一構成部分には同一符号を付す。
図２０を参照するに、第２の実施の形態のリードフレーム３０は、第１の実施の形態のリードフレーム１０に設けられた第２の金属膜１５の代わりに第２の金属膜３１を設けた以外はリードフレーム１０と同様に構成される。
第２の金属膜３１は、平面視Ｘ字形状とされており、チップ載置領域Ａに対応する部分のチップ載置面１７Ａと、チップ載置領域Ａよりも外側に位置する部分のチップ載置面１７Ａとに設けられている。第２の金属膜３１の厚さは、第１の金属膜１３の厚さと略等しくなるように構成されている。また、第２の金属膜３１の幅Ｗ１は、例えば、１００μｍとすることができる。第２の金属膜３１としては、例えば、Ａｇ膜を用いることができる。
このように、チップ載置領域Ａに対応する部分のチップ載置面１７Ａと、チップ載置領域Ａよりも外側に位置する部分のチップ載置面１７Ａとに第１の金属膜１３の厚さと略等しい第２の金属膜３１を設けることにより、例えば、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２の金属膜３１を介して、金型で複数のダイパッド部１７の中心部及び外周部を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を精度よく貼り付けることができる。これにより、チップ載置領域Ａにのみ第２の金属膜１５を設けた第１の実施の形態のリードフレーム１０よりもリードフレーム３０の歩留まりを向上させることができる。
本実施の形態のリードフレームによれば、チップ載置領域Ａに対応する部分のチップ載置面１７Ａと、チップ載置領域Ａよりも外側に位置する部分のチップ載置面１７Ａとに第１の金属膜１３の厚さと略等しい第２の金属膜３１を設けることにより、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２の金属膜３１を介して、金型で複数のダイパッド部１７の中央部及び外周部を押圧することが可能となるため、リードフレーム本体１２に接着フィルム１１を精度よく貼り付けることができる。
なお、本実施の形態のリードフレーム３０は、第１の実施の形態のリードフレーム１０と同様な手法により製造することができる。
図２１は、本発明の第２の実施の形態の変形例に係るリードフレームの平面図である。図２１において、第２の実施の形態のリードフレーム３０と同一構成部分には同一符号を付す。
図２１を参照するに、第２の実施の形態の変形例のリードフレーム４０は、第２の実施の形態のリードフレーム３０に設けられた第２の金属膜３１の代わりに第２の金属膜４１を設けた以外はリードフレーム３０と同様に構成される。第２の金属膜４１は、複数のダイパッド部１７のチップ載置面１７Ａ（図示せず）を覆うように設けられている。第２の金属膜４１の厚さは、第１の金属膜１３の厚さと略等しくなるように構成されている。第２の金属膜４１としては、例えば、Ａｇ膜を用いることができる。
このように、複数のダイパッド部１７のチップ載置面１７Ａ（図示せず）を覆うように、第１の金属膜１３の厚さと略等しい第２の金属膜４１を設けることにより、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２の金属膜４１を介して、金型で複数のダイパッド部１７全体を押圧することが可能となるため、リードフレーム本体１２に接着フィルム１１を高精度に貼り付けることができる。
（第３の実施の形態）
図２２は、本発明の第３の実施の形態に係るリードフレームの平面図である。図２２において、第１の実施の形態のリードフレーム１０と同一構成部分には同一符号を付す。
図２２を参照するに、第３の実施の形態のリードフレーム５０は、第１の実施の形態のリードフレーム１０の構成にさらに第３の金属膜５１を設けた以外は、リードフレーム１０と同様に構成される。
第３の金属膜５１は、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに設けられている。第３の金属膜５１は、平面視額縁形状とされている。第３の金属膜５１の厚さは、第１の金属膜１３の厚さと略等しくなるように構成されている。第３の金属膜５１は、ダイパッド部１７のチップ載置領域Ａに配設される半導体チップ（図示せず）と金属ワイヤ（図示せず）を介して、電気的に接続される膜である。第３の金属膜５１としては、例えば、Ａｇ膜を用いることができる。第３の金属膜５１の厚さは、例えば、２μｍ〜６μｍとすることができる。
このように、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けると共に、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに第１の金属膜１３の厚さと略等しい第３の金属膜５１を設けることにより、例えば、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２及び第３の金属膜１５，５１を介して、金型で複数のダイパッド部１７の中央部及び外周部を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を精度よく貼り付けることができる。これにより、リードフレーム５０の歩留まりを向上させることができる。
本実施の形態のリードフレームによれば、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けると共に、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに第１の金属膜１３の厚さと略等しい第３の金属膜５１を設けることにより、金型を用いてリードフレーム本体１２に接着フィルム１１を貼り付ける場合、第２及び第３の金属膜１５，５１を介して、金型で複数のダイパッド部１７の中央部及び外周部を押圧することが可能となるため、リードフレーム本体１２に接着フィルム１１を精度よく貼り付けることができる。
図２３〜図２５は、本発明の第３の実施の形態に係るリードフレームの製造工程を示す図である。図２３〜図２５において、第３の実施の形態のリードフレーム５０と同一構成部分には同一符号を付す。
始めに、図２３に示す工程では、複数のリード部１８の上面１８Ａに第１の金属膜１３を形成すると共に、複数のダイパッド部１７のチップ載置面１７Ａに第１の金属膜１３と厚さの略等しい第２及び第３の金属膜１５，５１を形成する（第１〜第３の金属膜形成工程）。この際、第１〜第３の金属膜１３，１５，５１は同時に形成する。具体的には、フレーム本体１２を給電層とする部分めっき法により、第１〜第３の金属膜１３，１５，５１を同時に形成する。
このように、第１〜第３の金属膜１３，１５，５１を同時に形成することにより、第１〜第３の金属膜１３，１５，５１をそれぞれ別々に形成した場合と比較して、製造工程が少なくなるため、リードフレーム５０の製造コストを低減することができる。
第１〜第３の金属膜１３，１５，５１としては、例えば、Ａｇ膜を用いることができる。また、第１〜第３の金属膜１３，１５，５１厚さは、例えば、２〜６μｍとすることができる。
次いで、図２４に示す工程では、下部金型２２の平坦な上面２２Ａに、接着フィルム１１を配置し、続いて、図２３に示す構造体を接着フィルム１１上に載せ、その後、上部金型２３の平坦な下面２３Ａを第１〜第３の金属膜１３，１５，５１に接触させながら、上部金型２３により図２３に示す構造体を押圧して、リードフレーム本体１２の下面に接着フィルム１１を貼り付ける（接着フィルム貼付工程）。
このように、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５と、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに第１の金属膜１３の厚さと略等しい第３の金属膜５１とを形成後、上部金型２３を押圧して下部金型２２上に配置された接着フィルム１１をリードフレーム本体１２の下面に貼り付けることにより、上部金型２３の下面２３Ａが第２及び第３の金属膜１５，５１を介して、ダイパッド部１７の中央部及び外周部を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。
次いで、図２５に示す工程では、図２４に示す下部金型２２及び上部金型２３から接着フィルム１１が貼り付けられたリードフレーム本体１２を取り出す。これにより、接着フィルム１１と、リードフレーム本体１２と、第１〜第３の金属膜１３，１５，５１とを備えたリードフレーム５０が製造される。
本実施の形態のリードフレームの製造方法によれば、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５と、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに第１の金属膜１３の厚さと略等しい第３の金属膜５１とを形成後、上部金型２３を押圧して下部金型２２上に配置された接着フィルム１１をリードフレーム本体１２の下面に貼り付けることにより、上部金型２３の下面２３Ａが第２及び第３の金属膜１５，５１を介して、ダイパッド部１７の中央部及び外周部を押圧することが可能となるため、リードフレーム本体１２と接着フィルム１１との間に隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けることができる。
（第４の実施の形態）
図２６は、本発明の第４の実施の形態に係る半導体装置の断面図であり、図２７は、図２６に示す半導体装置の平面図である。図２６及び図２７において、先に説明した第１の実施の形態のリードフレーム１０と同一構成部分には同一符号を付す。また、図２７では、説明の便宜上、リードフレーム本体６１上に設けられた封止樹脂６３の図示を省略する。
図２６を参照するに、第４の実施の形態の半導体装置６０は、リードフレーム本体６１と、第１の金属膜１３と、第２の金属膜１５と、半導体チップ６２と、封止樹脂６３とを有する。半導体装置６０は、第１の実施の形態で説明したリードフレーム１０に設けられた複数のダイパッド１７のチップ載置領域Ａに半導体チップ６２をワイヤボンディング接続し、その後、半導体チップ６２を封止する封止樹脂６３をリードフレーム本体１２上に設け、その後、リードフレーム本体１２を切断することで製造される。
図２６及び図２７を参照するに、リードフレーム本体６１は、半導体チップ６２を載置するチップ載置領域Ａを有したダイパッド部１７と、ダイパッド部１７の周りを囲むように配置された複数のリード部１８とを有する。複数のリード部１８は、ダイパッド部１７から離間した位置に配置されている。複数のリード部１８は、半導体装置６０の外部接続端子として機能するものである。上記構成とされたリードフレーム本体６１の材料としては、例えば、Ｃｕを用いることができる。また、リードフレーム本体６１の厚さは、例えば、０．２ｍｍとすることができる。
第１の金属膜１３は、複数のリード部１８の上面１８Ａに設けられている。第１の金属膜１３は、金属ワイヤ６６を介して、半導体チップ６２と電気的に接続されている。第１の金属膜１３としては、例えば、Ａｇ膜を用いることができる。第１の金属膜１３の厚さは、例えば、２μｍ〜６μｍとすることができる。
第２の金属膜１５は、ダイパッド部１７のチップ載置領域Ａに設けられている。第２の金属膜１５の厚さは、第１の金属膜１３の厚さと略等しくなるように構成されている。第２の金属膜１５としては、例えば、Ａｇ膜を用いることができる。
このように、ダイパッド部１７のチップ載置領域Ａに第１の金属膜１３と厚さが略等しい第２の金属膜１５を設けることにより、例えば、第１の実施の形態で説明したリードフレーム１０により半導体装置６０を製造する場合、リードフレーム本体１２と接着フィルム１１との間に隙間がないため、チップ載置面１７Ａに対して傾くことなく半導体チップ６２をダイパッド部１７に接着することが可能となる。これにより、金属ワイヤ６６を半導体チップ６２の電極パッド６９に精度よく接続することが可能となるため、半導体装置６０の歩留まりを向上させることができる。
また、ダイパッド部１７の下面１７Ｂに封止樹脂６３が回り込むことがなくなるため、半導体装置６０の歩留まりを向上させることができる。
半導体チップ６２は、接着剤６７により、第２の金属膜１５が形成されたダイパッド部１７のチップ載置領域Ａに接着されている。接着剤６７の厚さＭ１は、第２の金属膜１５の厚さよりも厚くなるように設定されている。第２の金属膜１５の厚さが２μｍ〜６μｍの場合、接着剤６７の厚さＭ１は、例えば、１０μｍとすることができる。
半導体チップ６２は、半導体基板（図示せず）と、半導体基板（図示せず）に形成された半導体集積回路（図示せず）と、半導体集積回路と電気的に接続された複数の電極パッド６９とを有する。電極パッド６９は、金属ワイヤ６６と接続されている。電極パッド６９は、金属ワイヤ６６を介して、第１の金属膜１３と電気的に接続されている。
封止樹脂６３は、半導体チップ６２及び金属ワイヤ６６を封止するようにリードフレーム本体６１に設けられている。ダイパッド部１７の側面と複数のリード１８の側面との間に設けられた部分の封止樹脂６３の下面６３Ａ、及び複数のリード１８間に設けられた部分の封止樹脂６３の下面６３Ａは、ダイパッド部１７の下面１７Ｂ及びリード部１８の下面１８Ｂと略面一とされている。
本実施の形態の半導体装置によれば、ダイパッド部１７のチップ載置領域Ａに第１の金属膜１３と厚さが略等しい第２の金属膜１５を設けることにより、例えば、第１の実施の形態で説明したリードフレーム１０を用いて半導体装置６０を製造する場合、リードフレーム本体１２と接着フィルム１１との間に隙間がないため、チップ載置面１７Ａに対して傾くことなく半導体チップ６２をダイパッド部１７に接着することが可能となる。これにより、金属ワイヤ６６を半導体チップ６２の電極パッド６９に精度よく接続することが可能となるため、半導体装置６０の歩留まりを向上させることができる。
また、ダイパッド部１７の下面１７Ｂに封止樹脂６３が回り込むことがなくなるため、半導体装置６０の歩留まりを向上させることができる。
図２８〜図３３は、第４の実施の形態に係る半導体装置の製造工程を示す図である。図２８〜図３３において、第４の実施の形態の半導体装置６０と同一構成部分には同一符号を付す。また、図２８〜図３２において、Ｂは半導体装置６０が形成される領域（以下、「半導体装置形成領域Ｂ」とする）、Ｃはリードフレーム本体１２が切断される領域（以下、「切断領域Ｃ」とする）をそれぞれ示している。
始めに、図２８に示す工程では、第１の実施の形態で説明した図１５〜図１８に示す工程と同様な処理を行って、リードフレーム１０を形成する。第１の実施の形態で説明したように、リードフレーム１０は、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けることにより、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１を貼り付けたリードフレームである。
次いで、図２９に示す工程では、接着剤６７により、第２の金属膜１５が形成された複数のダイパッド部１７のチップ載置領域Ａに半導体チップ６２を接着する。
このように、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１が貼り付けられたリードフレーム１０のダイパッド部１７に半導体チップ６２を接着することにより、チップ載置面１７Ａに対して半導体チップ６２が傾いた状態でダイパッド部１７に接着されることがなくなる。これにより、後述する図３０に示す工程において、金属ワイヤ６６を半導体チップ６２の電極パッド６９に精度よく接続することが可能となるため、半導体装置６０の歩留まりを向上させることができる。
接着剤６７の厚さＭ１は、第２の金属膜１５の厚さよりも厚くなるように設定するとよい。第２の金属膜１５の厚さが２μｍ〜６μｍの場合、接着剤６７の厚さＭ１は、例えば、１０μｍとすることができる。
次いで、図３０に示す工程では、第１の金属膜１３と電極パッド６９とを電気的に接続する金属ワイヤ６６を形成する。金属ワイヤ６６は、その一方の端部を第１の金属膜１３と接続し、他方の端部を電極パッド６９と接続する。これにより、半導体チップ６２がリードフレーム１０にワイヤボンディング接続される。
次いで、図３１に示す工程では、図３０に示す構造体の上面側を覆うように、封止樹脂６３を形成する。この封止樹脂６３により、複数の半導体チップ６２及び金属ワイヤ６６が封止される。これにより、半導体装置形成領域Ｂに対応する部分の接着フィルム１１上に、半導体装置６０に相当する構造体が形成される。
また、先に説明したように、リードフレーム本体１２と接着フィルム１１の間には隙間が存在しないため、リードフレーム本体１２の下面側（特に、ダイパッド部１７の下面１７Ｂ側）に封止樹脂６３が回り込むことがないので、半導体装置６０の歩留まりを向上させることができる。
次いで、図３２に示す工程では、接着フィルム１１を除去する。次いで、図３３に示す工程では、ダイサーにより、図３２に示す構造体の切断領域Ｃに対応する部分の封止樹脂６３及びリードフレーム本体１２（具体的には、フレーム部１９）を切断する。これにより、図３２に示すように、複数の半導体装置６０が製造される。
本実施の半導体装置の製造方法によれば、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１が貼り付けられたリードフレーム１０のダイパッド部１７に半導体チップ６２を接着することにより、チップ載置面１７Ａに対して半導体チップ６２が傾いた状態でダイパッド部１７に接着されることがなくなるため、金属ワイヤ６６を半導体チップ６２の電極パッド６９に精度よく接続することが可能となり、半導体装置６０の歩留まりを向上させることができる。
また、封止樹脂６３を形成する際、リードフレーム本体１２の下面側（特に、ダイパッド部１７の下面１７Ｂ側）に封止樹脂６３が回り込むことがないので、半導体装置６０の歩留まりを向上させることができる。
なお、本実施の形態では、第１の実施の形態のリードフレーム１０を用いて半導体装置６０を形成する場合を例に挙げて説明したが、第２の実施の形態のリードフレーム３０又は第２の実施の形態の変形例のリードフレーム４０を用いて半導体装置を製造してもよい。この場合も、本実施の形態の半導体装置６０の製造方法と同様な効果を得ることができる。
（第５の実施の形態）
図３４は、本発明の第５の実施の形態に係る半導体装置の断面図であり、図３５は、図３４に示す半導体装置の平面図である。図３４及び図３５において、第４の実施の形態の半導体装置６０と同一構成部分には同一符号を付す。また、図３５では、説明の便宜上、リードフレーム本体６１上に設けられた封止樹脂６３の図示を省略する。
図３４及び図３５を参照するに、第５の実施の形態の半導体装置８０は、第４の実施の形態の半導体装置６０に設けられた半導体チップ６２及び金属ワイヤ６６の代わりに半導体チップ８２、第１の金属ワイヤ８４、及び第２の金属ワイヤ８５を設けると共に、さらに第３の金属膜５１を設けた以外は半導体装置６０と同様に構成される。
本実施の形態の半導体装置８０は、第３の実施の形態で説明したリードフレーム５０に設けられた複数のダイパッド１７のチップ載置領域Ａに半導体チップ８２を載置させ、次いで、半導体チップ８２を第１及び第３の金属膜１３，５１にワイヤボンディング接続し、次いで、半導体チップ８２を封止する封止樹脂６３をリードフレーム５０上に設け、その後、リードフレーム本体１２を切断することで製造される。
第１の金属膜１３は、第１の金属ワイヤ８４と接続されている。第１の金属膜１３は、第１の金属ワイヤ８４を介して、半導体チップ８２と電気的に接続されている。
第３の金属膜５１は、ダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに設けられている。第３の金属膜５１の厚さは、第１の金属膜１３の厚さと略等しくなるように構成されている。第３の金属膜５１は、第２の金属ワイヤ８５と接続されている。第３の金属膜５１は、第２の金属ワイヤ８５を介して、半導体チップ８２と電気的に接続されている。第３の金属膜５１としては、例えば、Ａｇ膜を用いることができる。第３の金属膜５１の厚さは、例えば、２μｍ〜６μｍとすることができる。
半導体チップ８２は、接着剤６７により、第２の金属膜１５が形成されたダイパッド部１７のチップ載置領域Ａに接着されている。接着剤６７の厚さＭ１は、第２の金属膜１５の厚さよりも厚くなるように構成されている。第２の金属膜１５の厚さが２μｍ〜６μｍの場合、接着剤６７の厚さＭ１は、例えば、１０μｍとすることができる。
半導体チップ８２は、半導体基板（図示せず）と、半導体基板（図示せず）に形成された半導体集積回路（図示せず）と、半導体集積回路（図示せず）と電気的に接続された複数の第１及び第２の電極パッド８７，８８とを有する。第１の電極パッド８７は、第１の金属ワイヤ８４を介して第１の金属膜１３と接続されている。第１の金属ワイヤ８４は、その一方の端部が第１の金属膜１３と接続されており、他方の端部が第１の電極パッド８７と接続されている。
第２の電極パッド８８は、第２の金属ワイヤ８５を介して第３の金属膜５１と接続されている。第２の金属ワイヤ８５は、その一方の端部が第３の金属膜５１と接続されており、他方の端部が第２の電極パッド８８と接続されている。
半導体チップ８２、第１の金属ワイヤ８４、及び第２の金属ワイヤ８５は、封止樹脂６３により封止されている。
このような構成とされた第５の実施の形態の半導体装置８０は、第４の実施の形態の半導体装置６０と同様な効果を得ることができる。
図３６〜図４１は、本発明の第５の実施の形態の半導体装置の製造工程を示す図である。図３６〜図４１において、第５の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。また、図３６〜図４０において、Ｃはリードフレーム本体１２が切断される領域（以下、「切断領域Ｃ」とする）、Ｄは半導体装置８０が形成される領域（以下、「半導体装置形成領域Ｄ」とする）をそれぞれ示している。
始めに、図３６に示す工程では、第３の実施の形態で説明した図２３〜図２５に示す工程と同様な処理を行って、リードフレーム５０を形成する。第３の実施の形態で説明したように、リードフレーム５０は、複数のダイパッド部１７のチップ載置面Ａに第１の金属膜１３の厚さと略等しい第２の金属膜１５を設けると共に、複数のダイパッド部１７のチップ載置領域Ａの外側に位置する部分のチップ載置面１７Ａに第３の金属膜５１を設けることにより、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１が貼り付けられたリードフレームである。
次いで、図３７に示す工程では、接着剤６７により、第２の金属膜１５が形成された複数のダイパッド部１７のチップ載置領域Ａにそれぞれ半導体チップ８２を接着する。
このように、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１が貼り付けられたリードフレーム５０のダイパッド部１７に半導体チップ８２を接着することにより、チップ載置面１７Ａに対して半導体チップ８２が傾いた状態で接着されることがなくなる。これにより、後述する図３８に示す工程において、第１及び第２の金属ワイヤ８４，８５を半導体チップ８２の第１及び第２の電極パッド８７，８８に精度よく接続することが可能となるため、半導体装置８０の歩留まりを向上させることができる。
接着剤６７の厚さＭ１は、第２の金属膜１５の厚さよりも厚くなるように構成されている。第２の金属膜１５の厚さが２μｍ〜６μｍの場合、接着剤６７の厚さＭ１は、例えば、１０μｍとすることができる。
次いで、図３８に示す工程では、第１の金属膜１３と第１の電極パッド８７とを電気的に接続する第１の金属ワイヤ８４と、第３の金属膜５１と第２の電極パッド８８とを電気的に接続する第２の金属ワイヤ８５とを形成する。第１の金属ワイヤ８４は、その一方の端部を第１の金属膜１３と接続し、他方の端部を第１の電極パッド８７と接続する。また、第２の金属ワイヤ８５は、その一方の端部を第３の金属膜５１と接続し、他方の端部を第２の電極パッド８８と接続する。これにより、半導体チップ８２がリードフレーム５０にワイヤボンディング接続される。
次いで、図３９に示す工程では、図３８に示す構造体の上面側を覆うように、封止樹脂６３を形成する。この封止樹脂６３により、複数の半導体チップ８２、第１の金属ワイヤ８４、及び第２の金属ワイヤ８５が封止される。これにより、半導体装置形成領域Ｄに対応する部分の接着フィルム１１上に、半導体装置８０に相当する構造体が形成される。
また、先に説明したように、リードフレーム本体１２と接着フィルム１１の間には隙間が存在しないため、リードフレーム本体１２の下面側（特に、ダイパッド部１７の下面１７Ｂ側）に封止樹脂６３が回り込むことがないので、半導体装置８０の歩留まりを向上させることができる。
次いで、図４０に示す工程では、接着フィルム１１を除去する。次いで、図４１に示す工程では、ダイサーにより、図４０に示す構造体の切断領域Ｃに対応する部分の封止樹脂６３及びリードフレーム本体１２（具体的には、フレーム部１９）を切断する。これにより、図４１に示すように、複数の半導体装置８０が製造される。
本実施の半導体装置の製造方法によれば、隙間を介在させることなく、リードフレーム本体１２に接着フィルム１１が貼り付けられたリードフレーム５０のダイパッド部１７に半導体チップ８２を接着することにより、チップ載置面１７Ａに対して半導体チップ８２が傾いた状態で接着されることがなくなるため、第１及び第２の金属ワイヤ８４，８５を半導体チップ６２の第１及び第２の電極パッド８７，８８に精度よく接続することが可能となり、半導体装置８０の歩留まりを向上させることができる。
また、封止樹脂６３を形成する際、リードフレーム本体１２の下面側（特に、ダイパッド部１７の下面１７Ｂ側）に封止樹脂６３が回り込むことがないので、半導体装置８０の歩留まりを向上させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、リードフレーム本体の裏面側に封止樹脂がまわり込むことを防止する接着フィルムを備えたリードフレーム及びその製造方法、及び該リードフレームを用いて製造される半導体装置に適用できる。
従来の半導体装置の断面図である。 図１に示す半導体装置の平面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 図３に示すリードフレーム本体の平面図である。 従来のリードフレームの問題点を説明するための図である。 本発明の第１の実施の形態に係るリードフレームの断面図である。 図１３に示すリードフレームの平面図である。 本発明の第１の実施の形態に係るリードフレームの製造工程を示す図（その１）である。 本発明の第１の実施の形態に係るリードフレームの製造工程を示す図（その２）である。 本発明の第１の実施の形態に係るリードフレームの製造工程を示す図（その３）である。 本発明の第１の実施の形態に係るリードフレームの製造工程を示す図（その４）である。 図１５に示すリードフレーム本体の平面図である。 本発明の第２の実施の形態に係るリードフレームの平面図である。 本発明の第２の実施の形態の変形例に係るリードフレームの平面図である。 本発明の第３の実施の形態に係るリードフレームの平面図である。 本発明の第３の実施の形態に係るリードフレームの製造工程を示す図（その１）である。 本発明の第３の実施の形態に係るリードフレームの製造工程を示す図（その２）である。 本発明の第３の実施の形態に係るリードフレームの製造工程を示す図（その３）である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 図２６に示す半導体装置の平面図である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 第４の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第５の実施の形態に係る半導体装置の断面図である。 図３４に示す半導体装置の平面図である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その１）である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その２）である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その３）である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その４）である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その５）である。 本発明の第５の実施の形態の半導体装置の製造工程を示す図（その６）である。
符号の説明
１０，３０，４０，５０ リードフレーム
１１ 接着フィルム
１２，６１ リードフレーム本体
１３ 第１の金属膜
１５，３１，４１ 第２の金属膜
１７ ダイパッド部
１７Ａ チップ載置面
１７Ｂ，１８Ｂ，１９Ｂ，２３Ａ，６３Ａ 下面
１８ リード部
１８Ａ，２２Ａ 上面
１９ フレーム部
２２ 下部金型
２３ 上部金型
５１ 第３の金属膜
６０，８０ 半導体装置
６２，８２ 半導体チップ
６３ 封止樹脂
６６ 金属ワイヤ
６７ 接着剤
６９ 電極パッド
８４ 第１の金属ワイヤ
８５ 第２の金属ワイヤ
８７ 第１の電極パッド
８８ 第２の電極パッド
Ａ チップ載置領域
Ｂ，Ｄ 半導体装置形成領域
Ｃ 切断領域
Ｍ１ 厚さ
Ｗ１ 幅

Claims (8)

  1. 半導体チップが載置されるチップ載置面を有する複数のダイパッド部と、前記複数のダイパッド部を支持するフレーム部と、前記フレーム部に設けられ、前記複数のダイパッド部をそれぞれ囲むように配置された複数のリード部とを有するリードフレーム本体と、
    前記半導体チップが載置される側とは反対側に位置する前記リードフレーム本体の面に貼り付けられた接着フィルムと、
    前記接着フィルムが設けられた側とは反対側に位置する前記リード部の面上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、を備えたリードフレームであって、
    前記複数のダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さの略等しい第２の金属膜を設けたことを特徴とするリードフレーム。
  2. 前記複数のダイパッド部の前記チップ載置面は、前記半導体チップが載置されるチップ載置領域を有し、
    前記複数のダイパッド部の前記チップ載置領域の外側に位置する部分の前記チップ載置面に、前記第１の金属膜と厚さの略等しい第３の金属膜を設け、
    第２の金属ワイヤを介して、前記第３の金属膜と前記半導体チップとが電気的に接続されることを特徴とする請求項１記載のリードフレーム。
  3. 半導体チップが載置されるチップ載置面を有する複数のダイパッド部と、前記複数のダイパッド部を支持するフレーム部と、前記フレーム部に設けられ、前記複数のダイパッド部をそれぞれ囲むように配置された複数のリード部とを有するリードフレーム本体と、
    前記半導体チップが載置される側とは反対側に位置する前記リードフレーム本体の面に貼り付けられた接着フィルムと、
    前記接着フィルムが設けられた側とは反対側に位置する前記リード部の面上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、を備えたリードフレームの製造方法であって、
    前記第１の金属膜を形成する第１の金属膜形成工程と、
    前記複数のダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さの略等しい第２の金属膜を形成する第２の金属膜形成工程と、
    前記第１及び第２の金属膜形成後に、押圧により前記接着フィルムを前記リードフレーム本体に貼り付ける接着フィルム貼付工程と、を含むことを特徴とするリードフレームの製造方法。
  4. 前記第１及び第２の金属膜を同時に形成することを特徴とする請求項３に記載のリードフレームの製造方法。
  5. 前記複数のダイパッド部の前記チップ載置面は、前記半導体チップが載置されるチップ載置領域を有しており、
    前記複数のダイパッド部の前記チップ載置領域の外側に位置する部分の前記チップ載置面に、第２の金属ワイヤを介して前記半導体チップと電気的に接続される第３の金属膜を形成する第３の金属膜形成工程をさらに設け、
    前記第３の金属膜の厚さを前記第１の金属膜の厚さと略等しくしたことを特徴とする請求項３記載のリードフレームの製造方法。
  6. 前記第１の金属膜、前記第２の金属膜、及び前記第３の金属膜を同時に形成することを特徴とする請求項５に記載のリードフレームの製造方法。
  7. 半導体チップと、
    前記半導体チップが載置されるチップ載置面を有するダイパッド部と、前記ダイパッド部を囲むように設けられたリード部とを有するリードフレーム本体と、
    前記リード部上に設けられ、第１の金属ワイヤを介して前記半導体チップと電気的に接続される第１の金属膜と、
    前記リードフレーム本体に設けられ、前記半導体チップを封止する封止樹脂と、を備えた半導体装置であって、
    前記ダイパッド部の前記チップ載置面に、前記第１の金属膜と厚さが略等しい第２の金属膜を設けたことを特徴とする半導体装置。
  8. 前記第２の金属膜の外側に位置する部分の前記チップ載置面に、第２の金属ワイヤを介して前記半導体チップと電気的に接続される第３の金属膜を設け、
    前記第３の金属膜の厚さを前記第１及び第２の金属膜の厚さと略等しくしたことを特徴とする請求項７記載の半導体装置。
JP2006352872A 2006-12-27 2006-12-27 リードフレーム及びその製造方法、及び半導体装置 Active JP5197953B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006352872A JP5197953B2 (ja) 2006-12-27 2006-12-27 リードフレーム及びその製造方法、及び半導体装置
US11/964,423 US7838972B2 (en) 2006-12-27 2007-12-26 Lead frame and method of manufacturing the same, and semiconductor device
KR20070137106A KR101340981B1 (ko) 2006-12-27 2007-12-26 리드 프레임과 그 제조 방법, 및 반도체 장치
TW96150478A TWI434376B (zh) 2006-12-27 2007-12-27 導線架及其製造方法，暨半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352872A JP5197953B2 (ja) 2006-12-27 2006-12-27 リードフレーム及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008166417A true JP2008166417A (ja) 2008-07-17
JP5197953B2 JP5197953B2 (ja) 2013-05-15

Family

ID=39582698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352872A Active JP5197953B2 (ja) 2006-12-27 2006-12-27 リードフレーム及びその製造方法、及び半導体装置

Country Status (4)

Country Link
US (1) US7838972B2 (ja)
JP (1) JP5197953B2 (ja)
KR (1) KR101340981B1 (ja)
TW (1) TWI434376B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288207B2 (en) * 2009-02-13 2012-10-16 Infineon Technologies Ag Method of manufacturing semiconductor devices
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
DE102014110074A1 (de) 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Elektronisches Bauelement, Leiterrahmen und Verfahren zum Herstellen eines elektronischen Bauelements
USD761216S1 (en) * 2014-12-12 2016-07-12 Jiaxing Super Lighting Electric Appliance Co., Ltd LED leadframe
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102947A (ja) * 1987-10-15 1989-04-20 Hitachi Ltd 樹脂封止型半導体デバイスおよびリードフレーム
JPH0438060U (ja) * 1990-07-27 1992-03-31
JPH0513474A (ja) * 1991-07-05 1993-01-22 Mitsubishi Electric Corp 半導体装置および半導体製造装置
JPH0637123A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
JPH0982870A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体装置、リードフレーム及びその製造方法
JP2001156239A (ja) * 1999-11-25 2001-06-08 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002093982A (ja) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002261228A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd リードフレーム
JP2003297997A (ja) * 2002-04-01 2003-10-17 Sony Corp リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004347494A (ja) * 2003-05-23 2004-12-09 Tatsuno Corp 超音波によるガス流量計

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
MY107849A (en) * 1991-09-09 1996-06-29 Hitachi Cable Composite lead frame and method for manufacturing the same.
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US7226811B1 (en) * 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
KR20020076228A (ko) * 1999-09-27 2002-10-09 에스.씨. 존슨 앤드 선, 인코포레이티드 층상 클리닝 시트
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
KR20050083322A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과 이의 제조방법
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
US7556984B2 (en) * 2005-06-17 2009-07-07 Boardtek Electronics Corp. Package structure of chip and the package method thereof
EP1921674A4 (en) * 2005-08-10 2010-08-25 Mitsui High Tec SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TWI283916B (en) * 2005-12-08 2007-07-11 Taiwan Solutions Systems Corp Manufacturing method of chip package structure
US7320901B2 (en) * 2005-10-31 2008-01-22 Taiwan Solutions Systems Corp. Fabrication method for a chip packaging structure
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102947A (ja) * 1987-10-15 1989-04-20 Hitachi Ltd 樹脂封止型半導体デバイスおよびリードフレーム
JPH0438060U (ja) * 1990-07-27 1992-03-31
JPH0513474A (ja) * 1991-07-05 1993-01-22 Mitsubishi Electric Corp 半導体装置および半導体製造装置
JPH0637123A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
JPH0982870A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体装置、リードフレーム及びその製造方法
JP2001156239A (ja) * 1999-11-25 2001-06-08 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002093982A (ja) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002261228A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd リードフレーム
JP2003297997A (ja) * 2002-04-01 2003-10-17 Sony Corp リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004347494A (ja) * 2003-05-23 2004-12-09 Tatsuno Corp 超音波によるガス流量計

Also Published As

Publication number Publication date
TWI434376B (zh) 2014-04-11
KR101340981B1 (ko) 2013-12-13
KR20080063112A (ko) 2008-07-03
US7838972B2 (en) 2010-11-23
TW200834828A (en) 2008-08-16
US20080157309A1 (en) 2008-07-03
JP5197953B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR20090031279A (ko) 반도체 장치 및 그 제조 방법
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP5197953B2 (ja) リードフレーム及びその製造方法、及び半導体装置
JPH0794553A (ja) 半導体装置およびその製造方法
JP2001077232A (ja) 半導体装置およびその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JPH09129811A (ja) 樹脂封止型半導体装置
WO2011030368A1 (ja) 半導体装置とその製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP2954118B2 (ja) 半導体装置及びその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP3940091B2 (ja) 半導体装置
TWI251887B (en) Chip-packaging process without lead frame
JP2002164496A (ja) 半導体装置およびその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002057265A (ja) 半導体装置およびその製造方法
TWI236718B (en) Chip packaging method without lead frame
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150