JP3940091B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3940091B2 JP3940091B2 JP2003084994A JP2003084994A JP3940091B2 JP 3940091 B2 JP3940091 B2 JP 3940091B2 JP 2003084994 A JP2003084994 A JP 2003084994A JP 2003084994 A JP2003084994 A JP 2003084994A JP 3940091 B2 JP3940091 B2 JP 3940091B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- semiconductor device
- semiconductor element
- die pad
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【発明の属する技術分野】
本発明は、面実装用の樹脂封止型半導体装置に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化、高密度化に対応するために、半導体装置の小型、薄型化が進んでいる。小型、薄型の樹脂封止型半導体装置として、実質的に片面封止されたQFN(Quad Flat Non―leaded Package)やSON(Small Outline Non―leaded Package)と称される半導体装置が開発されている。また、その製造方法としては、組立コストを低減するため、複数の半導体装置を一括して樹脂封止し、ダイシング加工によって個々の半導体装置に分割する工法が主流になりつつある。
【0003】
以下、そのような従来例として、特許文献1に開示されている半導体装置について、図15(a)〜(c)を参照して説明する。図15(a)は、従来のQFN型(SON型)の樹脂封止型半導体装置の概略的な構成を示す平面図、図15(b)はその断面図、図15(c)はその背面図である。この半導体装置では、サポートリード16によって支持されたダイパッド1に接着剤3が塗布され、その上に半導体素子2が固着されている。ダイパッド1の周辺には複数の電極端子5が配置され、電極端子5の上面と半導体素子2とは金属細線4により、それぞれ電気的に接続されている。
【0004】
ダイパッド1、半導体素子2、接着剤3、金属細線4及び電極端子5は、封止樹脂体7で封止されている。ダイパッド1は、サポートリード16が曲げ加工されていることにより、封止樹脂体7に埋没している。封止樹脂体7は4辺形の平板状に形成され、電極端子5の半導体素子2との接続面の裏面である下面が、封止樹脂体7の底面より露出している。さらに電極端子5における封止樹脂体7の外周側の端面が、封止樹脂体7底面に露出した下面と連続的に、封止樹脂体7の側面に露出している。電極端子5上の上部には溝6が形成されている。溝6は、リードフレーム(図示せず)から個々の半導体装置を分割する際に発生する応力や、基板実装前後に発生する応力による電極端子5と封止樹脂体7との剥離を抑止し、それにより金属細線4の断線を防止するために形成される。
【0005】
また、組立コストを低減するため、複数の半導体装置を一括して樹脂封止しダイシング加工によって個々の半導体装置に分割する工法を用いた従来例について、図16(a)〜(c)を参照して説明する。この装置は、従来のQFN型(SON型)の樹脂封止型半導体装置であり、図16(a)は平面図、図16(b)は断面図、図16(c)は背面図である。説明を簡略化するため、上記の従来例と共通の要素については、同一の参照番号を付して説明する。この半導体装置においては、サポートリード9は、その裏面がハーフエッチングされていることにより封止樹脂体7に埋没している。電極端子5における封止樹脂体7の外周側の端面は、封止樹脂体7底面に露出した下面とは不連続的に、封止樹脂体7の側面に露出している。すなわち図16(b)に示されるように、封止樹脂体7の底面側と外側端面の境界に位置する電極端子5の角が切除されて、不連続な露出状態が形成されている。図16(c)に示すように、半導体装置の薄型化や高放熱化を目的として、ダイパッド1の半導体素子2搭載面の裏面が封止樹脂7より露出されている場合もある。
【0006】
これらQFN型(SON型)の半導体装置は、樹脂封止体7の底面から電極端子5を露出させるよう片面封止することで小型、薄型化を可能としている。
【0007】
【特許文献1】
特開平11−74440号公報
【0008】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の構造では、電極端子5の溝6をエッチングによって形成すると、その溝幅がリードフレームの厚みに相当する程度まで広がる。従って、電極端子5はその溝幅を確保するための長さが必要で、電極端子5を短くすることに限界があり、半導体装置の更なる小型化は困難である。
【0009】
さらに、組立コストを低減するため、複数の半導体装置を一括して樹脂封止しダイシング加工によって個々の半導体装置に分割する工法を用いた場合、ダイシング加工により電極端子5に金属バリが発生する。これが基板実装上の不具合となるため、図16(b)および(c)に示したように、電極端子5の角を切除し、電極端子5の下面から端面にかけて不連続的に露出する構造として、封止樹脂体7底面の外周に電極端子5の角を露出させないことが必要である。この場合、電極端子5の外周部をハーフエッチングして樹脂封止体7に埋没させる部分を設ける必要があり、電極端子5を短くすることは更に困難となる。
【0010】
本発明は、従来の上記問題点を解決するもので、電極端子と封止樹脂体とが剥離することによる金属細線の断線を抑止でき、かつ電極端子を短くすることで更なる小型化が可能な半導体装置及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の半導体装置は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備える。前記電極端子の接続部を有する面に平面形状が孤立した円形で、直径が前記ダイパッドと前記電極端子を形成するリードフレーム素材の厚みの半分である窪みが形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置されている。
【0012】
【発明の実施の形態】
上記の半導体装置の構成によれば、電極端子に加わる外力を緩和して電極端子と封止樹脂体との剥離を抑止するための構造として、電極端子の接続部を有する面に平面形状が円形の窪みが形成される。円形の窪みとすることにより、リードフレームに形成される窪み自体の平面形状のサイズを、リードフレーム厚の半分程度まで小さくすることが容易になる。何故ならば、エッチングによるリードフレーム形成に際して、円形の窪みにエッチング液が滞留するためエッチング速度が低く、円形の窪みの平面サイズが広がらないからである。これにより、電極端子と封止樹脂体との剥離を抑止する機能を十分に維持し、かつ電極端子を短くすることが可能となる。
【0013】
前記窪みが、更に、前記電極端子の前記半導体素子に面する側の端部と前記接続部との間に形成された構成としてもよい。半導体素子の周縁と電極端子の端部とが近接した配置の場合に、剛性の高い半導体素子の周縁で熱応力による発生する応力集中を緩和するために効果的である。
【0014】
本発明の他の構成の半導体装置は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備える。前記電極端子の接続部を有する面に平面形状が円形の窪みが形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置され、前記樹脂封止体の外周側面において、少なくともひとつの前記電極端子の端部が、複数箇所に分離して露出している。それにより、リードフレームにおいて電極端子を確実に支持可能である。併せて、端部の露出面が2箇所に分断されることにより、連続している場合に比べて露出面積を減らし、外力の影響を軽減することができる。
【0015】
前記電極端子は、前記外部端子面よりも前記接続部を有する面の面積が広くなるように、断面形状における端面が傾斜部または段差部を含む構成としてもよい。
【0016】
前記半導体素子と前記電極端子との電気的な接続は、金属細線あるいは金属バンプにより行うことができる。
【0017】
前記窪みが、前記電極端子の横方向に複数個連なって重なることなく配置された構成としてもよい。それにより、電極端子と封止樹脂体との剥離を抑止する効果を高めることができる。
本発明の更に他の構成の半導体装置は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備える。前記電極端子の接続部を有する面に個々の平面形状が円形で、直径が前記ダイパッドと前記電極端子を形成するリードフレーム素材の厚みの半分である複数の窪みが前記電極端子の横幅方向に互いに一部重なるように配置され、前記窪みの繋がり部の幅は、前記窪みの直径より小さく形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置される。
電極端子と封止樹脂体との剥離を抑止する効果を高めるためには、前記電極端子の前記接続部を有する面における端部の平面形状を、円弧状にすることも効果的である。複数箇所に分離した前記電極端子の端部に対応して複数の前記窪みが配置されている構成とすることもできる。
【0018】
以下、本発明の実施形態における半導体装置及びその製造方法について説明する。以下の各実施形態において、電極端子5はそれぞれ構成が異なるが、理解のし易さを考慮して、すべて同一の参照番号を付して説明する。
【0019】
(第1の実施形態)
図1(a)〜(c)を参照して、第1の実施形態における半導体装置について説明する。図1(a)は、概略的な構成を示す平面図、図1(b)はその断面図、図1(c)はその背面図である。この半導体装置では、サポートリード9によって支持されたダイパッド1に接着剤3が塗布され、その上に半導体素子2が固着されている。ダイパッド1の周辺には複数の電極端子5が配置されている。電極端子5はその上面に、半導体素子2と金属細線4により電気的に接続された接続部を有する。
【0020】
ダイパッド1、半導体素子2、接着剤3、金属細線4及び電極端子5は、封止樹脂体7で封止されている。封止樹脂体7は4辺形の平板状に形成され、電極端子5の半導体素子2と接続された面の裏面が、封止樹脂体7の底面より露出している。電極端子5における封止樹脂体7の外周部に位置する端面は、封止樹脂体7底面に露出した面とは不連続的に、封止樹脂体7の側面に露出している。すなわち図1(b)に示されるように、封止樹脂体7の底面側と外側端面の境界に位置する電極端子5の角5aが切除されて、不連続な露出状態が形成されている。サポートリード9は、図1(c)から判るように、裏面にハーフエッチング加工が施されることにより封止樹脂体7に埋没している。
【0021】
電極端子5の金属細線4が接続された面には、平面形状が円形の窪み8が形成されている。窪み8は、金属細線4が接続された接続部と電極端子5が樹脂封止体7の外周側面から露出する端部との間及び、接続部と半導体素子2に面する側の端部との間の2ヶ所に配置されている。円形の窪み8は、リードフレーム(図示せず)から個々の半導体装置を分割する際に発生する応力や、基板実装時や実装後に発生する応力による電極端子5と封止樹脂体7との剥離を、窪み8で止めて、金属細線4の断線を抑止するように機能する。
【0022】
従来例の溝に代えて、剥離止めを円形の窪み8とすることで、窪み8自体の平面形状のサイズをリードフレーム厚の半分程度まで小さくすることができる。何故ならば、エッチングによるリードフレーム形成に際して、窪み8にエッチング液が滞留するためエッチング速度が低いので、窪みの平面形状が広がらないからである。これにより、電極端子5と封止樹脂体7との剥離を抑止して金属細線4の断線を抑止する構造を有するとともに、電極端子5を短くすることができ、半導体装置の更なる小型化が容易になる。
【0023】
図1(c)に示すように、半導体装置の薄型化や高放熱化を目的として、ダイパッド1の半導体素子2搭載面の裏面が封止樹脂7から露出する構造としても良い。また、ダイパッド1を支えるサポートリード9を屈曲させて、樹脂封止体7の底面からダイパッド1が露出しないように埋没させても良い(図示せず)。
【0024】
半導体素子2と電極端子5との電気的接続は、図1(a)、(b)に示した金属細線4に代えて、図2(a)、(b)に示すように、Auや半田等を用いた金属バンプ4aにより行うこともできる。また図2(b)に示すように、電極端子5を、断面形状における端面が傾斜面5bまたは段差(図示せず)を有する形状にしてもよい。それにより、封止樹脂体7の底面から露出する面積よりも電気的に接続される面の面積の方が広くなり、電極端子5と封止樹脂体7との密着性を更に向上させることが出来る。
【0025】
図3に、図1(a)〜(c)に示した半導体装置の製造に用いられるリードフレーム10の平面図を示す。11は外枠、12は内枠である。
【0026】
(第2の実施形態)
図4(a)〜(c)を参照して、第2の実施形態における半導体装置について説明する。図4(a)は概略的な構成を示す平面図、図4(b)はその断面図、図4(c)は背面図である。この半導体装置は、第1の実施形態の装置と同様の基本構成を有するので、主に第1の実施形態との相違点について説明する。第1の実施形態の装置では、電極端子5の平面形状が長方形であるのに対して、本実施形態の場合は異なる平面形状を有する。図4(a)あるいは図4(c)に示すように、半導体素子2に面する側の電極端子5の端部では、平面形状が円弧に形成されている。これにより、電極端子5の半導体素子2に面する側に発生する応力集中を防ぐことができる。また、電極端子5の平面形状での面積が小さくなるので、第1の実施形態の場合よりも、電極端子5と樹脂封止体7との密着性を向上させることができ、より品質の高い半導体装置を提供することができる。
【0027】
電極端子5が樹脂封止体7の底面から露出する形状は、図4(c)に示したような長円形に限らず、半導体素子2に面する側の端部のみが円弧で形成されていても良い。
【0028】
(第3の実施形態)
図5(a)〜(c)を参照して、第3の実施形態における半導体装置について説明する。図5(a)は概略的な構成を示す平面図、図5(b)はその断面図、図5(c)は背面図である。この半導体装置は、第2の実施形態の装置と同様の基本構成を有するので、主に第2の実施形態との相違点について説明する。本実施形態では、円形の窪み8の個数が第2の実施形態とは異なる。
【0029】
第2の実施形態では、金属細線4が接続された接続部と電極端子5が樹脂封止体7の外周側面から露出する端部との間及び、接続部と半導体素子2に面する側の端部との間の2ヶ所に、それぞれ1個づつ窪み8が配置されている。これに対して本実施形態では、前述の2ヶ所に各々2個の円形の窪み8が配置されている。各々2個の窪み8は、その横の部分で互いに繋がるように形成される。つまり、円形の一部が互いに重なっている。窪み8の繋がり部の幅は、窪み8の直径より小さい。これにより、第2の実施形態と比較して、電極端子5の幅が広い場合(0.3mm以上)でも、電極端子5と封止樹脂体7との剥離を抑止する効果を損なうことなく、半導体装置の小型化を容易にすることができる。
【0030】
(第4の実施形態)
図6(a)〜(c)を参照して、第4の実施形態における半導体装置について説明する。図6(a)は概略的な構成を示す平面図、図6(b)はその断面図、図6(c)は背面図である。この半導体装置は、第1の実施形態の装置と同様の基本構成を有するので、主に第1の実施形態との相違点について説明する。本実施形態では、円形の窪み8が配置された位置が第1の実施形態とは異なる。
【0031】
第1の実施形態では、金属細線4が接続された接続部と電極端子5が樹脂封止体7の外周側面から露出する端部との間及び、接続部と半導体素子2に面する側の端部との間の2ヶ所に、それぞれ窪み8が配置されている。これに対して本実施形態では、窪み8が配置される位置は、金属細線4が接続された接続部と電極端子5が樹脂封止体7の外周側面から露出する端部との間の1ヶ所のみである。
【0032】
第1の実施形態において電極端子5上の接続部と半導体素子2に面する側の端部との間に形成された窪み8は、主に基板実装時や基板実装後に発生する応力を緩和するために機能する。この機能は、半導体素子2の周縁と電極端子5の半導体素子2に面する側の端部とが近接した配置の場合に、剛性の高い半導体素子2の周縁で熱応力による発生する応力集中を緩和するために効果的である。本実施形態の構成は、比較的小さな半導体素子2が搭載され、半導体素子2の周縁と電極端子5の半導体素子2に面する側の端部とが近接して配置されず、例えば200μm以上の間隔が設けられる場合に好適である。そのような場合、電極端子5上の接続部と半導体素子2に面する側の端部との間には、円形の窪み8を配置する必要がないからである。その結果、本実施形態の場合、第1の実施形態の場合より更に電極端子5を短くでき、その分半導体装置の小型化が容易である。
【0033】
(第5の実施形態)
図7(a)〜(c)を参照して、第5の実施形態における半導体装置について説明する。図7(a)は概略的な構成を示す平面図、図7(b)はその断面図、図7(c)は背面図である。この半導体装置の電極端子5は、その形状が上述の実施形態の場合と比べて幅広であり、樹脂封止体7の外周側面に位置する端部が、2箇所に分離して露出している。円形の窪み8が配置された位置は、第4の実施形態の装置と同様、金属細線4が接続された接続部と電極端子5が樹脂封止体7の外周側面から露出する端部との間のみである。ただし、電極端子5の端部の2箇所の露出部分に対応して、各々1個の窪み8が配置されている。なおダイパッド1、半導体素子2、およびサポートリード9の形状も上述の実施形態の場合と相違するが、理解し易いように、同一の参照番号を付した。
【0034】
この構造は、電極端子5の幅が広く(例えば0.4mm以上)、リードフレームにおいて電極端子5をその端部の一ヶ所で支持することが困難な場合、あるいはリードフレーム厚が薄く1ヶ所の支持では強度的に不足の場合に有利である。電極端子5を端部で確実に支持可能であるとともに、端部の露出面が2箇所に分断されることにより、連続している場合に比べて露出面積を減らし、外力の影響を軽減することができる。この効果は、円形の窪み8を設けることとは独立しているが、両者の効果を併せて得るためには上記の構造が適しており、電極端子5と封止樹脂体7との剥離を止める効果を十分に確保しながら、半導体装置の小型化を図ることができる。
【0035】
電極端子5の端部が封止樹脂体7の外周側面から露出する箇所は、2箇所に限らず、電極端子5の形状に応じて複数箇所とすればよい。
【0036】
(第6の実施形態)
図8(a)〜(c)を参照して、第6の実施形態における半導体装置について説明する。図8(a)は概略的な構成を示す平面図、図8(b)はその断面図、図8(c)は背面図である。この半導体装置は、第5の実施形態の装置と同様の基本構成を有するが、円形の窪み8の配置状態が第5の実施形態とは異なる。
【0037】
第5の実施形態では、電極端子5の端部が封止樹脂体7の外周側面から2箇所で露出し、その2箇所の露出端部に対応して各々1個の窪み8が配置されている。これに対して、本実施形態では、円形の窪み8が配置される位置は同様であるが、電極端子5が封止樹脂体7から露出する箇所の数に関係無く、電極端子5の横方向に複数個の窪み8が配置されている。複数個の円形の窪み8は、隣接した部分で互いに一部が重なるように配置されて繋がっている。図では直線状の輪郭を持った溝のように示されているが、実際には、複数個の円形の一部重なり合いにより形成されて波状の輪郭を有する溝である。
【0038】
この構造によれば、電極端子5の上面は、窪み18が複数個繋がった溝によって完全に2部分に分離されるので、第5の実施形態の場合に比べて、電極端子5と封止樹脂体7との剥離を止める効果が向上する。
【0039】
図8(a)に示すように、角に配置された電極端子5における複数の端部部分が封止樹脂体7の異なる辺から露出する場合は、円形の窪み8が複数個繋がった溝を、L字型に形成してもよい。
【0040】
次に、第5及び第6の実施形態における半導体装置の製造に用いられるリードフレームをエッチングにより形成する際の、電極端子部分の形成方法について、図9〜図11を参照して説明する。図9は従来例の半導体装置の場合、図10、図11は各々、第5及び第6の実施形態の半導体装置の場合を示す。
【0041】
図9(a)は、従来例における電極端子の部分の表面側レジストパターン13を示す平面図である。図9(b)は、電極端子5の概略的な構成を示す平面図である。図9(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。図9における従来例については、本発明との比較をしやすいように、図16に示した電極端子5の形状ではなく、第5、6の実施形態の電極端子5と同様の形状の場合を図示した。
【0042】
図10(a)は、第5の実施形態の場合の電極端子部分の表面側レジストパターン13を示す平面図である。図10(b)は、電極端子5の概略的な構成を示す平面図である。図10(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。
【0043】
図11(a)は、第5の実施形態の場合の電極端子部分の表面側レジストパターン13を示す平面図である。図11(b)は、電極端子5の概略的な構成を示す平面図である。図11(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。
【0044】
従来の半導体装置の電極端子5をエッチングにより形成するには、図9(a)に示すように横方向の溝を有する表面側レジストパターン13および、裏面側のレジストパターン14(平面図は図示せず)を、図9(c)に示すように、リードフレームの電極端子5部の上下に配置する。次に図9(d)に示すように、表裏側からエッチングを開始する。表面側レジストパターン13の溝6を形成する部分は、一定の幅で形成されており、かつ電極端子5の幅方向に貫通しているので、この部分のエッチング液の流れは良好である。そのため、図9(e)に示すように、溝6の幅は、表面側レジストパターン13の溝部幅より拡大されて形成される。その結果、図9(b)に示すように、溝6の幅はリードフレームの厚みに相当する程度の幅になる。
【0045】
第5の実施形態の場合は、図10(a)に示す表面側レジストパターン13に、電極端子5の露出端部を形成する部分13a、13bに対応させた、各々円形の窪み8を形成するための円形パターンを設ける。図10(d)に示すようにエッチングを行うと、円形パターンによるエッチング加工部が電極端子5の幅方向に対して非貫通であることにより、エッチング液が個々の円形内で滞留する。そのためエッチング速度が低く、図10(e)に示すように、円形の外周方向及び深さ方向へのエッチング量は、図9(e)の従来例と比べると少ない。その結果、図10(b)に示すように、窪み8のサイズは小さく抑制される。
【0046】
第6の実施形態の場合は、図11(a)に示す表面側レジストパターン13に、円形の窪み8が横方向に繋がった形状に対応させて円形パターンを設ける。円形パターンは、各円の外周が互いに接する程度に近接させて配置する。この場合も、エッチング液は各円形パターン内で滞留するので、図11(e)に示すように、円形の外周方向及び深さ方向へのエッチング量は少ない。その結果、図11(b)に示すように、窪み8が繋がった溝の幅は小さく抑制される。
【0047】
なお、この第6の実施形態と比較して、上述の第5の実施形態の場合の方が、エッチング液が各円形パターン内に滞留し易いので、エッチング量がより少ない。
【0048】
次に図12(a)〜(c)を参照して、本発明の半導体装置に用いるリードフレームを製造する工程を説明する。まず図12(a)に示すように、リードフレーム10の素材を容易する。リードフレーム素材としては、0.1〜0.2mm程度の厚みで、比較的熱伝導が良好で強度の高いCu合金を使用する。熱伝導の良好な素材を使用することによって、ダイシング加工で発熱した熱を逃がし易く、また、強度の高い素材を用いることで、ダイシング加工時のブレードへの目詰まりを防止することができる。
【0049】
次に図12(b)に示すように、リードフレーム素材に対して、エッチング加工によりダイパッド1、電極端子5などを形成した後、リードフレーム10全体にPdめっき(図示せず)を施す。PdめっきはNi、Pd、Auの3層で構成し、最外層にAuフラッシュを施すことで、樹脂封止体との良好な密着性を得ることができる。エッチング加工の際に、電極端子5の表面に円形の窪み(図示せず)を形成する。
【0050】
次に、図12(c)に示すように、リードフレーム10の裏面に熱可塑性などの接着剤と2層構造のポリイミドテープ15を貼り付ける。このテープ15は、樹脂封止する際に、電極端子5の裏面へ封止樹脂が洩れないようにするためのものである。以上のようにして、本発明の半導体装置に用いるリードフレームを完成することができる。
【0051】
図12(b)に示す工程で形成する円形の窪みの外形等の寸法について、図13を参照して説明する。図13は、電極端子5の一部を拡大して示した平面図である。窪み8の外形の直径dは、リードフレームの素材厚みが0.2mmの場合、0.1mm程度に小さく成形することができる。したがって、それだけ電極端子5を短くすることが可能である。外側の窪み8の位置については、個々の半導体装置に分割する際のダイシング加工の位置ずれ等を考慮して、半導体装置の外縁からの距離S1を0.05〜0.1mm程度とする。金属細線4を接続するための長さとしては、0.1〜0.2mm程度を確保する。その結果、窪み8を1箇所に配置する構造では、リードフレームの素材厚みが0.2mmの場合、電極端子5の長さを0.25〜0.4mmにすることができる。
【0052】
図13のように、外側の窪み8に加えて半導体素子2に面した側にも設ける場合は、2箇所の窪み8の間隔S2は、金属細線4を接続することを考慮して、0.1〜0.2mmとする。窪み8から電極端子5の半導体素子2に面した側の端部までの距離S3は、0.05〜0.1mm程度とする。その結果、リードフレームの素材厚みが0.2mmの場合、電極端子5の長さを0.3〜0.5mmにすることができる。
【0053】
次に図14(a)〜(f)を参照して、上述のリードフレーム10を用いて本発明の半導体装置を製造する工程を説明する。図14(a)は接着剤を塗布する工程、図14(b)は半導体素子を搭載する工程、図14(c)は金属細線を接続する工程、図14(d)は樹脂封止する工程、図14(e)はリードフレーム裏面のテープを剥離する工程、図14(f)は半導体装置を個別に分割する工程を各々示す。
【0054】
まず、図14(a)に示すように、ダイパッド1の上にディスペンサ(図示せず)などを用いて接着剤3を塗布する。接着剤3は、一例として熱硬化性のエポキシ樹脂にAg粉を混合させた銀ペーストからなる。次に、図14(b)に示すように、接着剤3を塗布したダイパッド1上にコレット(図示せず)などを用いて半導体素子2を搭載した後、ヒートステージ(図示せず)上で加熱し、接着剤3を硬化させる。一例として、半導体素子2は0.1〜0.2mm程度の厚のシリコン単結晶である。また、加熱条件は200〜250℃、30〜60秒程度である。
【0055】
次に、図14(c)に示すように、ダイパッド1上に固着された半導体素子2のボンディングパッド(図示せず)と電極端子5とを金属細線4を用いて電気的に接続する。ワイヤーボンド装置のヒートステージ(図示せず)には、真空孔が開いており、リードフレーム裏面のテープ15を吸引固定する。また、リードフレームのボンディングエリア外周部を押さえ治具(図示せず)により固定した状態で、ワイヤーボンディングを実施する。一例として、金属細線としては、直径20〜25μmのAuワイヤーを用いる。
【0056】
次に、図14(d)に示すように、シリンダにより型締めされる180℃程度に加熱した封止金型(図示せず)を搭載したトランスファー装置により、複数の半導体装置を一括して樹脂封止する。リードフレーム10の裏面にはテープ15が貼り付けられているので、樹脂封止の際、電極端子5の裏面に封止樹脂が洩れることはない。封止樹脂が硬化して樹脂封止体7が形成された後、型開きされると共にトランスファー装置より脱装される。そして、オモリなどで加圧しながら硬化炉などで樹脂封止体7の本硬化を実施する。一例として、加圧力は1g/mm2程度である。
【0057】
次に、図14(e)に示すように、封止成型体に200℃程度の熱を加えながらテープ15を剥離する。テープ15を剥離する場合、樹脂封止体7に対してできるだけ小さな角度で剥離を行うことで、剥離時の応力を抑制することができる。
【0058】
次に、図14(f)に示すように、ダイシング装置(図示せず)により個々の半導体装置に分割する。封止成型体を、リングに貼り付けたUVシート(図示せず)上に貼り付け固定し、ブレードにより切断する。ブレードとしては、例えば電鋳製で0.25〜0.3mm程度の厚みのものを用いる。
【0059】
【発明の効果】
本発明の半導体装置によれば、電極端子の電気的接続面に円形の窪みを形成することで、電極端子と封止樹脂体の剥離止め構造のサイズを縮小することができる。それにより、高い信頼性を確保したまま、従来より更に小型化した薄型の半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 第1の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図2】 図1の半導体装置の変形例を示し、(a)は平面図、(b)は断面図
【図3】 図1の半導体装置の製造に用いられるリードフレームの平面図
【図4】 第2の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図5】 第3の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図6】 第4の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図7】 第5の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図8】 第6の実施形態における半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図9】 従来例における半導体装置の製造に用いるリードフレームの製造方法を示し、(a)はエッチングのための表面側レジストパターンを示す平面図、(b)は電極端子の概略的な構成を示す平面図、(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図
【図10】 第5の実施形態における半導体装置の製造に用いるリードフレームの製造方法を示し、(a)はエッチングのための表面側レジストパターンを示す平面図、(b)は電極端子の概略的な構成を示す平面図、(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図
【図11】 第6の実施形態における半導体装置の製造に用いるリードフレームの製造方法を示し、(a)はエッチングのための表面側レジストパターンを示す平面図、(b)は電極端子の概略的な構成を示す平面図、(c)〜(e)は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図
【図12】 本発明の半導体装置の製造に用いるリードフレームを製造する工程を説明する工程断面図
【図13】 本発明の半導体装置における電極端子の一部を拡大して示した平面図
【図14】 本発明の半導体装置を製造する工程を説明する工程断面図
【図15】 従来例の半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【図16】 他の従来例の半導体装置の概略的な構成を示し、(a)は平面図、(b)は断面図、(c)は背面図
【符号の説明】
1 ダイパッド
2 半導体素子
3 接着剤
4 金属細線
5 電極端子
6 溝
7 樹脂封止体
8 窪み
9、16 サポートリード
10 リードフレーム
11 外枠
12 内枠
13 電極端子部の表面側レジストパターン
13a、13b 露出端部を形成する部分
14 電極端子部の裏面側レジストパターン
15 テープ
Claims (10)
- 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
前記電極端子の接続部を有する面に平面形状が孤立した円形で、直径が前記ダイパッドと前記電極端子を形成するリードフレーム素材の厚みの半分である窪みが形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置されたことを特徴とする半導体装置。 - 前記窪みが、更に、前記電極端子の前記半導体素子に面する側の端部と前記接続部との間に形成された請求項1に記載の半導体装置。
- 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
前記電極端子の接続部を有する面に平面形状が円形の窪みが形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置され、
前記樹脂封止体の外周側面において、少なくともひとつの前記電極端子の端部が、複数箇所に分離して露出していることを特徴とする半導体装置。 - 前記電極端子は、前記外部端子面よりも前記接続部を有する面の面積が広くなるように、断面形状における端面が傾斜部または段差部を含む請求項1または3に記載の半導体装置。
- 前記半導体素子と前記電極端子との電気的な接続が金属細線で行われている請求項1または3に記載の半導体装置。
- 前記半導体素子と前記電極端子との電気的な接続が金属バンプにより行われている請求項1または3に記載の半導体装置。
- 前記窪みが、前記電極端子の横幅方向に複数個連なって重なることなく配置されたことを特徴とする請求項1または3に記載の半導体装置。
- 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
前記電極端子の接続部を有する面に個々の平面形状が円形で、直径が前記ダイパッドと前記電極端子を形成するリードフレーム素材の厚みの半分である複数の窪みが前記電極端子の横幅方向に互いに一部重なるように配置され、前記窪みの繋がり部の幅は、前記窪みの直径より小さく形成され、その窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する端部と前記接続部との間に配置されたことを特徴とする半導体装置。 - 前記電極端子の前記接続部を有する面における端部の平面形状が、円弧を成している請求項1に記載の半導体装置。
- 複数箇所に分離した前記電極端子の端部に対応して複数の前記窪みが配置されている請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084994A JP3940091B2 (ja) | 2002-04-01 | 2003-03-26 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002098420 | 2002-04-01 | ||
JP2003084994A JP3940091B2 (ja) | 2002-04-01 | 2003-03-26 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005125254A Division JP4303699B2 (ja) | 2002-04-01 | 2005-04-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006751A JP2004006751A (ja) | 2004-01-08 |
JP3940091B2 true JP3940091B2 (ja) | 2007-07-04 |
Family
ID=30446504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003084994A Expired - Fee Related JP3940091B2 (ja) | 2002-04-01 | 2003-03-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3940091B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5092424B2 (ja) * | 2007-01-26 | 2012-12-05 | 凸版印刷株式会社 | リードフレーム、およびその製造方法 |
US9190606B2 (en) * | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
-
2003
- 2003-03-26 JP JP2003084994A patent/JP3940091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004006751A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589404B2 (en) | Semiconductor device | |
JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2006210807A (ja) | 半導体装置の製造方法 | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2003017524A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
JP4303699B2 (ja) | 半導体装置およびその製造方法 | |
JP3940091B2 (ja) | 半導体装置 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3976311B2 (ja) | リードフレームの製造方法 | |
JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2003324177A (ja) | リードフレームの製造方法および半導体装置 | |
JP3007632B1 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP2002110884A (ja) | リードフレーム積層物 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2005327946A (ja) | 半導体装置 | |
KR100379085B1 (ko) | 반도체장치의봉지방법 | |
JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |