JP4303699B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4303699B2
JP4303699B2 JP2005125254A JP2005125254A JP4303699B2 JP 4303699 B2 JP4303699 B2 JP 4303699B2 JP 2005125254 A JP2005125254 A JP 2005125254A JP 2005125254 A JP2005125254 A JP 2005125254A JP 4303699 B2 JP4303699 B2 JP 4303699B2
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor device
semiconductor element
exposed
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005125254A
Other languages
English (en)
Other versions
JP2005217452A (ja
Inventor
健一 伊東
登 竹内
滋豊 川上
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005125254A priority Critical patent/JP4303699B2/ja
Publication of JP2005217452A publication Critical patent/JP2005217452A/ja
Application granted granted Critical
Publication of JP4303699B2 publication Critical patent/JP4303699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、面実装用の樹脂封止型半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化、高密度化に対応するために、半導体装置の小型、薄型化が進んでいる。小型、薄型の樹脂封止型半導体装置として、実質的に片面封止されたＱＦＮ（Quad Flat Non―leaded Package）やＳＯＮ（Small Outline Non―leaded Package）と称される半導体装置が開発されている。また、その製造方法としては、組立コストを低減するため、複数の半導体装置を一括して樹脂封止し、ダイシング加工によって個々の半導体装置に分割する工法が主流になりつつある。
以下、そのような従来例として、特許文献１に開示されている半導体装置について、図１５（ａ）〜（ｃ）を参照して説明する。図１５（ａ）は、従来のＱＦＮ型（ＳＯＮ型）の樹脂封止型半導体装置の概略的な構成を示す平面図、図１５（ｂ）はその断面図、図１５（ｃ）はその背面図である。この半導体装置では、サポートリード１６によって支持されたダイパッド１に接着剤３が塗布され、その上に半導体素子２が固着されている。ダイパッド１の周辺には複数の電極端子５が配置され、電極端子５の上面と半導体素子２とは金属細線４により、それぞれ電気的に接続されている。
ダイパッド１、半導体素子２、接着剤３、金属細線４及び電極端子５は、封止樹脂体７で封止されている。ダイパッド１は、サポートリード１６が曲げ加工されていることにより、封止樹脂体７に埋没している。封止樹脂体７は４辺形の平板状に形成され、電極端子５の半導体素子２との接続面の裏面である下面が、封止樹脂体７の底面より露出している。さらに電極端子５における封止樹脂体７の外周側の端面が、封止樹脂体７底面に露出した下面と連続的に、封止樹脂体７の側面に露出している。電極端子５上の上部には溝６が形成されている。溝６は、リードフレーム（図示せず）から個々の半導体装置を分割する際に発生する応力や、基板実装前後に発生する応力による電極端子５と封止樹脂体７との剥離を抑止し、それにより金属細線４の断線を防止するために形成される。
また、組立コストを低減するため、複数の半導体装置を一括して樹脂封止しダイシング加工によって個々の半導体装置に分割する工法を用いた従来例について、図１６（ａ）〜（ｃ）を参照して説明する。この装置は、従来のＱＦＮ型（ＳＯＮ型）の樹脂封止型半導体装置であり、図１６（ａ）は平面図、図１６（ｂ）は断面図、図１６（ｃ）は背面図である。説明を簡略化するため、上記の従来例と共通の要素については、同一の参照番号を付して説明する。この半導体装置においては、サポートリード９は、その裏面がハーフエッチングされていることにより封止樹脂体７に埋没している。電極端子５における封止樹脂体７の外周側の端面は、封止樹脂体７底面に露出した下面とは不連続的に、封止樹脂体７の側面に露出している。すなわち図１６（ｂ）に示されるように、封止樹脂体７の底面側と外側端面の境界に位置する電極端子５の角が切除されて、不連続な露出状態が形成されている。図１６（ｃ）に示すように、半導体装置の薄型化や高放熱化を目的として、ダイパッド１の半導体素子２搭載面の裏面が封止樹脂７より露出されている場合もある。
これらＱＦＮ型（ＳＯＮ型）の半導体装置は、樹脂封止体７の底面から電極端子５を露出させるよう片面封止することで小型、薄型化を可能としている。
特開平１１−７４４４０号公報
しかしながら、従来の半導体装置の構造では、電極端子５の溝６をエッチングによって形成すると、その溝幅がリードフレームの厚みに相当する程度まで広がる。従って、電極端子５はその溝幅を確保するための長さが必要で、電極端子５を短くすることに限界があり、半導体装置の更なる小型化は困難である。
さらに、組立コストを低減するため、複数の半導体装置を一括して樹脂封止しダイシング加工によって個々の半導体装置に分割する工法を用いた場合、ダイシング加工により電極端子５に金属バリが発生する。これが基板実装上の不具合となるため、図１６（ｂ）および（ｃ）に示したように、電極端子５の角を切除し、電極端子５の下面から端面にかけて不連続的に露出する構造として、封止樹脂体７底面の外周に電極端子５の角を露出させないことが必要である。この場合、電極端子５の外周部をハーフエッチングして樹脂封止体７に埋没させる部分を設ける必要があり、電極端子５を短くすることは更に困難となる。
本発明は、従来の上記問題点を解決するもので、電極端子と封止樹脂体とが剥離することによる金属細線の断線を抑止でき、かつ電極端子を短くすることで更なる小型化が可能な半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の構成の半導体装置は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備え、前記半導体装置の角に配置された前記電極端子の端部が、複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、前記電極端子の前記露出した各端部に隣接して、平面形状が円形の複数の窪みが前記電極端子の上面に配置されていることを特徴とする。
本発明の第２の構成の半導体装置は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備え、前記半導体装置の角に配置された前記電極端子の端部が、複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、前記端部と前記接続部との間に、平面形状が円形で、隣接した部分で互いに一部が重なるように配置されて繋がった窪みを配置したことを特徴とする。
本発明の半導体装置の製造方法は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備え、前記半導体装置の角に配置された前記電極端子の端部が複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出した半導体装置の製造方法である。
本発明の第１の製造方法は、前記電極端子を形成する工程が、前記角に配置された電極端子の上面の前記露出した各端部に隣接した位置に各々円形の開口パターンを有するレジストパターンを形成する工程と、前記開口パターンにエッチング液を滞留させ、前記電極端子表面をエッチングし、前記電極端子表面に平面形状が円形の窪みを形成する工程とを備えたことを特徴とする。
本発明の第２の製造方法は、前記電極端子を形成する工程が、前記角に配置された電極端子の上面の前記各端部と前記接続部の間の位置に、複数の円形の開口を各円形の外周が互いに接する程度に近接させて配置した開口パターンを有するレジストパターンを形成する工程と、前記開口パターンにエッチング液を滞留させ、前記電極端子表面をエッチングし、前記電極端子表面に複数の円形が、隣接した部分で互いに一部が重なるように配置されて繋がった窪みを形成する工程とを備えたことを特徴とする。
上記の半導体装置の構成によれば、電極端子に加わる外力を緩和して電極端子と封止樹脂体との剥離を抑止するための構造として、電極端子の接続部を有する面に平面形状が円形の窪みを形成することにより、リードフレームに形成される窪み自体の平面形状のサイズを、リードフレーム厚の半分程度まで小さくすることが容易になる。何故ならば、エッチングによるリードフレーム形成に際して、円形の窪みにエッチング液が滞留するためエッチング速度が低く、円形の窪みの平面サイズが広がらないからである。これにより、電極端子と封止樹脂体との剥離を抑止する機能を十分に維持し、かつ電極端子を短くすることが可能となる。
本発明の第１の構成の半導体装置において、前記半導体装置の角に配置された前記電極端子の端部が２つに分離し、分離されたそれぞれの前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、２つの前記窪みが前記電極端子の上面に配置されている構成とすることができる。
前記各窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する各端部と前記接続部との間に配置されていることが好ましい。
本発明の第２の構成の半導体装置において、繋がった複数個の窪みの形状がＬ字型であることが好ましい。
以下、本発明の実施形態における半導体装置及びその製造方法について説明する。以下の各実施形態において、電極端子５はそれぞれ構成が異なるが、理解のし易さを考慮して、すべて同一の参照番号を付して説明する。
（第１の実施形態）
図１（ａ）〜（ｃ）を参照して、第１の実施形態における半導体装置について説明する。図１（ａ）は、概略的な構成を示す平面図、図１（ｂ）はその断面図、図１（ｃ）はその背面図である。この半導体装置では、サポートリード９によって支持されたダイパッド１に接着剤３が塗布され、その上に半導体素子２が固着されている。ダイパッド１の周辺には複数の電極端子５が配置されている。電極端子５はその上面に、半導体素子２と金属細線４により電気的に接続された接続部を有する。
ダイパッド１、半導体素子２、接着剤３、金属細線４及び電極端子５は、封止樹脂体７で封止されている。封止樹脂体７は４辺形の平板状に形成され、電極端子５の半導体素子２と接続された面の裏面が、封止樹脂体７の底面より露出している。電極端子５における封止樹脂体７の外周部に位置する端面は、封止樹脂体７底面に露出した面とは不連続的に、封止樹脂体７の側面に露出している。すなわち図１（ｂ）に示されるように、封止樹脂体７の底面側と外側端面の境界に位置する電極端子５の角５ａが切除されて、不連続な露出状態が形成されている。サポートリード９は、図１（ｃ）から判るように、裏面にハーフエッチング加工が施されることにより封止樹脂体７に埋没している。
電極端子５の金属細線４が接続された面には、平面形状が円形の窪み８が形成されている。窪み８は、金属細線４が接続された接続部と電極端子５が樹脂封止体７の外周側面から露出する端部との間及び、接続部と半導体素子２に面する側の端部との間の２ヶ所に配置されている。円形の窪み８は、リードフレーム（図示せず）から個々の半導体装置を分割する際に発生する応力や、基板実装時や実装後に発生する応力による電極端子５と封止樹脂体７との剥離を、窪み８で止めて、金属細線４の断線を抑止するように機能する。
従来例の溝に代えて、剥離止めを円形の窪み８とすることで、窪み８自体の平面形状のサイズをリードフレーム厚の半分程度まで小さくすることができる。何故ならば、エッチングによるリードフレーム形成に際して、窪み８にエッチング液が滞留するためエッチング速度が低いので、窪みの平面形状が広がらないからである。これにより、電極端子５と封止樹脂体７との剥離を抑止して金属細線４の断線を抑止する構造を有するとともに、電極端子５を短くすることができ、半導体装置の更なる小型化が容易になる。
図１（ｃ）に示すように、半導体装置の薄型化や高放熱化を目的として、ダイパッド１の半導体素子２搭載面の裏面が封止樹脂７から露出する構造としても良い。また、ダイパッド１を支えるサポートリード９を屈曲させて、樹脂封止体７の底面からダイパッド１が露出しないように埋没させても良い（図示せず）。
半導体素子２と電極端子５との電気的接続は、図１（ａ）、（ｂ）に示した金属細線４に代えて、図２（ａ）、（ｂ）に示すように、Ａｕや半田等を用いた金属バンプ４ａにより行うこともできる。また図２（ｂ）に示すように、電極端子５を、断面形状における端面が傾斜面５ｂまたは段差（図示せず）を有する形状にしてもよい。それにより、封止樹脂体７の底面から露出する面積よりも電気的に接続される面の面積の方が広くなり、電極端子５と封止樹脂体７との密着性を更に向上させることが出来る。
図３に、図１（ａ）〜（ｃ）に示した半導体装置の製造に用いられるリードフレーム１０の平面図を示す。１１は外枠、１２は内枠である。
（第２の実施形態）
図４（ａ）〜（ｃ）を参照して、第２の実施形態における半導体装置について説明する。図４（ａ）は概略的な構成を示す平面図、図４（ｂ）はその断面図、図４（ｃ）は背面図である。この半導体装置は、第１の実施形態の装置と同様の基本構成を有するので、主に第１の実施形態との相違点について説明する。第１の実施形態の装置では、電極端子５の平面形状が長方形であるのに対して、本実施形態の場合は異なる平面形状を有する。図４（ａ）あるいは図４（ｃ）に示すように、半導体素子２に面する側の電極端子５の端部では、平面形状が円弧に形成されている。これにより、電極端子５の半導体素子２に面する側に発生する応力集中を防ぐことができる。また、電極端子５の平面形状での面積が小さくなるので、第１の実施形態の場合よりも、電極端子５と樹脂封止体７との密着性を向上させることができ、より品質の高い半導体装置を提供することができる。
電極端子５が樹脂封止体７の底面から露出する形状は、図４（ｃ）に示したような長円形に限らず、半導体素子２に面する側の端部のみが円弧で形成されていても良い。
（第３の実施形態）
図５（ａ）〜（ｃ）を参照して、第３の実施形態における半導体装置について説明する。図５（ａ）は概略的な構成を示す平面図、図５（ｂ）はその断面図、図５（ｃ）は背面図である。この半導体装置は、第２の実施形態の装置と同様の基本構成を有するので、主に第２の実施形態との相違点について説明する。本実施形態では、円形の窪み８の個数が第２の実施形態とは異なる。
第２の実施形態では、金属細線４が接続された接続部と電極端子５が樹脂封止体７の外周側面から露出する端部との間及び、接続部と半導体素子２に面する側の端部との間の２ヶ所に、それぞれ１個づつ窪み８が配置されている。これに対して本実施形態では、前述の２ヶ所に各々２個の円形の窪み８が配置されている。各々２個の窪み８は、その横の部分で互いに繋がるように形成される。つまり、円形の一部が互いに重なっている。窪み８の繋がり部の幅は、窪み８の直径より小さい。これにより、第２の実施形態と比較して、電極端子５の幅が広い場合（０．３ｍｍ以上）でも、電極端子５と封止樹脂体７との剥離を抑止する効果を損なうことなく、半導体装置の小型化を容易にすることができる。
（第４の実施形態）
図６（ａ）〜（ｃ）を参照して、第４の実施形態における半導体装置について説明する。図６（ａ）は概略的な構成を示す平面図、図６（ｂ）はその断面図、図６（ｃ）は背面図である。この半導体装置は、第１の実施形態の装置と同様の基本構成を有するので、主に第１の実施形態との相違点について説明する。本実施形態では、円形の窪み８が配置された位置が第１の実施形態とは異なる。
第１の実施形態では、金属細線４が接続された接続部と電極端子５が樹脂封止体７の外周側面から露出する端部との間及び、接続部と半導体素子２に面する側の端部との間の２ヶ所に、それぞれ窪み８が配置されている。これに対して本実施形態では、窪み８が配置される位置は、金属細線４が接続された接続部と電極端子５が樹脂封止体７の外周側面から露出する端部との間の１ヶ所のみである。
第１の実施形態において電極端子５上の接続部と半導体素子２に面する側の端部との間に形成された窪み８は、主に基板実装時や基板実装後に発生する応力を緩和するために機能する。この機能は、半導体素子２の周縁と電極端子５の半導体素子２に面する側の端部とが近接した配置の場合に、剛性の高い半導体素子２の周縁で熱応力による発生する応力集中を緩和するために効果的である。本実施形態の構成は、比較的小さな半導体素子２が搭載され、半導体素子２の周縁と電極端子５の半導体素子２に面する側の端部とが近接して配置されず、例えば２００μｍ以上の間隔が設けられる場合に好適である。そのような場合、電極端子５上の接続部と半導体素子２に面する側の端部との間には、円形の窪み８を配置する必要がないからである。その結果、本実施形態の場合、第１の実施形態の場合より更に電極端子５を短くでき、その分半導体装置の小型化が容易である。
（第５の実施形態）
図７（ａ）〜（ｃ）を参照して、第５の実施形態における半導体装置について説明する。図７（ａ）は概略的な構成を示す平面図、図７（ｂ）はその断面図、図７（ｃ）は背面図である。この半導体装置の電極端子５は、その形状が上述の実施形態の場合と比べて幅広であり、樹脂封止体７の外周側面に位置する端部が、２箇所に分離して露出している。円形の窪み８が配置された位置は、第４の実施形態の装置と同様、金属細線４が接続された接続部と電極端子５が樹脂封止体７の外周側面から露出する端部との間のみである。ただし、電極端子５の端部の２箇所の露出部分に対応して、各々１個の窪み８が配置されている。なおダイパッド１、半導体素子２、およびサポートリード９の形状も上述の実施形態の場合と相違するが、理解し易いように、同一の参照番号を付した。
この構造は、電極端子５の幅が広く（例えば０．４ｍｍ以上）、リードフレームにおいて電極端子５をその端部の一ヶ所で支持することが困難な場合、あるいはリードフレーム厚が薄く１ヶ所の支持では強度的に不足の場合に有利である。電極端子５を端部で確実に支持可能であるとともに、端部の露出面が２箇所に分断されることにより、連続している場合に比べて露出面積を減らし、外力の影響を軽減することができる。この効果は、円形の窪み８を設けることとは独立しているが、両者の効果を併せて得るためには上記の構造が適しており、電極端子５と封止樹脂体７との剥離を止める効果を十分に確保しながら、半導体装置の小型化を図ることができる。
電極端子５の端部が封止樹脂体７の外周側面から露出する箇所は、２箇所に限らず、電極端子５の形状に応じて複数箇所とすればよい。
（第６の実施形態）
図８（ａ）〜（ｃ）を参照して、第６の実施形態における半導体装置について説明する。図８（ａ）は概略的な構成を示す平面図、図８（ｂ）はその断面図、図８（ｃ）は背面図である。この半導体装置は、第５の実施形態の装置と同様の基本構成を有するが、円形の窪み８の配置状態が第５の実施形態とは異なる。
第５の実施形態では、電極端子５の端部が封止樹脂体７の外周側面から２箇所で露出し、その２箇所の露出端部に対応して各々１個の窪み８が配置されている。これに対して、本実施形態では、円形の窪み８が配置される位置は同様であるが、電極端子５が封止樹脂体７から露出する箇所の数に関係無く、電極端子５の横方向に複数個の窪み８が配置されている。複数個の円形の窪み８は、隣接した部分で互いに一部が重なるように配置されて繋がっている。図では直線状の輪郭を持った溝のように示されているが、実際には、複数個の円形の一部重なり合いにより形成されて波状の輪郭を有する溝である。
この構造によれば、電極端子５の上面は、窪み１８が複数個繋がった溝によって完全に２部分に分離されるので、第５の実施形態の場合に比べて、電極端子５と封止樹脂体７との剥離を止める効果が向上する。
図８（ａ）に示すように、角に配置された電極端子５における複数の端部部分が封止樹脂体７の異なる辺から露出する場合は、円形の窪み８が複数個繋がった溝を、Ｌ字型に形成してもよい。
次に、第５及び第６の実施形態における半導体装置の製造に用いられるリードフレームをエッチングにより形成する際の、電極端子部分の形成方法について、図９〜図１１を参照して説明する。図９は従来例の半導体装置の場合、図１０、図１１は各々、第５及び第６の実施形態の半導体装置の場合を示す。
図９（ａ）は、従来例における電極端子の部分の表面側レジストパターン１３を示す平面図である。図９（ｂ）は、電極端子５の概略的な構成を示す平面図である。図９（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。図９における従来例については、本発明との比較をしやすいように、図１６に示した電極端子５の形状ではなく、第５、６の実施形態の電極端子５と同様の形状の場合を図示した。
図１０（ａ）は、第５の実施形態の場合の電極端子部分の表面側レジストパターン１３を示す平面図である。図１０（ｂ）は、電極端子５の概略的な構成を示す平面図である。図１０（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。
図１１（ａ）は、第５の実施形態の場合の電極端子部分の表面側レジストパターン１３を示す平面図である。図１１（ｂ）は、電極端子５の概略的な構成を示す平面図である。図１１（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図である。
従来の半導体装置の電極端子５をエッチングにより形成するには、図９（ａ）に示すように横方向の溝を有する表面側レジストパターン１３および、裏面側のレジストパターン１４（平面図は図示せず）を、図９（ｃ）に示すように、リードフレームの電極端子５部の上下に配置する。次に図９（ｄ）に示すように、表裏側からエッチングを開始する。表面側レジストパターン１３の溝６を形成する部分は、一定の幅で形成されており、かつ電極端子５の幅方向に貫通しているので、この部分のエッチング液の流れは良好である。そのため、図９（ｅ）に示すように、溝６の幅は、表面側レジストパターン１３の溝部幅より拡大されて形成される。その結果、図９（ｂ）に示すように、溝６の幅はリードフレームの厚みに相当する程度の幅になる。
第５の実施形態の場合は、図１０（ａ）に示す表面側レジストパターン１３に、電極端子５の露出端部を形成する部分１３ａ、１３ｂに対応させた、各々円形の窪み８を形成するための円形パターンを設ける。図１０（ｄ）に示すようにエッチングを行うと、円形パターンによるエッチング加工部が電極端子５の幅方向に対して非貫通であることにより、エッチング液が個々の円形内で滞留する。そのためエッチング速度が低く、図１０（ｅ）に示すように、円形の外周方向及び深さ方向へのエッチング量は、図９（ｅ）の従来例と比べると少ない。その結果、図１０（ｂ）に示すように、窪み８のサイズは小さく抑制される。
第６の実施形態の場合は、図１１（ａ）に示す表面側レジストパターン１３に、円形の窪み８が横方向に繋がった形状に対応させて円形パターンを設ける。円形パターンは、各円の外周が互いに接する程度に近接させて配置する。この場合も、エッチング液は各円形パターン内で滞留するので、図１１（ｅ）に示すように、円形の外周方向及び深さ方向へのエッチング量は少ない。その結果、図１１（ｂ）に示すように、窪み８が繋がった溝の幅は小さく抑制される。
なお、この第６の実施形態と比較して、上述の第５の実施形態の場合の方が、エッチング液が各円形パターン内に滞留し易いので、エッチング量がより少ない。
次に図１２（ａ）〜（ｃ）を参照して、本発明の半導体装置に用いるリードフレームを製造する工程を説明する。まず図１２（ａ）に示すように、リードフレーム１０の素材を容易する。リードフレーム素材としては、０．１〜０．２ｍｍ程度の厚みで、比較的熱伝導が良好で強度の高いＣｕ合金を使用する。熱伝導の良好な素材を使用することによって、ダイシング加工で発熱した熱を逃がし易く、また、強度の高い素材を用いることで、ダイシング加工時のブレードへの目詰まりを防止することができる。
次に図１２（ｂ）に示すように、リードフレーム素材に対して、エッチング加工によりダイパッド１、電極端子５などを形成した後、リードフレーム１０全体にＰｄめっき（図示せず）を施す。ＰｄめっきはＮｉ、Ｐｄ、Ａｕの３層で構成し、最外層にＡｕフラッシュを施すことで、樹脂封止体との良好な密着性を得ることができる。エッチング加工の際に、電極端子５の表面に円形の窪み（図示せず）を形成する。
次に、図１２（ｃ）に示すように、リードフレーム１０の裏面に熱可塑性などの接着剤と２層構造のポリイミドテープ１５を貼り付ける。このテープ１５は、樹脂封止する際に、電極端子５の裏面へ封止樹脂が洩れないようにするためのものである。以上のようにして、本発明の半導体装置に用いるリードフレームを完成することができる。
図１２（ｂ）に示す工程で形成する円形の窪みの外形等の寸法について、図１３を参照して説明する。図１３は、電極端子５の一部を拡大して示した平面図である。窪み８の外形の直径ｄは、リードフレームの素材厚みが０．２ｍｍの場合、０．１ｍｍ程度に小さく成形することができる。したがって、それだけ電極端子５を短くすることが可能である。外側の窪み８の位置については、個々の半導体装置に分割する際のダイシング加工の位置ずれ等を考慮して、半導体装置の外縁からの距離Ｓ１を０．０５〜０．１ｍｍ程度とする。金属細線４を接続するための長さとしては、０．１〜０．２ｍｍ程度を確保する。その結果、窪み８を１箇所に配置する構造では、リードフレームの素材厚みが０．２ｍｍの場合、電極端子５の長さを０．２５〜０．４ｍｍにすることができる。
図１３のように、外側の窪み８に加えて半導体素子２に面した側にも設ける場合は、２箇所の窪み８の間隔Ｓ２は、金属細線４を接続することを考慮して、０．１〜０．２ｍｍとする。窪み８から電極端子５の半導体素子２に面した側の端部までの距離Ｓ３は、０．０５〜０．１ｍｍ程度とする。その結果、リードフレームの素材厚みが０．２ｍｍの場合、電極端子５の長さを０．３〜０．５ｍｍにすることができる。
次に図１４（ａ）〜（ｆ）を参照して、上述のリードフレーム１０を用いて本発明の半導体装置を製造する工程を説明する。図１４（ａ）は接着剤を塗布する工程、図１４（ｂ）は半導体素子を搭載する工程、図１４（ｃ）は金属細線を接続する工程、図１４（ｄ）は樹脂封止する工程、図１４（ｅ）はリードフレーム裏面のテープを剥離する工程、図１４（ｆ）は半導体装置を個別に分割する工程を各々示す。
まず、図１４（ａ）に示すように、ダイパッド１の上にディスペンサ（図示せず）などを用いて接着剤３を塗布する。接着剤３は、一例として熱硬化性のエポキシ樹脂にＡｇ粉を混合させた銀ペーストからなる。次に、図１４（ｂ）に示すように、接着剤３を塗布したダイパッド１上にコレット（図示せず）などを用いて半導体素子２を搭載した後、ヒートステージ（図示せず）上で加熱し、接着剤３を硬化させる。一例として、半導体素子２は０．１〜０．２ｍｍ程度の厚のシリコン単結晶である。また、加熱条件は２００〜２５０℃、３０〜６０秒程度である。
次に、図１４（ｃ）に示すように、ダイパッド１上に固着された半導体素子２のボンディングパッド（図示せず）と電極端子５とを金属細線４を用いて電気的に接続する。ワイヤーボンド装置のヒートステージ（図示せず）には、真空孔が開いており、リードフレーム裏面のテープ１５を吸引固定する。また、リードフレームのボンディングエリア外周部を押さえ治具（図示せず）により固定した状態で、ワイヤーボンディングを実施する。一例として、金属細線としては、直径２０〜２５μｍのＡｕワイヤーを用いる。
次に、図１４（ｄ）に示すように、シリンダにより型締めされる１８０℃程度に加熱した封止金型（図示せず）を搭載したトランスファー装置により、複数の半導体装置を一括して樹脂封止する。リードフレーム１０の裏面にはテープ１５が貼り付けられているので、樹脂封止の際、電極端子５の裏面に封止樹脂が洩れることはない。封止樹脂が硬化して樹脂封止体７が形成された後、型開きされると共にトランスファー装置より脱装される。そして、オモリなどで加圧しながら硬化炉などで樹脂封止体７の本硬化を実施する。一例として、加圧力は１ｇ／ｍｍ2程度である。
次に、図１４（ｅ）に示すように、封止成型体に２００℃程度の熱を加えながらテープ１５を剥離する。テープ１５を剥離する場合、樹脂封止体７に対してできるだけ小さな角度で剥離を行うことで、剥離時の応力を抑制することができる。
次に、図１４（ｆ）に示すように、ダイシング装置（図示せず）により個々の半導体装置に分割する。封止成型体を、リングに貼り付けたＵＶシート（図示せず）上に貼り付け固定し、ブレードにより切断する。ブレードとしては、例えば電鋳製で０．２５〜０．３ｍｍ程度の厚みのものを用いる。
本発明の半導体装置によれば、電極端子の電気的接続面に円形の窪みを形成することで、電極端子と封止樹脂体の剥離止め構造のサイズを縮小することができる。それにより、高い信頼性を確保したまま、従来より更に小型化した薄型の半導体装置を提供することができる。
第１の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 図１の半導体装置の変形例を示し、（ａ）は平面図、（ｂ）は断面図 図１の半導体装置の製造に用いられるリードフレームの平面図 第２の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 第３の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 第４の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 第５の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 第６の実施形態における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 従来例における半導体装置の製造に用いるリードフレームの製造方法を示し、（ａ）はエッチングのための表面側レジストパターンを示す平面図、（ｂ）は電極端子の概略的な構成を示す平面図、（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図 第５の実施形態における半導体装置の製造に用いるリードフレームの製造方法を示し、（ａ）はエッチングのための表面側レジストパターンを示す平面図、（ｂ）は電極端子の概略的な構成を示す平面図、（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図 第６の実施形態における半導体装置の製造に用いるリードフレームの製造方法を示し、（ａ）はエッチングのための表面側レジストパターンを示す平面図、（ｂ）は電極端子の概略的な構成を示す平面図、（ｃ）〜（ｅ）は各々、エッチング前、エッチング中、エッチング後の状態を示す断面図 本発明の半導体装置の製造に用いるリードフレームを製造する工程を説明する工程断面図 本発明の半導体装置における電極端子の一部を拡大して示した平面図 本発明の半導体装置を製造する工程を説明する工程断面図 従来例の半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 他の従来例の半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図
符号の説明
１ ダイパッド
２ 半導体素子
３ 接着剤
４ 金属細線
５ 電極端子
６ 溝
７ 樹脂封止体
８ 窪み
９、１６ サポートリード
１０ リードフレーム
１１ 外枠
１２ 内枠
１３ 電極端子部の表面側レジストパターン
１３ａ、１３ｂ 露出端部を形成する部分
１４ 電極端子部の裏面側レジストパターン
１５ テープ

Claims (7)

  1. 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
    前記半導体装置の角に配置された前記電極端子の端部が、複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、前記電極端子の前記露出した各端部に隣接して、平面形状が円形の複数の窪みが前記電極端子の上面に配置されていることを特徴とする半導体装置。
  2. 前記半導体装置の角に配置された前記電極端子の端部が２つに分離し、分離されたそれぞれの前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、２つの前記窪みが前記電極端子の上面に配置されている請求項１に記載の半導体装置。
  3. 前記各窪みは、前記電極端子が前記樹脂封止体の外周側面から露出する各端部と前記接続部との間に配置された請求項１に記載の半導体装置。
  4. 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
    前記半導体装置の角に配置された前記電極端子の端部が、複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出し、前記端部と前記接続部との間に、平面形状が円形で、隣接した部分で互いに一部が重なるように配置されて繋がった窪みを配置したことを特徴とする半導体装置。
  5. 繋がった複数個の窪みの形状がＬ字型である請求項４に記載の半導体装置。
  6. 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備え、前記半導体装置の角に配置された前記電極端子の端部が複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出した半導体装置の製造方法であって、
    前記電極端子を形成する工程が、
    前記角に配置された電極端子の上面の前記露出した各端部に隣接した位置に各々円形の開口パターンを有するレジストパターンを形成する工程と、
    前記開口パターンにエッチング液を滞留させ、前記電極端子表面をエッチングし、前記電極端子表面に平面形状が円形の窪みを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  7. 半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有し、前記ダイパッドと独立して配置された複数の電極端子と、前記電極端子の前記接続部を有する面の裏面が外部端子面として露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備え、前記半導体装置の角に配置された前記電極端子の端部が複数箇所に分離し、分離された前記端部が前記樹脂封止体の外周側面の異なる２辺から露出した半導体装置の製造方法であって、
    前記電極端子を形成する工程が、
    前記角に配置された電極端子の上面の前記各端部と前記接続部の間の位置に、複数の円形の開口を各円形の外周が互いに接する程度に近接させて配置した開口パターンを有するレジストパターンを形成する工程と、
    前記開口パターンにエッチング液を滞留させ、前記電極端子表面をエッチングし、前記電極端子表面に複数の円形が、隣接した部分で互いに一部が重なるように配置されて繋がった窪みを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2005125254A 2002-04-01 2005-04-22 半導体装置およびその製造方法 Expired - Fee Related JP4303699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005125254A JP4303699B2 (ja) 2002-04-01 2005-04-22 半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002098420 2002-04-01
JP2005125254A JP4303699B2 (ja) 2002-04-01 2005-04-22 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003084994A Division JP3940091B2 (ja) 2002-04-01 2003-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2005217452A JP2005217452A (ja) 2005-08-11
JP4303699B2 true JP4303699B2 (ja) 2009-07-29

Family

ID=34913836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005125254A Expired - Fee Related JP4303699B2 (ja) 2002-04-01 2005-04-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4303699B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268793B2 (ja) * 2013-08-02 2018-01-31 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置
JP6630390B2 (ja) * 2018-03-29 2020-01-15 アオイ電子株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178149A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体装置
JPH0795580B2 (ja) * 1984-11-27 1995-10-11 松下電子工業株式会社 半導体装置
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
JP2000299423A (ja) * 1999-04-16 2000-10-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Also Published As

Publication number Publication date
JP2005217452A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
US7589404B2 (en) Semiconductor device
JP4091050B2 (ja) 半導体装置の製造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
JP4303699B2 (ja) 半導体装置およびその製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JP3940091B2 (ja) 半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3007632B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JP2006216993A (ja) 樹脂封止型半導体装置
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2002110884A (ja) リードフレーム積層物
JP4308698B2 (ja) 半導体装置
JP3795047B2 (ja) 樹脂封止型半導体装置
JP2005327946A (ja) 半導体装置
JP2005158771A (ja) 半導体装置およびその製造方法
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH09139457A (ja) 半導体装置およびその製造に用いるリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090402

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees