JP2005158771A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005158771A
JP2005158771A JP2003390559A JP2003390559A JP2005158771A JP 2005158771 A JP2005158771 A JP 2005158771A JP 2003390559 A JP2003390559 A JP 2003390559A JP 2003390559 A JP2003390559 A JP 2003390559A JP 2005158771 A JP2005158771 A JP 2005158771A
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor device
die pad
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003390559A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊東
Hiroharu Omori
弘治 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003390559A priority Critical patent/JP2005158771A/ja
Publication of JP2005158771A publication Critical patent/JP2005158771A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】電極端子と半田からなる外部端子との接合強度を向上させることによって信頼性に優れ、かつ放熱性に優れた半導体装置を提供する。
【解決手段】半導体素子２と、該半導体素子２が搭載されるダイパッド１と、前記半導体素子２に電気的に接続される接続部を有する複数のＣｕ合金からなる電極端子５と、該電極端子５の接続部を有する面の裏面が露出するように、前記半導体素子２とダイパッド１と電極端子５とを封止する樹脂封止体７と露出した電極端子５部分に形成された半田からなる外部端子８とを備える。樹脂封止体７から露出する電極端子５にはパラジウムメッキ６を施し、パラジウムメッキ６を介して半田からなる外部端子８を形成する。
【選択図】図１

Description

本発明は、面実装用の樹脂封止型の半導体装置、およびその半導体装置の製造方法に関するものである。
近年、電子機器の小型化，高密度化に対応するために、半導体装置の小型化が進んでいる。小型の樹脂封止型半導体装置として、実質的に片面封止されたＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outline Non-leaded Package）と称される半導体装置が開発されている。また、これら小型の樹脂封止型半導体装置において基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させるために、電極端子上に半田からなる外部電極を形成した半導体装置が提案されている。
以下、そのような従来例として、特許文献１に開示されている半導体装置について、図７を参照して説明する。図７は、従来のＱＦＮ型（ＳＯＮ型）の樹脂封止型半導体装置の電極端子に半田からなる外部端子を形成したものであり、概略的な構成を示す断面図である。
図７において、半導体装置は、ダイパッド１に接着剤３が塗布され、その上に半導体素子２が固着されている。ダイパッド１の周辺には複数の電極端子５が配置され電極端子５の上面と半導体素子２とは金属細線４により、それぞれ電気的に接続されている。ダイパッド１，半導体素子２，接着剤３，金属細線４および電極端子５は、樹脂封止体７で封止されている。
前記ダイパッド１は、その裏面がエッチング加工により半分の肉厚となって樹脂封止体７に埋没している。電極端子５の裏面は樹脂封止体７の底面より露出している。電極端子５の接続部分にはＡｇメッキ１５が施されており、裏面には半田からなる外部端子８が形成されている。
このようにＱＦＮ型（ＳＯＮ型）の半導体装置に半田からなる外部電極を形成することにより、基板実装後の線膨張差によるストレスに対して信頼性を向上し、耐用年数を向上させた小型半導体装置の提供を可能としている。
特開平１０−３３５５６６号公報
しかしながら、従来の半導体装置の構造では、電極端子の材料にＣｕ合金を用いた場合、半導体装置の製造工程で加わる熱により電極端子表面に脆い酸化膜が形成され、半田との接合強度を低下させる。よって、高い放熱性を備えつつ、基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させることは困難である。
本発明は、従来の前記問題点を解決するものであり、Ｃｕ合金からなる電極端子と半田からなる外部端子との接合強度を向上することにより、高い放熱性を備えつつ、基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させる小型の半導体装置、およびその製造方法を提供することを目的とする。
前記目的を達成するため、本発明は、半導体素子と、前記半導体素子が搭載されたダイパッドと、前記半導体素子と電気的に接続された接続部を有する複数のＣｕ合金からなる電極端子と、前記電極端子の前記接続部を有する面の裏面が露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、前記電極端子の露出部にパラジウム（Ｐｄ）メッキを施し、これを介して半田からなる外部端子を形成するようにしたものである。
本発明によれば、Ｃｕ合金からなる電極端子の露出部にはＰｄメッキが施されているため、半導体装置の製造工程で加わる熱による電極端子表面の脆い酸化膜の形成を防止でき、半田からなる外部端子との接合強度を向上させることができるので、高い放熱性を備えつつ、基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させた小型の半導体装置を提供することができる。
以下、本発明の半導体装置およびその製造方法の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｃ）を参照して本発明の実施形態１における半導体装置について説明する。図１（ａ）は半導体装置の概略的な構成を示す平面図、図１（ｂ）は半導体装置の断面図、図１（ｃ）は半導体装置の背面図である。
実施形態１の半導体装置では、サポートリード９によって支持されたダイパッド１に接着剤３が塗布され、その上に半導体素子２が固着されている。ダイパッド１の周辺には複数のＣｕ合金からなる電極端子５が配置されている。電極端子５は、その上面に半導体素子２と金属細線４により電気的に接続された接続部を有する。
ダイパッド１，半導体素子２，接着剤３，金属細線４および電極端子５は、樹脂封止体７で封止されている。樹脂封止体７は４辺形状の平板状に形成され、電極端子５の半導体素子２と接続された面の裏面のハーフエッチング加工が施されていない部分が、樹脂封止体７の底面より露出している。また、サポートリード９は、図１（ｃ）から判るように、裏面にハーフエッチング加工が施されることにより、樹脂封止体７に埋没している。
電極端子５の表面にはＰｄメッキ６が施され、これを介して半田からなる外部端子８が形成されている。Ｐｄメッキ６は、半導体装置の製造工程で加わる熱による脆い酸化膜の形成を防止するので、放熱性の高いＣｕ合金を電極端子５として用いることができ、かつ半田からなる外部端子８との接合強度を向上させることができる。これにより、高い放熱性を備えつつ、基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させることができる。
また、Ｐｄメッキ６の下地にＮｉメッキを施すことで、リードフレーム素材主成分であるＣｕが半田中へ拡散するのを防止するため、より強固なＳｎ（半田の成分）とＮｉとの合金を形成することができ、電極端子５と半田からなる外部端子８との接合強度を更に向上させることができる。また、最外層に薄いＡｕメッキを施すことにより、Ｐｄの酸化を防止し、外部端子８となる半田との濡れ性が向上し、電極端子５と半田からなる外部端子との接合面積が安定するため、接合強度を安定させることができる。
樹脂封止体７から露出する電極端子５の形状を円形状とすることにより、さらに半田濡れ性を向上させることができ、かつ基板実装後の線膨張差によるストレスの集中を防止することができる。
図１（ｃ）に示すように、更なる高放熱化を目的として、ダイパッド１の半導体素子２搭載面の裏面が樹脂封止体７から露出する構造としてもよい。また、図示しないが、ダイパッド１を支えるサポートリード９を屈曲させて、樹脂封止体７の底面からダイパッド１が露出しないように埋没させてもよい。
図２（ａ）〜（ｃ）を参照して本発明の実施形態２における半導体装置について説明する。図２（ａ）は半導体装置の概略的な構成を示す平面図、図２（ｂ）は半導体装置の断面図、図２（ｃ）は半導体装置の背面図である。実施形態２の半導体装置は、実施形態１の装置と同様の基本構成を有するので、主に実施形態１との相違点について説明する。
実施形態１では、半導体素子２の裏面と電極端子５の表面の高さはほぼ同一である。これに対して本実施形態は、ダイパッド１の下面に凹部１ａを形成すると共に、ダイパッド１の上面において前記凹部１ａと中心が一致するように凸部１ｂが形成され、前記凸部１ｂに半導体素子２を搭載している。これにより、半導体素子２の裏面の高さは電極端子５の表面の高さより高くなり、基板実装後の線膨張差のストレスが大きくなる係る半導体素子２の外周部において、電極端子５との間の樹脂封止体７の体積を増加させることができるため、この部分での曲げ応力が緩和される。これにより、高い放熱性を備えつつ、実施形態１よりさらに基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させることができる。
図３を参照して本発明の実施形態３における半導体装置について説明する。図３は概略的な構成を示す断面図である。この半導体装置は、実施形態１の装置と同様の基本構成を有するので、主に実施形態１との相違点について説明する。
実施形態１では、ダイパッド１に接着剤３が塗布され、その上に半導体素子２が固着されている。ダイパッド１の周辺には複数の電極端子５が配置されている。これに対して本実施形態は、半導体素子２の裏面に絶縁接着剤１６が形成されており、絶縁接着剤１６を介して半導体素子２がダイパッド１および電極端子５に固着されている。これにより、基板実装後の線膨張差のストレスが大きくなる係る半導体素子２の外周部において、剛性の低い絶縁接着剤１６が基板実装後の線膨張差によるストレスに対して変形し、応力を緩和し、高い放熱性を備えつつ、実施形態１よりさらに基板実装後の線膨張差によるストレスに対して信頼性を向上させ、耐用年数を向上させることができる。
次に、図４を参照して本発明の半導体装置に用いるリードフレームを説明する。図４は概略的な構成を示す平面図である。
リードフレーム１０は、サポートリード９によって支持されたダイパッド１と、その周辺に配置された電極端子５と、電極端子５およびサポートリード９を支持する内枠１２と、内枠１２と繋がってリードフレーム１０の外形を成す外枠１１と、外枠１１に設けられた孔１３とによって構成される。
図５（ａ）〜（ｃ）を参照して本実施形態の半導体装置に用いるリードフレームを製造する工程を説明する。
図５（ａ）に示すように、リードフレーム１０の素材を用意する。リードフレーム素材としては、０．１ｍｍ〜０．２ｍｍ程度の厚みで、比較的熱伝導が良好で強度の高いＣｕ合金を使用する。熱伝導の良好な素材を使用することによって、ダイシング加工で発熱した熱を逃がし易く、また、強度の高い素材を用いることにより、ダイシング加工時のブレードへの目詰まりを防止することができる。
その後、図５（ｂ）に示すように、リードフレーム素材に対して、エッチング加工によりダイパッド１，電極端子５などを形成する。
次に、図５（ｃ）に示すように、ダイパッド１，電極端子５などにＰｄメッキ６を施す。Ｐｄメッキ６は下地にＮｉメッキを施すことで、リードフレーム素材主成分であるＣｕが、後に電極端子５上に形成される半田からなる外部端子の半田中へ拡散するのを防止するため、より強固なＳｎ（半田の成分）とＮｉとの合金を形成することができ、電極端子５と半田からなる外部端子との接合強度をさらに向上させることができる。また、最外層に薄いＡｕメッキを施すことによってＰｄの酸化を防止することにより、外部端子となる半田との濡れ性が向上し、電極端子５と半田からなる外部端子との接合面積が安定するので、接合強度を安定させることができる。この際、Ｎｉメッキ層の厚さは０．５μｍ〜２．０μｍ程度の厚さであれば、バリアメタルとしての効果と強固なＳｎとＮｉを形成させる効果を得ることができる。また、Ｐｄメッキ層の厚さは０．００５μｍ〜０．２μｍ程度の厚さでＡｕメッキ層の厚さが０．００３μｍ〜０．０１μｍ程度の厚さであれば、良好な耐酸化性を得ることができる。
次に、図５（ｄ）に示すように、ダイパッド１の下面に凹部１ａを形成すると共に、ダイパッド１の上面において前記凹部と中心が一致するように凸部１ｂを形成する。これにより、後にダイパッド１に搭載される半導体素子の裏面の高さは電極端子５の表面の高さより高くなり、基板実装後の線膨張差のストレスが大きくなる半導体素子の外周部において、電極端子５との間の樹脂封止体の体積を増加させることができ、この部分での曲げ応力が緩和される。なお、図５（ｄ）の凹凸部を形成する工程は実施形態１，３では不要である。
次に、図５（ｅ）に示すように、リードフレーム全体の裏面に熱可塑性などの接着剤と２層構造のポリイミドテープ（以下、テープと称す）１４を貼り付ける。このテープ１４は、樹脂封止する際に、電極端子５の裏面へ封止樹脂が洩れないようにするためのものである。
以上のようにして、本実施形態の半導体装置に用いるリードフレームを完成することができる。
次に、図６（ａ）〜（ｇ）を参照して前記リードフレームを用いた本実施形態の半導体装置を製造する工程を説明する。図６（ａ）は接着剤を塗布する工程、図６（ｂ）は半導体素子を搭載する工程、図６（ｃ）は金属細線を接続する工程、図６（ｄ）は樹脂封止する工程、図６（ｅ）はリードフレーム裏面のテープを剥離する工程、図６（ｆ）は半田からなる外部端子８を形成する工程、図６（ｇ）は半導体装置を個別に分割する工程を各々示す。
まず、図６（ａ）に示すように、ダイパッド１の上にディスペンサ（図示せず）などを用いて接着剤３を塗布する。接着剤３は、一例として熱硬化性のエポキシ樹脂にＡｇ粉を混合させた銀ペーストからなる。次に、図６（ｂ）に示すように、接着剤３を塗布したダイパッド１上にコレット（図示せず）などを用いて半導体素子２を搭載した後、ヒートステージ（図示せず）上で加熱し、接着剤３を硬化させる。一例として、半導体素子２は０．１〜０．２ｍｍ程度の厚さのシリコン単結晶である。また、加熱条件は２００〜２５０℃、３０〜６０秒程度である。なお、実施形態３の場合では、図６（ａ）の工程に代えて、あらかじめ半導体素子２の裏面に熱可塑性の接着剤（図示せず）が塗布されたものを用いる。熱硬化性の接着剤は、半導体素子２を個別に分離する際に使用するダイシングテープ（図示せず）上に形成されていたものが半導体素子２に転写されたものである。
次に、図６（ｃ）に示すように、ダイパッド１上に固着された半導体素子２のボンディングパッド（図示せず）と電極端子５とを金属細線４を用いて電気的に接続する。ワイヤーボンド装置のヒートステージ（図示せず）には、真空孔が開いており、リードフレーム１０裏面のテープ１４を吸引固定する。また、リードフレーム１０のボンディングエリア外周部を押さえ治具（図示せず）により固定した状態で、ワイヤーボンディングを実施する。一例として、金属細線４としては、直径２０μｍ〜２５μｍのＡｕワイヤーを用いる。
その後、図６（ｄ）に示すように、シリンダにより型締めされる１８０℃程度に加熱した封止金型（図示せず）を搭載したトランスファー装置により、複数の半導体装置を一括して樹脂封止する。リードフレームの裏面にはテープ１４が貼り付けられているので、樹脂封止の際、電極端子５の裏面に封止樹脂が洩れることはない。封止樹脂が硬化して樹脂封止体７が形成された後、型開きされると共にトランスファー装置より脱装される。そして、オモリなどで加圧しながら硬化炉などで樹脂封止体７の本硬化を実施する。一例として、加圧力は１ｇ／ｍｍ２程度である。
次に、図６（ｅ）に示すように、封止成型体に２００℃程度の熱を加えながらテープ１４を剥離する。テープ１４を剥離する場合、樹脂封止体７に対してできるだけ小さな角度で剥離を行うことで、剥離時の応力を抑制することができる。
その後、図６（ｆ）に示すように、表面にパラジウムメッキ６が施された電極端子５上にフラックス（図示せず）を転写ピン（図示せず）などで一括転写し、半田ボールを前記フラックス上に搭載し、リフロー装置（図示せず）により加熱して半田ボールを溶融させてから常温に戻すことで電極端子５に接合され外部端子６を形成する。一例として半田ボール組成は３％〜４％のＡｇと１％未満のＣｕを含み、残りはＳｎで構成される。この他の半田ボールの組成としては、ＳｎとＰｄで構成されたもの、ＳｎとＢｉで構成されたもの、ＳｎとＺｎで構成されたものなどがあり、いずれを用いてもよい。また、組成がＳｎ−Ａｇ−Ｃｕの半田ボールを用いる場合、２４０℃程度の温度で１０秒〜２０秒程加熱すれば良好な接合を得ることができる。また、水溶性のフラックスを用いれば、７０℃程度の温水でフラックスを除去することができる。
次に、図６（ｇ）に示すように、ダイシング装置（図示せず）により個々の半導体装置に分割する。封止成型体を、リングに貼り付けたＵＶシート（図示せず）上に貼り付け固定し、ブレードにより切断する。ブレードとしては、例えば電鋳製で０．２５ｍｍ〜０．３ｍｍ程度の厚みのものを用いる。
本発明は、小型でありながら電極端子と半田からなる外部端子との接合強度を向上させることで信頼性に優れており、かつ放熱性においても優れているため、情報通信機器あるいは家電機器などに用いられる半導体装置に用いて有用である。
本発明の実施形態１における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 本発明の実施形態２における半導体装置の概略的な構成を示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は背面図 実施形態３における半導体装置の概略的な構成を示す断面図 本実施形態の半導体装置の製造に用いられるリードフレームの平面図 本実施形態の半導体装置の製造に用いるリードフレームを製造する工程を説明する工程断面図 本実施形態の半導体装置を製造する工程を説明する工程断面図 従来例の半導体装置の概略的な構成を示す断面図
符号の説明
１ ダイパッド
２ 半導体素子
３ 接着剤
４ 金属細線
５ 電極端子
６ パラジウムメッキ
７ 樹脂封止体
８ 外部端子
９ サポートリード
１０ リードフレーム
１１ 外枠
１２ 内枠
１３ 孔
１４ テープ
１５ Ａｇメッキ
１６ 絶縁接着剤

Claims (7)

  1. 半導体素子と、前記半導体素子が搭載されるダイパッドと、前記半導体素子と電気的に接続される接続部を有する複数の銅合金からなる電極端子と、前記電極端子の前記接続部を有する面の裏面が露出するように、前記半導体素子と前記ダイパッドと前記電極端子とを封止する樹脂封止体とを備えた半導体装置であって、
    前記電極端子の露出部にパラジウムメッキ部を設け、前記パラジウムメッキ部を介して半田からなる外部端子を形成したことを特徴とする半導体装置。
  2. 前記パラジウムメッキを中間層として、ニッケル層と金層とを設けたことを特徴とする請求項１記載の半導体装置。
  3. 前記電極端子の露出部を円形状にしたことを特徴とする請求項１記載の半導体装置。
  4. 前記半導体素子と前記電極端子とを金属細線によって電気的に接続したことを特徴とする請求項１または３記載の半導体装置。
  5. 前記ダイパッドを前記樹脂封止体より露出させたことを特徴とする請求項１記載の半導体装置。
  6. 前記ダイパッド下面に凹部を形成すると共に前記ダイパッドの上面において前記凹部と中心が一致するように凸部を形成し、前記凸部に半導体素子を搭載したことを特徴とする請求項１，３，４または５記載の半導体装置。
  7. ダイパッドと前記ダイパッドの周囲に配置された電極端子とを有するリードフレームを作製する工程と、前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記電極端子とを電気的に接続する工程と、前記半導体素子と前記ダイパッドと前記電極端子とを樹脂封止する工程と、前記電極端子に半田からなる外部端子を形成する工程と、前記樹脂封止された前記半導体装置を前記リードフレームから分離する工程とを有する半導体装置の製造方法であって、
    前記電極端子の少なくとも前記外部端子を形成する面にパラジウムメッキを施す工程を有することを特徴とする半導体装置の製造方法。
JP2003390559A 2003-11-20 2003-11-20 半導体装置およびその製造方法 Pending JP2005158771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390559A JP2005158771A (ja) 2003-11-20 2003-11-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390559A JP2005158771A (ja) 2003-11-20 2003-11-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005158771A true JP2005158771A (ja) 2005-06-16

Family

ID=34717895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390559A Pending JP2005158771A (ja) 2003-11-20 2003-11-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005158771A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063042A (ja) * 2005-08-30 2007-03-15 Hitachi Metals Ltd セラミクス基板およびセラミクス基板を用いた電子部品
WO2013078753A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co.Ltd Barrel-plating quad flat no-lead(qfn) package structure and method for manufacturing the same
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063042A (ja) * 2005-08-30 2007-03-15 Hitachi Metals Ltd セラミクス基板およびセラミクス基板を用いた電子部品
WO2013078753A1 (en) * 2011-11-30 2013-06-06 Jiangsu Changjiang Electronics Technology Co.Ltd Barrel-plating quad flat no-lead(qfn) package structure and method for manufacturing the same
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6455348B1 (en) Lead frame, resin-molded semiconductor device, and method for manufacturing the same
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7132733B2 (en) Semiconductor device
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3567219B2 (ja) チップスケールパッケージ
US7788800B2 (en) Method for fabricating a leadframe
JP2004253674A (ja) 半導体装置及びその製造方法
TW200416969A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2006222406A (ja) 半導体装置
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
EP1500130A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2006105733A1 (en) Package structure with flat bumps for electronic device and method of manufacture the same
JP2005317998A (ja) 半導体装置
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
JP3535760B2 (ja) 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP2007048978A (ja) 半導体装置及びその製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JP2005158771A (ja) 半導体装置およびその製造方法
JP2006191143A (ja) 半導体装置
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JPH1126648A (ja) 半導体装置およびそのリードフレーム