JP2006222406A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006222406A
JP2006222406A JP2005085575A JP2005085575A JP2006222406A JP 2006222406 A JP2006222406 A JP 2006222406A JP 2005085575 A JP2005085575 A JP 2005085575A JP 2005085575 A JP2005085575 A JP 2005085575A JP 2006222406 A JP2006222406 A JP 2006222406A
Authority
JP
Japan
Prior art keywords
heat sink
plating
resin
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005085575A
Other languages
English (en)
Inventor
Naohito Mizuno
直仁 水野
Shinichi Hirose
伸一 広瀬
Katsuto Takeuchi
克仁 竹内
Hiroyuki Ban
伴　　博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005085575A priority Critical patent/JP2006222406A/ja
Priority to US11/196,355 priority patent/US7294912B2/en
Priority to KR1020050071981A priority patent/KR100720607B1/ko
Priority to DE102005036996.0A priority patent/DE102005036996B4/de
Publication of JP2006222406A publication Critical patent/JP2006222406A/ja
Priority to KR1020070028246A priority patent/KR20070046804A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 ヒートシンク、半導体チップおよびリードをモールド樹脂で包み込むように封止してなる半導体装置において、ヒートシンクとモールド樹脂との剥離を極力抑制する。
【解決手段】 ヒートシンク１０と、ヒートシンク１０の一面１１側に搭載されて固定された半導体チップとしてのＩＣチップ２０と、ＩＣチップ２０の周囲に配置されＩＣチップ２０と電気的に接続されたリードとしてのリードフレーム４０と、ＩＣチップ２０、ヒートシンク１０、リードフレーム４０を包み込むように封止するモールド樹脂６０とを備える半導体装置１００において、ヒートシンク１０の表面のうち一面１１および側面１３は、比表面積が１．３５以上である。
【選択図】 図１

Description

本発明は、本発明は、ヒートシンク、半導体チップおよびリードを樹脂で包み込むように封止してなる半導体装置、すなわち樹脂モールドパッケージタイプの半導体装置に関する。
図２８は、従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
このものは、ヒートシンク１０の一面１１側に導電性接着剤などの樹脂製の接着剤３０を介して半導体チップ２０を搭載し、半導体チップ２０とリード４０とをワイヤ５０などによって電気的に接続し、ヒートシンク１０、半導体チップ２０およびリード４０を包み込むようにモールド樹脂６０にて封止してなる。
ここでは、ヒートシンク１０は、その一面１１と他面１２との間の側面１３に突起部（コイニング）１４を有するものとなっている。これは、この突起部１４をモールド樹脂６０に食い込ませることにより、モールド樹脂６０とヒートシンク１０との密着性を高めるためである。
このような樹脂モールドパッケージタイプの半導体装置においては、Ｃｕなどからなるヒートシンク１０を内蔵しているため、放熱性に優れている。
ところで、このような樹脂モールドパッケージタイプの半導体装置は、冷熱サイクルやはんだ実装時のリフローなどにより生じる熱応力によって、ヒートシンク１０とモールド樹脂６０との間や、ヒートシンク１０と樹脂製の接着剤３０との間に剥離が生じやすい。これは、金属などからなるヒートシンク１０と樹脂との熱膨張係数の差が大きいためである。
そして、上記の剥離が生じると、モールド樹脂６０に熱衝撃により比較的早く樹脂クラックが発生したり、半導体チップ２０とヒートシンク１０との熱的・電気的抵抗は大きくなるなどにより、機能低下の問題が生じる。
また、近年、はんだ材料のＰｂ（鉛）フリー化が望まれており、それに伴い、はんだの溶融温度も高温化している。上記した半導体装置を外部基板上にはんだを介して接合する際、はんだリフローの温度は、従来のＰｂ含有はんだにおける２２５℃から２４０〜２６０℃へと高温化している。そのため、上記の問題が顕著になっている。
本発明は上記問題に鑑みてなされたものであり、ヒートシンク、半導体チップおよびリードをモールド樹脂で包み込むように封止してなる半導体装置において、ヒートシンクとモールド樹脂との剥離を極力抑制することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ヒートシンク（１０）と、ヒートシンク（１０）の一面（１１）側に搭載されて固定された半導体チップ（２０）と、半導体チップ（２０）の周囲に配置され半導体チップ（２０）と電気的に接続されたリード（４０）と、半導体チップ（２０）、ヒートシンク（１０）、リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える半導体装置において、ヒートシンク（１０）の表面のうち一面（１１）および一面（１１）と他面（１２）との間の側面（１３）は、比表面積が１．３５以上であることを特徴としている。
本発明は、実験的に見出されたものであり、ヒートシンク（１０）の表面のうち一面（１１）および一面（１１）と他面（１２）との間の側面（１３）における比表面積を１．３５以上とすれば、ヒートシンク（１０）とモールド樹脂（６０）との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できることが確認された。
よって、本発明によれば、ヒートシンク（１０）、半導体チップ（２０）およびリード（４０）をモールド樹脂（６０）で包み込むように封止してなる半導体装置において、ヒートシンク（１０）とモールド樹脂（６０）との剥離を極力抑制することができる。
また、請求項２に記載の発明では、請求項１に記載の半導体装置において、ヒートシンク（１０）は、その側面（１３）に当該側面（１３）から突出する突起部（１４）を有するものであり、ヒートシンク（１０）の側面（１３）においては一面（１１）との境界から突起部（１４）までの間の部位が、比表面積が１．３５以上となっていることを特徴としている。
このように、ヒートシンク（１０）がその側面（１３）に突起部（１４）を有するものである場合には、当該ヒートシンク（１０）の側面（１３）においては一面（１１）との境界から突起部（１４）までの間の部位を、比表面積が１．３５以上とすることが好ましい。
請求項３に記載の発明では、ヒートシンク（１０）と、ヒートシンク（１０）の一面（１１）側に搭載されて固定された半導体チップ（２０）と、半導体チップ（２０）の周囲に配置され半導体チップ（２０）と電気的に接続されたリード（４０）と、半導体チップ（２０）、ヒートシンク（１０）、リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える半導体装置において、ヒートシンク（１０）の表面のうち少なくとも一面（１１）は、比表面積が１．３５以上であることを特徴としている。
本発明は、実験的に見出されたものであり、ヒートシンク（１０）の表面のうち少なくとも一面（１１）における比表面積を１．３５以上とすれば、ヒートシンク（１０）とモールド樹脂（６０）との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できることが確認された。
ここで、ヒートシンク（１０）の表面のうちの一面（１１）は、ヒートシンク（１０）におけるモールド樹脂（６０）との密着面の大半を占める面であり、この一面（１１）において比表面積を１．３５以上とすれば、モールド樹脂（６０）の剥離を極力抑制し、樹脂のクラックを防止できる。したがって、比表面積を１．３５以上とする部分は、ヒートシンク（１０）の表面のうちの一面（１１）のみであってもよい。
よって、本発明によれば、ヒートシンク（１０）、半導体チップ（２０）およびリード（４０）をモールド樹脂（６０）で包み込むように封止してなる半導体装置において、ヒートシンク（１０）とモールド樹脂（６０）との剥離を極力抑制することができる。
また、請求項４に記載の発明では、請求項１〜請求項３に記載の半導体装置において、半導体チップ（２０）は、ヒートシンク（１０）の一面（１１）に樹脂製の接着剤（３０）を介して接着され固定されていることを特徴としている。
それによれば、半導体チップ（２０）が、ヒートシンク（１０）の一面（１１）に樹脂製の接着剤（３０）を介して接着され固定されている場合において、ヒートシンク（１０）と樹脂製の接着剤（３０）との剥離も極力防止することができる。
また、請求項５または請求項６に記載の発明のように、上記半導体装置においては、モールド樹脂（６０）や樹脂製の接着剤（３０）は、ともにエポキシ系樹脂であるものにできる。
請求項７に記載の発明では、ヒートシンク（１０）と、ヒートシンク（１０）に搭載されて固定された半導体チップ（２０）と、半導体チップ（２０）の周囲に配置され半導体チップ（２０）と電気的に接続されたリード（４０）と、半導体チップ（２０）、ヒートシンク（１０）、リード（４０）を包み込むように封止するモールド樹脂（６０）とを備え、ヒートシンク（１０）の一部がモールド樹脂（６０）から露出するとともに、リード（４０）の一部がアウターリード（４２）としてモールド樹脂（６０）から突出している半導体装置において、ヒートシンク（１０）の表面は、比表面積が１．１３以上１．３２以下であり、アウターリード（４２）の表面は、比表面積が１．０５以上１．２０以下であることを特徴としている。
このような半導体装置は、モールド樹脂（６０）から突出するアウターリード（４２）において、はんだ付けなどにより、たとえば外部基板（２００）上に実装される（図４、図５参照）。
この半導体装置を実装した際、アウターリード（４２）が曲がったりすることによりアウターリード（４２）が正規の位置から位置ずれを起こす場合がある。
そこで、この半導体装置においては、通常、外部基板（２００）上からアウターリード（４２）および外部基板（２００）にレーザ光を当てて、その反射光量の相違で、アウターリード（４２）を認識し、その位置ずれ検査を行っている。
そこで、アウターリード（４２）の表面を粗化度合の小さい光沢面として反射光量を上げることで、リード認識性が向上するが、アウターリード（４２）と同時に形成されるインナーリード（４１）も同様の光沢面となってしまい、モールド樹脂（６０）とインナーリード（４１）との密着性が低下してしまう。
逆に、モールド樹脂（６０）とインナーリード（４１）との密着力を確保すべく、アウターリード（４２）表面の粗化度合を高め、比表面積を大きくしてやれば、インナーリード（４１）も同様に粗化されてモールド樹脂（６０）との密着力が確保されるが、今度は、その粗化によってアウターリード（４２）の反射光量が低下し、リード認識性が不十分なものになってしまう。
このような観点から、さらに検討を進め、リード認識性の確保と密着力の確保とを両立させるようなアウターリード（４２）の表面粗度について調査した。また、ヒートシンク（１０）とモールド樹脂（６０）との剥離を抑制するという上記目的の達成はもちろんのこと、さらに、ヒートシンク（１０）について、次のような点も考慮して、表面粗度を検討した。
この種の半導体装置では、ヒートシンク（１０）の一部をモールド樹脂（６０）から露出させることで放熱性を確保する構造となっているが、このヒートシンク（１０）の露出面には、モールド樹脂（６０）の成型時に樹脂バリが発生し、放熱特性が阻害されるという問題もある。
特に、ヒートシンク（１０）とモールド樹脂（６０）との剥離防止のために、ヒートシンク（１０）の表面を粗くすると、反対に、ヒートシンク（１０）の露出面における樹脂バリの発生量も多く、また、その密着力も大きくなるため除去が難しくなる。
上記請求項７に記載の半導体装置は、本発明者が行ったさらなる検討の結果、得られたものであり、ヒートシンク（１０）の比表面積を１．１３以上１．３２以下とすることにより、モールド樹脂（６０）とヒートシンク（１０）との剥離を極力抑制可能な密着力を確保しつつ、ヒートシンク（１０）の露出面における樹脂バリを適切に防止することができる（図２７参照）。
ヒートシンク（１０）の比表面積が１．１３未満であると、ヒートシンク（１０）とモールド樹脂（６０）との密着力が不十分なため剥離が発生しやすくなり、１．３２よりも大きいと、密着力が大きすぎてヒートシンク（１０）の露出面における上記樹脂バリが発生し、付着した樹脂バリを除去しにくくなる。
また、本発明のように、アウターリード（４２）の比表面積を１．０５以上１．２０以下とすることにより、アウターリード（４２）におけるリード認識性の確保と、インナーリード（４１）も同程度の比表面積となるため、インナーリード（４１）とモールド樹脂（６０）との密着力を確保して両者の剥離を抑制できる。
アウターリード（４２）の比表面積が１．０５未満であると、インナーリード（４１）とモールド樹脂（６０）との密着力が不十分となるため、これら両者の間で剥離が発生しやすくなる。
ここで、ヒートシンク（１０）とモールド樹脂（６０）との密着性が確保されることで、インナーリード（４１）はヒートシンク（１０）に比べて小さな密着力すなわち小さな比表面積で密着性を確保できる。
また、アウターリード（４２）の比表面積が１．２０よりも大きいと、アウターリード（４２）における反射光量が不十分なものとなってリード認識性を確保することができない。
このように、請求項７に記載の発明によれば、ヒートシンク（１０）の比表面積を１．１３以上１．３２以下とし、且つ、アウターリード（４２）の比表面積を１．０５以上１．２０以下とすることにより、ヒートシンク（１０）、半導体チップ（２０）およびリード（４０）をモールド樹脂（６０）で包み込むように封止してなる半導体装置において、ヒートシンク（１０）とモールド樹脂（６０）との剥離を極力抑制することができるとともに、ヒートシンク（１０）の露出面における樹脂バリを適切に防止することができ、さらに、リード認識性の確保とリード密着力の確保との両立を実現することができる。
また、請求項８に記載の発明のように、請求項７に記載の半導体装置において、ヒートシンク（１０）は、その表面から突出する突起部（１４）を有し、この突起部（１４）がモールド樹脂（６０）に食い込んでいるものにできる。それによれば、モールド樹脂（６０）とヒートシンク（１０）との密着性を高めることができる。
また、請求項９に記載の発明のように、請求項７または請求項８に記載の半導体装置においても、半導体チップ（２０）は、ヒートシンク（１０）に樹脂製の接着剤（３０）を介して接着され固定されているものにできる。
また、請求項１０に記載の発明のように、請求項９に記載の半導体装置における接着剤（３０）は、エポキシ系樹脂であるものにできる。
また、請求項１１に記載の発明のように、請求項７〜請求項１０に記載の半導体装置において、モールド樹脂（６０）は、エポキシ系樹脂であるものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１（ａ）は、本発明の第１実施形態に係る樹脂モールドパッケージタイプの半導体装置１００の概略断面構成を示す図であり、図１（ｂ）は、図１（ａ）中の丸で囲んだＡ部の拡大図である。この半導体装置１００は、たとえばＱＦＰ（クワッドフラットパッケージ）、ＳＯＰ（スモールアウトラインパッケージ）などにも適用できる。
ヒートシンク１０は、Ｃｕ、Ｆｅ、Ｍｏ、４２アロイ、コバールなどの金属など、放熱性に優れた材料からなるものであり、たとえば矩形板状をなす。本例では、ヒートシンク１０はＣｕ板からなる。
また、図１（ａ）に示されるように、ヒートシンク１０は、その一面１１と他面１２との間の側面１３に、モールド樹脂６０とヒートシンク１０との密着性を高めるための突起部（コイニング）１４を有する。このような突起部１４を有するヒートシンク１０は、プレス加工などにより形成することができる。
このヒートシンク１０の一面１１側には、半導体チップとしてのＩＣチップ２０が搭載されている。このＩＣチップは、シリコン基板などからなるもので、半導体プロセス技術を用いてトランジスタなどの素子が形成されたものである。
そして、本実施形態では、ヒートシンク１０とＩＣチップ２０とは樹脂製の接着剤３０を介して接着され固定されている。
この接着剤３０は、エポキシ系樹脂、ポリイミド樹脂、シリコーン系樹脂などの熱伝導性に優れた樹脂からなり、具体的には、導電性接着剤などからなる。本例では、接着剤３０は、エポキシ系樹脂にＡｇフィラーを混合させた銀ペーストからなる。
また、ヒートシンク１０およびＩＣチップ２０の周囲には、Ｃｕや４２アロイ合金などの金属からなるリードとしてのリードフレーム４０が配置されている。そして、ＩＣチップ２０とリードフレーム４０とは、金やアルミニウムなどからなるワイヤ５０によって結線され電気的に接続されている。
そして、モールド樹脂６０は、ヒートシンク１０、ＩＣチップ２０、リードフレーム４０およびワイヤ５０を包み込むように封止している。ここでは、ヒートシンク１０の他面１２側をモールド樹脂６０から露出させており、それによって、放熱性の向上を図っている。
このモールド樹脂６０は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂６０は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。
このような半導体装置１００において、本実施形態では、ヒートシンク１０とモールド樹脂６０との密着性、ヒートシンク１０と樹脂製の接着剤３０との密着性を確保するために、ヒートシンク１０の表面のうち一面１１および一面１１と他面１２との間の側面１３は、比表面積が１．３５以上となっている。
具体的に、本実施形態では、図１（ａ）に示されるように、ヒートシンク１０は、その側面１３に当該側面１３から突出する突起部１４を有するものであり、この側面１３においては一面１１との境界から突起部１４の先端部までの間の部位が、比表面積が１．３５以上となっている。
このヒートシンク１０における比表面積が１．３５以上となっている部位は、図１（ａ）において、ハッチング線Ｈ１にて示される部位である。ヒートシンク１０においては、少なくともこの部位Ｈ１の表面が比表面積が１．３５以上となっていればよい。
具体的に、ヒートシンク１０において比表面積を１．３５以上とするには、ヒートシンク１０の表面を粗化すればよい。
本例では、図１（ｂ）に示されるように、ヒートシンク１０の表面はメッキ処理が施されたものであり、ヒートシンク１０の母材（ここではＣｕ）１０ａの上に、粗化されたＮｉメッキ１０ｂ、薄いＰｄメッキ１０ｃ、薄いＡｕメッキ１０ｄが順次形成されたものとなっている。
ここでは、粗化されたＮｉメッキ１０ｂの表面形状を、その上部の薄いメッキ１０ｃ、１０ｄの各膜が承継することにより、メッキ膜の最表面すなわちヒートシンク１０の表面が粗化された形状となっている。
このようなヒートシンク１０は、母材１０ａをヒートシンク１０形状となるようにプレス加工した後、個片または多連の状態で母材１０ａの表面にメッキを行うことにより形成することができる。
また、このメッキ膜１０ｂ、１０ｃ、１０ｄの粗化方法は公知である。たとえば、電解メッキや無電解メッキにてＮｉメッキ１０ｂを成膜する時に、電流密度や薬液の組成を調整するなどにより粗化を行うことができる。
また、メッキを粗化する方法としては、このように電解メッキや無電解メッキ等のメッキ条件を工夫（メッキ液、電流密度など）して粗化する方法以外にも、メッキ後にエッチングやサンドブラストなどによって、メッキ表面を粗化する方法を採用してもよい。
なお、本実施形態におけるヒートシンク１０の粗化方法は、上記したメッキを粗化する方法以外の方法であってもよい。ヒートシンクの他の粗化方法について、図２を参照して述べておく。
図２に示される粗化方法は、ヒートシンク素材を直接粗化する方法であり、図２（ａ）は、母材１０ａの表面を粗化し、メッキは施さないヒートシンク１０の例、図２（ｂ）は、母材１０ａの表面を粗化し、上記メッキ１０ｂ、１０ｃ、１０ｄを施したヒートシンク１０の例を示す。
ヒートシンク素材を直接粗化する具体的方法としては、機械加工による粗化（荒研磨、サンドブラストなど）、薬品によるエッチング、レーザー光等による加熱など、が挙げられる。
さらに、ヒートシンク１０の母材１０ａの表面に形成する膜としては、メッキ以外にも蒸着膜、ＣＶＤ膜、印刷法による膜なども使用できる。
また、図１（ｂ）に示される例では、ヒートシンク１０の表面を構成するメッキは、粗化されたＮｉメッキ３０ｂ、薄いＰｄメッキ１０ｃ、薄いＡｕメッキ１０ｄの３層であったが、図３に示されるように、粗化されたＮｉメッキ３０ｂの１層のみでＰｄメッキ１０ｃおよびＡｕメッキ１０ｄは無くてもよい。
Ｐｄメッキ１０ｃおよびＡｕメッキ１０ｄは、後述する図４に示されるように、半導体装置１００の実装においてヒートシンク１０をはんだ付けする場合に、はんだ付け性を確保するために設けられるものである。
つまり、ヒートシンク１０の表面の構成としては、パッケージの用途に応じて選択することができ、たとえば、はんだ付けが必要な場合には、ヒートシンク１０の表層にはんだ付けできるＡｕ、Ａｇ、Ｐｄなどを形成すればよい。
一方、後述する図５に示されるように、ヒートシンク１０の表層に機能的な膜を形成する必要がない場合には、上記図３に示されるように、ヒートシンク１０の表層は、粗化されたＮｉメッキ３０ｂの１層のみでＰｄメッキ１０ｃおよびＡｕメッキ１０ｄは無くてもよい。さらに、この場合、上記図２（ａ）に示されるように、ヒートシンク１０は、その母材１０ａのみを粗化したものを使用してもよい。
このような半導体装置１００は、上記のように表面が粗化されたヒートシンク１０とリードフレーム４０とをかしめ、溶接、接着などにより一体に固定した後、ＩＣチップ２０を接着剤３０を介してヒートシンク１０に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレーム４０の成形やカットなどを行うことにより、製造することができる。
そして、半導体装置１００は、図４に示されるように、外部基板２００上に搭載され実装される。ここで、外部基板２００は、たとえばセラミック基板、プリント基板などであり、半導体装置１００が搭載される面には、ランド２１０が設けられている。
そして、半導体装置１００においては、モールド樹脂６０からリードフレーム４０の一部が露出しており、このリードフレーム４０の露出部すなわちアウターリードが、外部基板２００のランド２１０にはんだ２２０を介して接合されている。
また、ヒートシンク１０の他面１２も、外部基板２００のランド２１０にはんだ２２０を介して接合されている。これにより、図４に示される実装構造では、ヒートシンク１０の他面１２から外部基板２００への放熱が適切になされる。
ここで、このはんだ２２０は、Ｐｂを実質的に含まないＰｂフリーはんだである。これは、はんだリフローの温度が従来のＰｂ含有はんだにおける２２５℃から２４０〜２６０℃へと高温化したものである。
具体的なＰｂフリーはんだとしては、たとえば、Ｓｎ−Ａｇ（Ａｇ３．５）系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだなどが挙げられる。さらに、前記Ｓｎ−Ａｇ−Ｃｕ系はんだとしては、Ａｇ１〜４、Ｃｕ０〜１で３Ａｇ−０．５Ｃｕ、３．５Ａｇ−０．７Ｃｕなどが挙げられる。
また、半導体装置１００は、図５に示されるように、外部基板２００上に搭載され実装されてもよい。ここで、半導体装置１００においては、アウターリードが上記図１および図４に示されるものとは反対側に折り曲げられ、外部基板２００のランド２１０にはんだ２２０を介して接合されている。
一方、ヒートシンク１０の他面１２は、外部基板２００とは反対側に設けられたケース３００に接着剤３１０はんだ２２０を介して接合されている。これにより、図５に示される実装構造では、ヒートシンク１０の他面１２からケース３００への放熱が適切になされる。
ところで、上述したように、本実施形態では、半導体装置１００において上記図１（ａ）中の部位Ｈ１すなわちヒートシンク１０の表面のうち一面１１および側面１３を、比表面積が１．３５以上としている。このようにした根拠について述べる。
まず、樹脂剥離をヒートシンク１０のどの部位まで防止すればよいか、検討した。樹脂クラックは、ヒートシンク１０と樹脂（モールド樹脂および樹脂製の接着剤）との間の剥離の程度により、その発生頻度は大きく左右される。そのため、ヒートシンク１０とモールド樹脂６０との間の剥離およびヒートシンク１０と接着剤３０との間の剥離の長さによって応力がどのように変わるかをＦＥＭ解析によって、解析した。
その結果、樹脂の剥離は、ヒートシンク１０の一面１１から側面１３にわたって防止すれば、本例では突起部１４の上部まで防止すれば、突起部１４の下部の応力を大幅に低減できることがわかった。よって、樹脂の剥離防止は、上記図１（ａ）中の部位Ｈ１の領域で行えばよく、すなわち、この領域におけるヒートシンク１０の表面を粗化することとした。
そして、本発明者は、ヒートシンク１０の表面の粗化度合として、ヒートシンク１０の比表面積に着目した。
この比表面積は、原子間力顕微鏡（ＡＦＭ）により測定することができる。図６は、上記した各種の方法で粗化されたヒートシンク１０の表面形状を模式的に示す図であり、この図は走査型電子顕微鏡で観察した像を模式化したものである。
図６に示されるように、粗化されたヒートシンク１０の表面は、鋭い三角錐の突起が上方に向かっている凹凸形状となっている。そして、比表面積は、この凹凸面の表面積を表面が平坦である場合のヒートシンク１０の表面積で割った値である。
具体的には、比表面積は、図６中の長さａの辺と長さｂの辺からなる四角形の面積（ａ×ｂ）を用い、この四角形内の凹凸面の表面積を（ａ×ｂ）で除した比率として表すことができる。このような比表面積は、原子間力顕微鏡の画像処理を行うことで求めることができる。
ヒートシンク１０の比表面積が、樹脂との密着性に及ぼす影響について調査した。図７、図８、図９、図１０は、その調査結果を示す図である。ここでは、母材としてＣｕを用い、上記図１に示されるようにメッキで粗化されたヒートシンク１０を使用し、接着剤３０であるＡｇペーストおよびモールド樹脂６０はともにエポキシ系樹脂とした。
図７は、ヒートシンク１０において、その比表面積とモールド樹脂６０の密着強度との関係について調査した結果を示す図である。密着強度は常温と２６０℃での結果を示している。
ここでは、比表面積に対し密着強度としてプリンカップ強度（単位：ＭＰａ）を採用している。このプリンカップ強度は、ヒートシンク１０の表面にプリンカップ形状のモールド樹脂６０を密着させた状態における、せん断強度を示すものである。
この図７に示されるように、常温および２６０℃ともに、ヒートシンク１０の比表面積が１．３５を超えると密着強度が大幅に向上している。
図８は、ヒートシンク１０の比表面積に対する、ヒートシンク（ＨＳ）１０とモールド樹脂６０との間の剥離率（樹脂／ＨＳ間の剥離率）の関係について調査した結果を示す図であり、図９は、ヒートシンク１０の比表面積に対する、ヒートシンク１０と接着剤３０との間の剥離率（Ａｇペースト／ＨＳ間の剥離率）の関係について調査した結果を示す図である。
これら図８および図９においては、３０℃、７０％の湿度で２６４時間、吸湿させた後、リフロー相当温度である２６３℃にさらし、その後、ＳＡＴ（超音波探傷装置）で剥離状態を調査した。
これら図８および図９に示されるように、ヒートシンク１０の比表面積が１．３５以上である場合に、モールド樹脂６０および接着剤３０の剥離が大幅に抑制できることが確認された。
図１０は、ヒートシンク１０の比表面積に対する、モールド樹脂６０の樹脂クラック発生率の関係について調査した結果を示す図である。この図１０においては、３０℃、７０％の湿度で２６４時間、吸湿させた後、リフロー相当温度である２６３℃にさらし、さらに−６５℃と１５０℃との冷熱サイクルを１０００サイクル行った後、ＳＡＴ（超音波探傷装置）でクラックの発生状態を調査した。
図１０に示されるように、樹脂クラックについても、ヒートシンク１０の比表面積が１．３５以上の場合に発生率が０となっている。このように、ヒートシンク１０における上記部位Ｈ１の比表面積を１．３５以上にすることで、樹脂との剥離を防止し、樹脂クラックを防止できる。
そして、このような実験検討結果に基づいて、本実施形態では、ヒートシンク１０と、ヒートシンク１０の一面１１側に搭載されて固定された半導体チップとしてのＩＣチップ２０と、ＩＣチップ２０の周囲に配置されＩＣチップ２０と電気的に接続されたリードとしてのリードフレーム４０と、ＩＣチップ２０、ヒートシンク１０、リードフレーム４０を包み込むように封止するモールド樹脂６０とを備える半導体装置において、ヒートシンク１０の表面のうち一面１１および側面１３は、比表面積が１．３５以上であることを特徴とする半導体装置１００を提供している。
上述したように、このような特徴点を有する半導体装置１００によれば、ヒートシンク１０の表面のうち一面１１および側面１３における比表面積を１．３５以上とすることで、ヒートシンク１０とモールド樹脂６０および接着剤３０との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できる。
よって、本実施形態によれば、ヒートシンク１０、半導体チップ２０およびリード４０をモールド樹脂６０で包み込むように封止してなる半導体装置１００において、ヒートシンク１０とモールド樹脂６０との剥離を極力抑制することができる。また、ヒートシンク１０と樹脂製の接着剤３０との剥離も極力抑制することができる。
特に、本実施形態の半導体装置１００では、上記図１（ａ）に示されるように、ヒートシンク１０がその側面１３に突起部１４を有するものであり、当該ヒートシンク１０の側面１３においては一面１１との境界から突起部１４までの間の部位を、比表面積が１．３５以上としている。
［変形例］
なお、上記図１に示される半導体装置１００では、半導体チップとしてのＩＣチップ２０は、ヒートシンク１０の一面１１に樹脂製の接着剤３０を介して接着され固定されていた。そのため、ヒートシンク１０と樹脂製の接着剤３０との剥離も極力防止することができた。
ここにおいて、ＩＣチップ２０は、ヒートシンク１０の一面１１に樹脂製の接着剤３０ではなく、はんだなどを介して接着され固定されていてもよい。
この場合、ヒートシンク１０と樹脂製の接着剤との剥離という問題は回避されるが、やはり、半導体装置１００において、ヒートシンク１０とモールド樹脂６０との剥離を極力抑制できるという効果は発揮される。
また、上記図１に示される半導体装置１００は、たとえばＱＦＰやＳＯＰなどに適用可能な形態のものであったが、本実施形態のヒートシンク１０を適用可能な半導体装置としては、パッケージ形態やパッケージサイズなどが限定されるものではない。
図１１は、本実施形態のヒートシンク１０を適用可能な半導体装置としてのリードフレームを用いたＱＦＮパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造を有する半導体装置を示す概略断面図である。
この場合、リードフレーム４０は、アウターリード部を無くし、リードフレーム４０のインナーリード部の下面をモールド樹脂６０から露出させるハーフモールド構造となっている。
図１２は、本実施形態のヒートシンク１０を適用可能な半導体装置としてのパワーモジュールの概略断面図である。
この場合、ヒートシンク１０の一面１１には、接着剤３０を介してＩＣチップ２０が搭載されている以外に、さらに、ＩＣチップ７１やチップ部品７２を搭載した基板７０が、接着剤３０を介して搭載されている。この基板７０としてはセラミック基板やプリント基板を採用できる。
これら図１１、図１２に示される半導体装置においても、ヒートシンク１０の表面のうち一面１１および側面１３は、比表面積が１．３５以上であり、それによって、ヒートシンク１０とモールド樹脂６０との剥離、また、ヒートシンク１０と樹脂製の接着剤３０との剥離を極力抑制することができる。
（第２実施形態）
ところで、上記第１実施形態では、、ヒートシンク１０の表面のうち一面１１および側面１３の比表面積を１．３５以上としていた。
これは、実験的に求められた、上記図７、図８、図９に示されるヒートシンク１０の比表面積と密着強度および剥離率との関係から、ヒートシンク１０の比表面積を１．３５以上に粗化すれば、ヒートシンク１０とモールド樹脂６０との間、および、ヒートシンク１０と接着剤３０との間の剥離を大幅に抑制できるためである。
これらから、ヒートシンク１０において、モールド樹脂６０との密着面積の大半を占める面であり、且つ接着剤３０との密着面である、ヒートシンク１０の一面１１のみが、その比表面積が１．３５以上であれば、上記したヒートシンク１０における剥離を抑制する効果が得られると言える。
このことから、本発明の第２実施形態によれば、ヒートシンク１０と、ヒートシンク１０の一面１１側に搭載されて固定された半導体チップとしてのＩＣチップ２０と、ＩＣチップ２０の周囲に配置されＩＣチップ２０と電気的に接続されたリードフレーム４０と、ＩＣチップ２０、ヒートシンク１０、リードフレーム４０を包み込むように封止するモールド樹脂６０とを備える半導体装置において、ヒートシンク１０の表面のうち一面１１のみが、比表面積が１．３５以上であることを特徴とする半導体装置を提供することができる。
それによれば、ヒートシンク１０の表面のうち一面１１における比表面積を１．３５以上とすれば、ヒートシンク１０とモールド樹脂６０との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できることが確認された。
また、本実施形態では、ヒートシンク１０の一面１１のみ、比表面積を１．３５以上に粗化しているが、上記実施形態のように、ヒートシンク１０の側面１３も比表面積を１．３５としてもよいことはもちろんである。
したがって、このことから、ヒートシンク１０と、ヒートシンク１０の一面１１側に搭載されて固定されたＩＣチップ２０と、ＩＣチップ２０の周囲に配置されＩＣチップ２０と電気的に接続されたリードフレーム４０と、ＩＣチップ２０、ヒートシンク１０、リードフレーム４０を包み込むように封止するモールド樹脂６０とを備える半導体装置において、ヒートシンク１０の表面のうち少なくとも一面１１が、比表面積が１．３５以上であることを特徴とする半導体装置を提供することができる。
そして、それによれば、ヒートシンク１０の表面のうち少なくとも一面１１における比表面積を１．３５以上とすれば、ヒートシンク１０とモールド樹脂６０との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できる。
このように、本実施形態によれば、ヒートシンク１０、半導体チップ２０およびリード４０をモールド樹脂６０で包み込むように封止してなる半導体装置において、ヒートシンク１０とモールド樹脂６０との剥離を極力抑制することができる。
このような本実施形態のヒートシンク１０について、図を参照しながら、より具体的に説明する。図１３は、本発明の第２実施形態に係るヒートシンク１０の概略断面構成を示す図である。
本実施形態では、この図１３に示されるヒートシンク１０を、上記第１実施形態にて示された各図の半導体装置１００に適用したものである。
つまり、本実施形態によれば、上記図１、図４、図５、図１１、図１２に示される半導体装置中のヒートシンク１０を、図１３に示されるヒートシンク１０に置き換えてなる半導体装置が提供される。そのため、本実施形態では、上記実施形態とは異なる本実施形態のヒートシンク１０の特徴点を中心に説明することにする。
図１３に示されるように、本実施形態のヒートシンク１０は、ヒートシンク１０の表面のうち接着剤３０を介してＩＣチップ２０が搭載される一面１１のみが粗化されており、比表面積が１．３５以上となっている。
このヒートシンク１０は、上記第１実施形態と同様の略矩形板状をなすものとできる。ヒートシンク１０は、矩形板状をなす母材１０ａに対してヒートシンクの一面１１側と他面１２側において、図１３に示されるように、各種のメッキ膜１０ｂ、１０ｃ、１０ｄ、１０ｅが形成されている。
母材１０ａは、Ｃｕ系もしくはＦｅ系などの金属材料からなるものであり、たとえば、その板厚は０．５ｍｍ〜２ｍｍ程度にできる。この母材１０ａに対するメッキ構成は次の通りである。
ヒートシンク１０の一面１１側においては、母材１０ａ側から、電気メッキにより形成されたＮｉメッキ１０ｅ、薄いＰｄメッキ１０ｃ、薄いＡｕメッキ１０ｄ、粗化されたＮｉメッキ１０ｂが順次形成されたものとなっている。そして、ヒートシンク１０の一面１１は、この粗化されたＮｉメッキ１０ｂによって、その比表面積が１．３５以上となっている。
また、ヒートシンク１０の他面１２側においては、母材１０ａ側から、電気メッキにより形成されたＮｉメッキ１０ｅ、薄いＰｄメッキ１０ｃ、薄いＡｕメッキ１０ｄが順次形成されたものとなっている。
そして、ヒートシンク１０の他面１２は、その比表面積が１．３５未満であり、比較的平滑な面となっている。このヒートシンク１０の他面１２はモールド樹脂６０から露出する面であり（図１参照）、当該他面１２は平滑な面となっていることにより、モールド樹脂６０のバリが付着しにくく、放熱性やはんだ付け性に優れたものとなる。
ここで、母材１０ａの両面に形成されているＮｉメッキ１０ｅ、薄いＰｄメッキ１０ｃ、薄いＡｕメッキ１０ｄすなわちＮｉ／Ｐｄ／Ａｕメッキは、それぞれ、たとえば０．２μｍ〜２．５μｍ、０．００２μｍ〜０．０２μｍ、０．００２μｍ〜０．０２μｍの膜厚である。また、粗化されたＮｉメッキ１０ｂの膜厚は、たとえば０．２μｍ〜２．５μｍ程度である。
そして、ヒートシンク１０の比表面積は、上記実施形態と同様に、原子間力顕微鏡（ＡＦＭ、たとえば、セイコーインスツルメンツ社製Ｎａｎｏｐｉｃｓ１０００）により測定することができる。
具体的には、比表面積は、たとえば１０μｍ×１０μｍの四角形のの表面積をスキャンし、測定面積で割った値であり、原子間力顕微鏡の画像処理を行うことで求めることができる。
次に、図１４〜図１７を参照して、本実施形態における一面１１のみが粗化されたヒートシンク１０の形成方法について、メッキ工法を用いた例について述べる。
図１４は、Ｎｉ／Ｐｄ／Ａｕメッキの方法を示す図であり、図１５は、ヒートシンク１０に対して部分的に粗化Ｎｉメッキ１０ｂを形成する方法を示す図であり、図１６（ａ）〜（ｅ）はその粗化Ｎｉメッキ１０ｂを形成する方法の詳細を示す図であり、図１７（ａ）〜（ｅ）はヒートシンク１０の個片化方法を示す図である。
本実施形態では、メッキ工程は、ヒートシンク１０が個片化されていないコイル状のヒートシンク素材を用いて行う。まず、ヒートシンク１０の原材料となる第１のコイル材２００を用意する。
図１４に示されるように、この第１のコイル材２００を引き出しながら、Ｎｉメッキ槽２１１、Ｐｄメッキ槽２１２、Ａｕメッキ槽２１３へ順次送り込む。一方で、図１４の左側にて、Ｎｉ／Ｐｄ／Ａｕメッキがなされた母材１０ａを、第２のコイル材２０１としてコイル状に巻き取る。
次に、この第２のコイル材２０１を、図１５に示されるように、ポリイミドなどの樹脂などからなるテープ２２０でマスキングし、この状態で、粗化Ｎｉメッキ槽２１４へ送り込む。テープ２２０は、刃具などのスリッター２３０により図示のようにカットされ、必要な部分のテープ２２０は母材１０ａをマスキングし、不要なテープ２２０は巻き取られる。
それにより、テープ２２０でマスキングされていない部分において、ストライプ状に粗化Ｎｉメッキ１０ｂが形成される。そして、粗化メッキ１０ｂが形成された母材１０ｂを第３のコイル２０２としてコイル状に巻き取る。また、マスキングしていたテープ２２０ははがされて巻き取られる。
このストライプメッキ工程の詳細を、図１５に加えて図１６も参照して述べる。ヒートシンク母材１０ａのメッキしたくない部分にマスキング用のテープ２２０を貼るわけであるが、その貼り方はリール状のテープ２２０に対して、上記したスリッター２３０と呼ばれる刃物で切り込みを入れる。
そして、メッキしたい部分に該当するテープ２２０（図１５中のテープ２２０の真ん中部分）を巻き取る。そして、中抜きとなったテープ２２０をヒートシンクの母材１０ａに対して熱圧着（たとえば温度：約６０℃）によって貼り付ける。このテープ２２０の張り付けの様子が図１６（ａ）、（ｂ）に示される。
また、図１５においては、テープ２２０を母材１０ａに熱圧着するための熱圧着部２４０が示されている。この熱圧着部２４０としては、通電式のヒータなどを採用することができる。
次に、図１６（ｃ）、（ｄ）に示されるように、このヒートシンクの母材１０ａを、粗化Ｎｉメッキ槽２１４に浸漬し、マスキングしていたテープ２２０を巻き取る。結果的に、第３のコイル材２０２に対してストライプ状の粗化Ｎｉメッキ１０ｂがなされたものができあがる。
このようにして粗化メッキ１０ｂがなされた母材１０ａは、図１７に示されるように、所望のヒートシンク形状になるようにプレス加工を行い、個片化されたヒートシンク１０として得られる。
ここで、図１７において（ａ）〜（ｃ）はヒートシンク１０の一面１１側からの平面図であり、（ｄ）はヒートシンク１０の側面１３から視た図、（ｅ）はヒートシンク１０の他面１２からの平面図である。なお、便宜上、識別化のため、粗化Ｎｉメッキ１０ｂにはハッチングが施してある。
以上の製造方法によって上述のメッキ構成となるヒートシンク１０が完成する。このようなヒートシンク１０のストライプメッキは、通常のコイル材を用いたリードフレームのストライプメッキとして行われている方法に準じたものであり、既存のインフラが活用できるため、安価な部分メッキを行うことができる。
なお、図１４〜図１７では、テープによるマスキングの例を述べたが、ローラーゴムを用いてマスキングし、メッキする方法を適用することもできる。
また、本実施形態では、粗化Ｎｉメッキ１０ｂにより比表面積１．３５以上を実現しているが、この粗化の具体的な方法としては、上記したようなメッキ工法以外にも、たとえば、蒸着、スパッタ、大気圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）、溶射による方法でもよい。
そして、上述したが、本実施形態のヒートシンク１０を用いた半導体装置においては、ヒートシンク１０の表面のうち一面１１が、粗化されて比表面積が１．３５以上であるため、ヒートシンク１０とモールド樹脂６０および接着剤３０との密着強度が向上し、両者間の剥離を極力抑制し、樹脂のクラックを防止できる。
また、本実施形態では、モールド樹脂６０から露出するヒートシンク１０の他面１２は、粗化されていないのでモールド成形時の樹脂バリは発生しにくい。発生したとしても、その密着力は小さいので、ウオータージェット等の後処理で容易に除去できる。よって、はんだ付けの阻害要因となる樹脂バリがヒートシンク１０の露出面に存在しないので、基板などとのはんだ接続が可能となり、放熱性を確保できる。
なお、本実施形態においては、ヒートシンク１０のメッキは、すべてコイル形態で行なう、いわゆる「先メッキ」であり、平板状態でのマスクメッキであるので十分なマスキング効果が得られ、メッキ漏れなどの不具合は起きない。そして、コイルｔｏコイルで、連続、しかも自動でメッキすることが可能なので、個片でのマスクメッキに比べて大幅なコストダウンとなる。
［変形例］
一面１１のみが粗化されて比表面積１．３５以上となっている本実施形態のヒートシンク１０の種々の変形例について、次に述べる。
上記図１３に示される本実施形態の例では、粗化されているヒートシンク１０の一面１１側では、母材１０ａ側から、Ｎｉメッキ１０ｅ、Ｐｄメッキ１０ｃ、Ａｕメッキ１０ｄ、粗化されたＮｉメッキ１０ｂが順次形成されたものとなっており、平滑なヒートシンク１０の他面１２側では、母材１０ａ側から、Ｎｉメッキ１０ｅ、Ｐｄメッキ１０ｃ、Ａｕメッキ１０ｄが順次形成されたものとなっている。
それに対して、図１８に示される第１の変形例では、粗化されているヒートシンク１０の一面１１側では、母材１０ａ側から、Ｎｉメッキ１０ｅ、Ｐｄメッキ１０ｃ、Ａｕメッキ１０ｄ、粗化されたＮｉメッキ１０ｂ、さらに、薄いＰｄメッキ１０ｆ、Ａｕメッキ１０ｇが順次形成されたものとなっている。一方、平滑なヒートシンク１０の他面１２側では、上記図１３の例と同様のメッキ膜構成１０ｅ、１０ｃ、１０ｄとなっている。
この第１の変形例によれば、粗化Ｎｉメッキ１０ｂ上に、Ｎｉの粗化形態を維持できるような薄い膜厚でＰｄおよびＡｕメッキ１０ｆ、１０ｇを行っている。こうすれば、ヒートシンク１０の一面１１上にアースの目的などにより、ワイヤボンドを打つことも可能となる。
図１９に示される第２の変形例では、粗化されているヒートシンク１０の一面１１側では、母材１０ａ側から粗化されたＮｉメッキ１０ｂのみが形成されたものとなっている。一方、平滑なヒートシンク１０の他面１２側では、上記図１３の例と同様のメッキ膜構成１０ｅ、１０ｃ、１０ｄとなっている。
この第２の変形例のメッキ膜構成の製造方法は、上記図１４に示されるＮｉ／Ｐｄ／Ａｕメッキの形成において、上記図１５に示される方法と同様なマスキング処理を行えば可能となる。こうすれば、Ｐｄ、Ａｕなど高価な金属の使用量が少なくて済む。
図２０に示される第３の変形例では、粗化されているヒートシンク１０の一面１１側では、母材１０ａ側から粗化されたＮｉメッキ１０ｂのみが形成されたものとなっている。一方、平滑なヒートシンク１０の他面１２側では、母材１０ａ側から、粗化Ｎｉメッキ１０ｂ、Ｎｉメッキ１０ｅ、Ｐｄメッキ１０ｃ、Ａｕメッキ１０ｄが順次形成されたものとなっている。
この第３の変形例は、上記図１３に示される例とは逆の発想であり、本例では、まず、上記図１５に示される方法によって、ヒートシンク１０の母材１０ａの全面に粗化Ｎｉメッキ１０ｂを行う。
その後に、上記図１４に示される方法によって、ヒートシンク１０の他面１２面側を開口部とするようにマスキングし、当該開口部の粗化状態が無くなるような厚いメッキを施す、というものである。
図２０に示される例では、ヒートシンク１０の他面１２側にて粗化Ｎｉメッキ１０ｂの上にＮｉ／Ｐｄ／Ａｕメッキ１０ｅ、１０ｃ、１０ｄを行うことで、下地の粗化状態を無くすものである。
また、図２１に示される第４の変形例も、上記第３の変形例と同じ発想であり、この場合は、ヒートシンク１０の他面１２側にて粗化Ｎｉメッキ１０ｂの上にＰｄ／Ａｕメッキ１０ｃ、１０ｄを行うことで、下地の粗化状態を無くすものである。
また、図２２に示される第５の変形例、図２３に示される第６の変形例も、上記第３の変形例と同じ発想であり、それぞれ、ヒートシンク１０の他面１２側にて粗化Ｎｉメッキ１０ｂの上にＰｄメッキ１０ｃ、Ａｕメッキ１０ｄを行うことで、下地の粗化状態を無くすものである。
また、図２４に示される第７の変形例も、上記第３の変形例と同じ発想であり、それぞれ、ヒートシンク１０の他面１２側にて粗化Ｎｉメッキ１０ｂの上に、厚いメッキ１０ｈを行うことで、下地の粗化状態を無くすものである。
この第７の変形例では、当該厚いメッキ１０ｈとして、Ｓｎめっき、はんだめっき、Ｓｎ−Ｂｉめっき、Ｓｎ−Ａｇメッキ、Ｓｎ−Ｃｕメッキ等を採用できる。ヒートシンク１０の他面（露出面）１２の粗化を無くすことと、はんだ付けができることの両立ができるのであれば、構成材料の組み合わせにこだわる必要はない。
（第３実施形態）
図２５は、本発明の第３実施形態に係る樹脂モールドパッケージタイプの半導体装置３００の概略断面構成を示す図であり、図２６は、この半導体装置３００におけるヒートシンク１０とリードフレーム４０との組み付け状態を示す概略平面図である。なお、図２６における矩形状の破線は、モールド樹脂６０の外形線を示す。
この半導体装置３００は、たとえばＱＦＰ（クワッドフラットパッケージ）、ＳＯＰ（スモールアウトラインパッケージ）などにも適用できる。
ヒートシンク１０は、Ｃｕ、Ｆｅ、Ｍｏ、４２アロイ、コバールなどの金属など、放熱性に優れた材料からなるものである。本例では、ヒートシンク１０は、Ｃｕ板からなり、図２６に示されるように、矩形板状をなす。
また、図２５に示されるように、ヒートシンク１０は、その一面１１と他面１２との間の側面１３に、モールド樹脂６０とヒートシンク１０との密着性を高めるための突起部（コイニング）１４を有する。このような突起部１４を有するヒートシンク１０は、プレス加工などにより形成することができる。
このヒートシンク１０の一面１１側には、半導体チップとしてのＩＣチップ２０が搭載されている。このＩＣチップは、シリコン基板などからなるもので、半導体プロセス技術を用いてトランジスタなどの素子が形成されたものである。
そして、本実施形態では、ヒートシンク１０とＩＣチップ２０とは樹脂製の接着剤３０を介して接着され固定されている。この接着剤３０は、エポキシ系樹脂、ポリイミド樹脂、シリコーン系樹脂などの熱伝導性に優れた樹脂からなり、具体的には、導電性接着剤などからなる。本例では、接着剤３０は、エポキシ系樹脂にＡｇフィラーを混合させた銀ペーストからなる。
また、ヒートシンク１０およびＩＣチップ２０の周囲には、Ｃｕや４２アロイ合金などの金属からなるリードとしてのリードフレーム４０が配置されている。そして、ＩＣチップ２０とリードフレーム４０とは、金やアルミニウムなどからなるワイヤ５０によって結線され電気的に接続されている。
また、ヒートシンク１０とリードフレーム４０とは、図２６に示されるように、ヒートシンク１０の取付部１０ａとリードフレーム４０の取付部４０ａとを重ね合わせ、これらを接合することにより固定されている。
ここでは、リードフレーム４０の取付部４０ａに設けた穴にヒートシンク１０の取付部１０ａの凸部を嵌合し、この凸部をかしめて押しつぶすことにより、かしめ固定部４０ｂが形成されている。すなわち、かしめ固定により両取付部１０ａ、４０ａの接合がなされ、ヒートシンク１０とリードフレーム４０とが一体に固定されている。なお、ヒートシンク１０とリードフレーム４０とは溶接や接着などにより固定してもよい。
そして、モールド樹脂６０は、ヒートシンク１０、ＩＣチップ２０、リードフレーム４０のインナーリード４１およびワイヤ５０を包み込むように封止している。このモールド樹脂６０は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂６０は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。
ここでは、ヒートシンク１０の他面１２側をモールド樹脂６０から露出させており、それによって、放熱性の向上を図っている。また、リードフレーム４０のアウターリード４２がモールド樹脂６０から突出し、このアウターリード４２によって、半導体装置３００と外部基板との接続を可能としている。
この半導体装置３００は、ヒートシンク１０とリードフレーム４０とをかしめ、溶接、接着などにより一体に固定した後、ＩＣチップ２０を接着剤３０を介してヒートシンク１０に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレーム４０の成形やカットなどを行うことにより、製造することができる。
そして、本半導体装置３００は、上記実施形態と同様、モールド樹脂６０から突出するアウターリード４２において、はんだ付けなどにより、たとえば外部基板２００上に実装される。
具体的には、このアウターリード４２を介した外部基板との接続形態、すなわち、本実施形態の半導体装置３００の実装構造は、上記図４、図５に示される外部基板２００への実装構造と同様にできる。
つまり、本半導体装置３００は、リードフレーム４０のアウターリード４２が、上記外部基板のランドにはんだを介して接合されることにより実装することができる。この場合も、当該はんだとしては、上記実施形態と同様に、Ｓｎ−Ａｇ（Ａｇ３．５）系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだなどの上記Ｐｂフリーはんだを用いることができる。
ところで、上述したように、半導体装置３００を実装した際、アウターリード４２が曲がったりすることによりアウターリード４２が正規の位置から位置ずれを起こす場合がある。そこで、品実施形態の半導体装置３００においても、外部基板２００上からアウターリード４２および外部基板２００にレーザ光を当てて、その反射光量の相違で、アウターリード４２を認識し、その位置ずれ検査を行うようにする。
ここで、アウターリード４２における十分な反射光量すなわちリード認識性を確保し、且つ、アウターリード４２と同時に形成されるインナーリード４１とモールド樹脂６０との密着力を確保するためには、アウターリード４２の表面の粗化度合すなわち比表面積を適切な範囲に設定する必要がある。これは上述したように、比表面積については、リード認識性の確保とリード密着力の確保とは、トレードオフの関係にあるためである。
また、ヒートシンク１０とモールド樹脂６０との剥離を極力抑制し、且つ、ヒートシンク１０の露出面である上記他面１２に対してモールド樹脂６０の成型時に樹脂バリが発生し放熱特性が低下するのを防止するためには、ヒートシンク１０の表面の粗化度合すなわち比表面積を適切な範囲に設定する必要がある。これは上述したように、比表面積については、ヒートシンク密着力の確保とバリ取りの確保とは、トレードオフの関係にあるためである。
そこで、本実施形態では、この半導体装置３００において、ヒートシンク１０の表面は、比表面積が１．１３以上１．３２以下であり、アウターリード４２の表面は、比表面積が１．０５以上１．２０以下であるものとしている。
この比表面積は、上記実施形態と同様、原子間力顕微鏡（ＡＦＭ）により測定し画像処理を行うことで求めることができるものであり、その定義は、上記図６を参照して述べたものと同様である。
つまり、比表面積は、図６中の長さａの辺と長さｂの辺からなる四角形の面積（ａ×ｂ）を用い、この四角形内の凹凸面の表面積を（ａ×ｂ）で除した比率として表すことができる。
このようにヒートシンク１０の比表面積およびアウターリード４２の比表面積を、上記範囲に設定するためには、ヒートシンク１０の表面、リードフレーム４０の表面をそれぞれレベルを変えて粗化すればよい。
たとえば、本実施形態においても、上記図１（ｂ）に示されるものと同様に、ヒートシンク１０の表面はメッキ処理が施されたものであり、ヒートシンク１０の母材（ここではＣｕ）の上に、粗化されたＮｉメッキ、比較的薄いＰｄメッキ、比較的薄いＡｕメッキが順次形成されたものとできる。
そして、この場合、上記同様に、公知の方法、たとえば、電解メッキや無電解メッキによるＮｉメッキの成膜時に電流密度や薬液の組成を調整するなどにより粗化を行うことで、粗化されたＮｉメッキを形成することができる。
また、メッキを粗化する方法としては、このように電解メッキや無電解メッキ等のメッキ条件を工夫（メッキ液、電流密度など）して粗化する方法以外にも、メッキ後にエッチングやサンドブラストなどによって、メッキ表面を粗化する方法を採用してもよい。
なお、ヒートシンク１０の粗化方法としては、上記したメッキを粗化する方法以外の方法でもよく、たとえば、上記図２を参照して述べたように、機械加工による粗化（荒研磨、サンドブラストなど）、薬品によるエッチング、レーザー光等による加熱などにより、ヒートシンク素材を直接粗化する方法であってもよい。
さらに、本実施形態においても、上記実施形態と同様に、ヒートシンク１０の母材の表面に形成する膜としては、メッキ以外にも蒸着膜、ＣＶＤ膜、印刷法による膜なども使用できる。
また、リードフレーム４０の表面の粗化については、上述したヒートシンク１０の場合と同様に行うことができる。
リードフレーム４０は、たとえば銅や４２アロイ合金などの通常のリードフレーム材料を母材とし、その表面に、粗化するためのメッキ膜が形成されたものにできる。このメッキ膜は、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成される。
このメッキ膜も、ヒートシンク１０と同様に、リードフレーム４０の下地（母材）より、粗化されたＮｉメッキ、比較的薄いＰｄメッキ、比較的薄いＡｕメッキの３層構造とすることができる。なお、場合によっては、リードフレーム４０のメッキ膜は、最表層のＡｕメッキが無い２層構造であっても良い。
このリードフレーム４０のメッキ膜による粗化も、上記同様に、たとえば、Ｎｉメッキのメッキ成膜時にメッキ条件や薬液成分を調整するなどにより粗化されたＮｉメッキを形成することで行える。
また、リードフレーム４０の場合も、メッキ前のリードフレーム母材またはメッキ後のリードフレーム４０に対して、サンドブラスト等による機械的粗化またはエッチングなどの薬品による化学的粗化を行うことにより、リードフレーム４０の表面の粗化を行ってもよい。
そして、別々に粗化処理がなされそれぞれが上記比表面積の範囲にあるヒートシンク１０、リードフレーム４０をかしめなどによって一体化し、これを上記したような製造工程に用いれば、本実施形態の半導体装置３００ができあがる。
このようにして、本実施形態によれば、ヒートシンク１０と、ヒートシンク１０に搭載されて固定された半導体チップ２０と、半導体チップ２０の周囲に配置され半導体チップ２０と電気的に接続されたリード４０と、半導体チップ２０、ヒートシンク１０、リード４０を包み込むように封止するモールド樹脂６０とを備え、ヒートシンク１０の一部がモールド樹脂６０から露出するとともに、リード４０の一部がアウターリード４２としてモールド樹脂６０から突出している半導体装置において、ヒートシンク１０の表面は、比表面積が１．１３以上１．３２以下であり、アウターリード４２の表面は、比表面積が１．０５以上１．２０以下であることを特徴とする半導体装置３００が提供される。
このようなヒートシンク１０の比表面積の範囲およびアウターリード４２の比表面積の範囲は、図２７に示されるような本発明者らが行った各比表面積についての検討結果を根拠とするものである。
図２７では、横軸にヒートシンク１０およびリードフレーム４０の比表面積（図中、Ｓａ値として示す）、左側の縦軸にせん断強度（単位：ＭＰａ）、右側の縦軸にレーザ反射光量（任意単位）を示している。
そして、せん断強度については、各比表面積の値について複数個得られた結果を白丸にてプロットし、各比表面積について最小値を線で結び、グラフ曲線としている。また、レーザ反射光量については、平均−５σにて黒三角プロットで示してある。
ここで、せん断強度はモールド樹脂６０との密着力を示すもので、このせん断強度が大きいほど密着力が大きい。また、レーザ反射光量はリード認識性を示すもので、このレーザ反射光量が大きいほどリード認識性に優れる。
また、図２７には、実用レベルにおける各種の限界値が示されている。せん断強度すなわち密着力については、ヒートシンク１０の密着力の下限値としての「ヒートシンク密着力下限値」が示され、レーザ反射光量すなわちリード認識性については、アウターリード４２のリード認識可能な下限値としての「リード認識下限値」が示されている。
さらに、比表面積については、次のような各限界値が示されている。
「ばり取り限界値」：ヒートシンク１０の露出面１２に発生した樹脂バリの除去可能なせん断強度の上限値に対応した比表面積の値、
「ヒートシンク密着力限界値」：ヒートシンク１０における上記「ヒートシンク密着力下限値」に対応した比表面積の値、
「リード密着力下限値」：インナーリード４１におけるモールド樹脂６０との剥離防止可能なせん断強度の下限値に対応した比表面積の値、
「リード認識限界」：アウターリード４２における上記「リード認識下限値」に対応した比表面積の値、これらが示されている。
図２７に示されるように、ヒートシンク１０の比表面積が１．１３未満であると、ヒートシンク１０とモールド樹脂６０との密着力が不十分なため剥離が発生しやすくなり、１．３２よりも大きいと、密着力が大きすぎてヒートシンク１０の露出面である上記他面１２における樹脂バリが発生し、付着した樹脂バリを除去しにくくなる。
このように、ヒートシンク１０の比表面積を１．１３以上１．３２以下とすることにより、モールド樹脂６０とヒートシンク１０との剥離を極力抑制可能な密着力を確保しつつ、ヒートシンク１０の露出面における樹脂バリを適切に防止することができる。
また、図２７に示されるように、アウターリード４２の比表面積が１．０５未満であると、インナーリード４１とモールド樹脂６０との密着力が不十分なため剥離が発生しやすくなる。
ここで、ヒートシンク１０とモールド樹脂６０との密着性が確保されることで、インナーリード４１はヒートシンク１０に比べて小さな密着力すなわち小さな比表面積で密着性を確保することができる。また、アウターリード４２の比表面積が１．２０よりも大きいと、アウターリード４２における反射光量が不十分なものとなってリード認識性を確保することができない。
つまり、アウターリード４２の比表面積を１．０５以上１．２０以下とすることにより、アウターリード４２におけるリード認識性の確保と、インナーリード４１も同程度の比表面積となるため、インナーリード４１とモールド樹脂６０との密着力を確保して両者の剥離を抑制できる。
このように、本実施形態の半導体装置３００、ヒートシンク１０の比表面積を１．１３以上１．３２以下とし、且つ、アウターリード４２の比表面積を１．０５以上１．２０以下とすることにより、ヒートシンク１０、半導体チップ２０およびリード４０をモールド樹脂６０で包み込むように封止してなる半導体装置３００において、ヒートシンク１０とモールド樹脂６０との剥離を極力抑制することができるとともに、ヒートシンク１０の露出面における樹脂バリを適切に防止することができ、さらに、リード認識性の確保とリード密着力の確保との両立を実現することができる。
そして、このような効果を奏する本実施形態の半導体装置３００によれば、実装の際にアウターリード４２の位置ずれを的確に検出することができ、樹脂バリがなく放熱性に優れるとともに、ヒートシンク１０およびインナーリード４１とモールド樹脂６０との剥離を極力防止した信頼性の高い半導体装置を提供することができる。
また、本実施形態の半導体装置３００においては、上記図２５に示されるように、ヒートシンク１０は、その表面から突出する突起部１４を有し、この突起部１４がモールド樹脂６０に食い込んでいることも特徴のひとつである。それによれば、モールド樹脂６０とヒートシンク１０との密着性を高めることができる。
また、本実施形態の半導体装置３００においては、半導体チップ２０は、ヒートシンク１０に樹脂製の接着剤３０を介して接着され固定されていることも特徴のひとつであり、さらに、この接着剤３０および上記モールド樹脂６０がエポキシ系樹脂からなるものにできることも特徴のひとつである。
また、本実施形態の半導体装置３００は、もともと別々に形成されるヒートシンク１０およびリードフレーム４０における個々の製造工程において、ヒートシンク１０、リードフレーム４０のそれぞれの比表面積を上記範囲に設定すればよく、その後は、特に製造工程の追加等を行うことなく製造できるため、従来に比べて、実質的にコストアップすることなく、製造可能である。
（他の実施形態）
なお、上記実施形態では、ＩＣチップ２０とリードフレーム４０との電気的な接続は、ボンディングワイヤ５０で行っていたが、それ以外の方法で行ってもよい。
また、ヒートシンク１０の側面１３には突起部（コイニング）１４が無いものであってもよい。また、突起部１４の形状は、上記図示例に限定されるものではなく、モールド樹脂６０との密着性を向上させるような形状であればかまわない。
また、ヒートシンク１０の表面をメッキで構成する場合には、上記したメッキに限定されるものではなく、種々の材質のメッキや積層構成を採用できる。
要するに、本発明は、ヒートシンクと、ヒートシンクの一面側に搭載されて固定された半導体チップと、半導体チップの周囲に配置され半導体チップと電気的に接続されたリードと、半導体チップ、ヒートシンク、リードを包み込むように封止するモールド樹脂とを備える半導体装置において、ヒートシンクの比表面積やリードフレームの比表面積を上記した各範囲に設定したことを要部とするものであり、それ以外の部分については、適宜設計変更が可能である。
（ａ）は、本発明の第１実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面図であり、（ｂ）は、（ａ）中のＡ部拡大図である。 ヒートシンク素材を直接粗化したヒートシンクを示す概略断面図である。 上記第１実施形態のヒートシンクの他の例を示す概略断面図である。 図１に示される半導体装置の実装構造の一例を示す概略断面図である。 図１に示される半導体装置の実装構造のもう一つの例を示す概略断面図である。 粗化されたヒートシンクの表面形状を模式的に示す図である。 ヒートシンクの比表面積とモールド樹脂の密着強度との関係について調査した結果を示す図である。 ヒートシンクの比表面積に対するヒートシンクとモールド樹脂との間の剥離率の関係について調査した結果を示す図である。 ヒートシンクの比表面積に対するヒートシンクと接着剤との間の剥離率の関係について調査した結果を示す図である。 ヒートシンクの比表面積とモールド樹脂の樹脂クラック発生率との関係について調査した結果を示す図である。 上記実施形態の変形例としてのリードフレームを用いたＱＦＮ構造を有する半導体装置を示す概略断面図である。 上記第１実施形態の変形例としてのパワーモジュールとしての半導体装置を示す概略断面図である。 本発明の第２実施形態に係るヒートシンクの概略断面図である。 上記第２実施形態におけるＮｉ／Ｐｄ／Ａｕメッキの方法を示す図である。 上記第２実施形態におけるヒートシンクに対して部分的に粗化Ｎｉメッキを形成する方法を示す図である。 図１５に示される粗化Ｎｉメッキを形成する方法の詳細を示す図である。 ヒートシンクの個片化方法を示す図である。 上記第２実施形態の第１の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第２の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第３の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第４の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第５の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第６の変形例としてのヒートシンクの概略断面図である。 上記第２実施形態の第７の変形例としてのヒートシンクの概略断面図である。 本発明の第３実施形態に係る樹脂モールドパッケージタイプの半導体装置の概略断面図である。 図２５に示される半導体装置におけるヒートシンクとリードフレームとの組み付け状態を示す概略平面図である。 比表面積とせん断強度およびレーザ反射光量との関係を示す図である。 従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。
符号の説明
１０…ヒートシンク、１１…ヒートシンクの一面、１２…ヒートシンクの他面、
１３…ヒートシンクの側面、１４…ヒートシンクの突起部、
２０…半導体チップとしてのＩＣチップ、３０…樹脂製の接着剤、
４０…リードとしてのリードフレーム、４２…アウターリード、
６０…モールド樹脂。

Claims (11)

  1. ヒートシンク（１０）と、
    前記ヒートシンク（１０）の一面（１１）側に搭載されて固定された半導体チップ（２０）と、
    前記半導体チップ（２０）の周囲に配置され前記半導体チップ（２０）と電気的に接続されたリード（４０）と、
    前記半導体チップ（２０）、前記ヒートシンク（１０）、前記リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える半導体装置において、
    前記ヒートシンク（１０）の表面のうち前記一面（１１）および前記一面（１１）と前記他面（１２）との間の側面（１３）は、比表面積が１．３５以上であることを特徴とする半導体装置。
  2. 前記ヒートシンク（１０）は、前記側面（１３）に当該側面（１３）から突出する突起部（１４）を有するものであり、
    前記側面（１３）においては前記一面（１１）との境界から前記突起部（１４）までの間の部位が、比表面積が１．３５以上となっていることを特徴とする請求項１に記載の半導体装置。
  3. ヒートシンク（１０）と、
    前記ヒートシンク（１０）の一面（１１）側に搭載されて固定された半導体チップ（２０）と、
    前記半導体チップ（２０）の周囲に配置され前記半導体チップ（２０）と電気的に接続されたリード（４０）と、
    前記半導体チップ（２０）、前記ヒートシンク（１０）、前記リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える半導体装置において、
    前記ヒートシンク（１０）の表面のうち少なくとも前記一面（１１）は、比表面積が１．３５以上であることを特徴とする半導体装置。
  4. 前記半導体チップ（２０）は、前記ヒートシンク（１０）の前記一面（１１）に樹脂製の接着剤（３０）を介して接着され固定されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記接着剤（３０）は、エポキシ系樹脂であることを特徴とする請求項４に記載の半導体装置。
  6. 前記モールド樹脂（６０）は、エポキシ系樹脂であることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
  7. ヒートシンク（１０）と、
    前記ヒートシンク（１０）に搭載されて固定された半導体チップ（２０）と、
    前記半導体チップ（２０）の周囲に配置され前記半導体チップ（２０）と電気的に接続されたリード（４０）と、
    前記半導体チップ（２０）、前記ヒートシンク（１０）、前記リード（４０）を包み込むように封止するモールド樹脂（６０）とを備え、
    前記ヒートシンク（１０）の一部が前記モールド樹脂（６０）から露出するとともに、前記リード（４０）の一部がアウターリード（４２）として前記モールド樹脂（６０）から突出している半導体装置において、
    前記ヒートシンク（１０）の表面は、比表面積が１．１３以上１．３２以下となっており、
    前記アウターリード（４２）の表面は、比表面積が１．０５以上１．２０以下となっていることを特徴とする半導体装置。
  8. 前記ヒートシンク（１０）は、その表面から突出する突起部（１４）を有し、この突起部（１４）が前記モールド樹脂（６０）に食い込んでいることを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体チップ（２０）は、前記ヒートシンク（１０）に樹脂製の接着剤（３０）を介して接着され固定されていることを特徴とする請求項７または８に記載の半導体装置。
  10. 前記接着剤（３０）は、エポキシ系樹脂であることを特徴とする請求項９に記載の半導体装置。
  11. 前記モールド樹脂（６０）は、エポキシ系樹脂であることを特徴とする請求項７ないし１０のいずれか１つに記載の半導体装置。
JP2005085575A 2004-08-06 2005-03-24 半導体装置 Pending JP2006222406A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005085575A JP2006222406A (ja) 2004-08-06 2005-03-24 半導体装置
US11/196,355 US7294912B2 (en) 2004-08-06 2005-08-04 Semiconductor device
KR1020050071981A KR100720607B1 (ko) 2004-08-06 2005-08-05 반도체장치
DE102005036996.0A DE102005036996B4 (de) 2004-08-06 2005-08-05 Halbleitervorrichtung
KR1020070028246A KR20070046804A (ko) 2004-08-06 2007-03-22 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004230868 2004-08-06
JP2005005315 2005-01-12
JP2005085575A JP2006222406A (ja) 2004-08-06 2005-03-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2006222406A true JP2006222406A (ja) 2006-08-24

Family

ID=35756606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085575A Pending JP2006222406A (ja) 2004-08-06 2005-03-24 半導体装置

Country Status (4)

Country Link
US (1) US7294912B2 (ja)
JP (1) JP2006222406A (ja)
KR (2) KR100720607B1 (ja)
DE (1) DE102005036996B4 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
DE102008061636A1 (de) 2007-12-14 2009-06-18 Denso Corp., Kariya-shi Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2010503189A (ja) * 2006-09-28 2010-01-28 聯發科技股▲ふん▼有限公司 電子装置
US7977162B2 (en) 2007-07-31 2011-07-12 Seiko Epson Corporation Semiconductor device, method for the same, and heat radiator
JP2012059927A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
JP4926726B2 (ja) * 2007-01-15 2012-05-09 ローム株式会社 半導体装置
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
WO2010050067A1 (ja) * 2008-10-31 2010-05-06 電気化学工業株式会社 発光素子パッケージ用基板及び発光素子パッケージ
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
TWI394298B (zh) * 2010-01-29 2013-04-21 Advanced Optoelectronic Tech 半導體發光元件封裝結構
US20120094438A1 (en) * 2010-04-02 2012-04-19 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US9029200B2 (en) * 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101375192B1 (ko) * 2012-02-03 2014-03-17 삼성테크윈 주식회사 리드 프레임의 에폭시 블리드 아웃 방지 방법
DE102013217888A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
US10001442B2 (en) * 2013-06-13 2018-06-19 The Regents Of The University Of California Optical fiber-based hybrid SERS platform for in vivo detection of bio-molecules
US9949378B2 (en) * 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
KR101703724B1 (ko) * 2015-12-09 2017-02-07 현대오트론 주식회사 파워 모듈 패키지
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP6605382B2 (ja) * 2016-03-30 2019-11-13 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP7145403B2 (ja) * 2017-04-27 2022-10-03 三菱瓦斯化学株式会社 支持体及びそれを用いた半導体素子実装基板の製造方法
US10658277B2 (en) * 2017-08-08 2020-05-19 UTAC Headquarters Pte. Ltd. Semiconductor package with a heat spreader and method of manufacturing thereof
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10237694A (ja) * 1997-02-24 1998-09-08 Kobe Steel Ltd 樹脂密着性に優れるリードフレーム用銅合金材の製造方法
JPH10270629A (ja) * 1997-03-27 1998-10-09 Nikko Kinzoku Kk 樹脂密着性に優れた鉄合金材
JP2000083917A (ja) * 1998-09-16 2000-03-28 Nec Corp 多誘導心電図送信機及びその受信機
JP2002368165A (ja) * 2001-06-11 2002-12-20 Denso Corp 樹脂封止型半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507343B2 (ja) 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JP3018571B2 (ja) 1991-05-31 2000-03-13 松下電工株式会社 低周波治療器
US5473138A (en) 1993-07-13 1995-12-05 Singh; Rajiv K. Method for increasing the surface area of ceramics, metals and composites
KR970010673B1 (ko) 1994-03-24 1997-06-30 아남산업 주식회사 반도체용 방열판 표면구조
JP3842356B2 (ja) 1996-12-18 2006-11-08 ローム株式会社 半導体装置、およびその製造方法
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JPH10313081A (ja) 1997-05-12 1998-11-24 Mitsui High Tec Inc 半導体装置およびその製造方法
EP0987747A1 (en) 1998-09-17 2000-03-22 STMicroelectronics S.r.l. Process for improving the adhesion between metal and plastic in containment structures for electronic semiconductor devices
JP4151128B2 (ja) 1998-10-09 2008-09-17 イビデン株式会社 電子部品搭載用基板に用いる放熱板の製造方法
JP2004221478A (ja) 2003-01-17 2004-08-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
US7148564B2 (en) * 2004-02-17 2006-12-12 Delphi Technologies, Inc. Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10237694A (ja) * 1997-02-24 1998-09-08 Kobe Steel Ltd 樹脂密着性に優れるリードフレーム用銅合金材の製造方法
JPH10270629A (ja) * 1997-03-27 1998-10-09 Nikko Kinzoku Kk 樹脂密着性に優れた鉄合金材
JP2000083917A (ja) * 1998-09-16 2000-03-28 Nec Corp 多誘導心電図送信機及びその受信機
JP2002368165A (ja) * 2001-06-11 2002-12-20 Denso Corp 樹脂封止型半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503189A (ja) * 2006-09-28 2010-01-28 聯發科技股▲ふん▼有限公司 電子装置
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
US7977162B2 (en) 2007-07-31 2011-07-12 Seiko Epson Corporation Semiconductor device, method for the same, and heat radiator
DE102008061636A1 (de) 2007-12-14 2009-06-18 Denso Corp., Kariya-shi Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008061636B4 (de) 2007-12-14 2020-06-25 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2012059927A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102005036996B4 (de) 2018-05-03
KR100720607B1 (ko) 2007-05-21
US20060027900A1 (en) 2006-02-09
DE102005036996A1 (de) 2006-09-28
KR20070046804A (ko) 2007-05-03
KR20060050290A (ko) 2006-05-19
US7294912B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
JP2006222406A (ja) 半導体装置
US20210143089A1 (en) Semiconductor package with wettable flank
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
JP5893826B2 (ja) リードフレーム及びその製造方法
WO2015151273A1 (ja) 半導体装置
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP2008098478A (ja) 半導体装置及びその製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP2007287765A (ja) 樹脂封止型半導体装置
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2006303215A (ja) 樹脂封止型半導体装置
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
KR20050002601A (ko) 반도체 패키지용 리드 프레임
JP2006245478A (ja) 半導体装置
US20090283897A1 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
EP0384586A2 (en) High reliability plastic package for integrated circuits
JP2015153987A (ja) モールドパッケージ
JP4931835B2 (ja) 半導体装置
JP2006147918A (ja) 半導体装置
JPH0590465A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019