JP2008103455A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008103455A
JP2008103455A JP2006283393A JP2006283393A JP2008103455A JP 2008103455 A JP2008103455 A JP 2008103455A JP 2006283393 A JP2006283393 A JP 2006283393A JP 2006283393 A JP2006283393 A JP 2006283393A JP 2008103455 A JP2008103455 A JP 2008103455A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
leads
roughened
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006283393A
Other languages
English (en)
Inventor
Shiro Okada
史朗 岡田
Ryoichi Shigematsu
亮一 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006283393A priority Critical patent/JP2008103455A/ja
Priority to US11/874,223 priority patent/US20080093716A1/en
Publication of JP2008103455A publication Critical patent/JP2008103455A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームと樹脂の密着性を維持しつつ、クラックの発生を防ぎ、かつ実装時の半田漏れ性の低下を防ぐことができる信頼性の高い半導体装置を提供する。
【解決手段】粗化された上面１５ａと側面１５ｂ、および粗化されていない下面１５ｃを有するアイランド部１５、ならびにインナーリード１２が粗化され、かつアウターリード１３が粗化されていない複数のリードを有するリードフレーム１１と、リードフレーム１１のアイランド部１５の上面１５ａに載置された半導体チップ１９と、半導体チップ１９の上面に設けられた複数の電極パッド２１と、複数の電極パッド２１と複数のインナーリード１２を接続する複数のワイヤ２３と、半導体チップ１９を封止する樹脂２５と、を備える。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、リードフレームを用いた樹脂封止型半導体装置およびその製造方法に関する。
図５に示される、従来の半導体装置７は、リードフレーム１と、リードフレーム１のアイランド部２に接着剤３を介して載置された半導体チップ４と、半導体チップ４の複数の電極とリードフレーム１の複数のリードをそれぞれ接続する複数のワイヤ５と、半導体チップ４を封止する樹脂６と、を含む。
従来の半導体装置７において、アンカー効果が得られないために、モールド内の広い範囲で剥離が発生する危険性があった。そのため、樹脂６とリードフレーム１との密着性を上げるために、図６に示すように、従来の半導体装置１０のリードフレーム１の表面の全面を粗化めっき層８で粗化する手法が用いられるようになってきた。全面粗化することにより、アンカー効果が得られ、剥離は生じ難くなる。
また、特許文献１に記載された半導体装置は、リードフレーム１の一面全体をプラズマクリーニングすることによって粗化することで、ノンリード型半導体装置の外部電極端子と封止体との密着性を向上させている。あるいは、プレスによって、リードフレームのリードおよびタブ吊りリードの表面を凹凸面に変形させている。
特開２００３−１５８２３４号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
従来の半導体装置１０のようにリードフレーム１のアウターリードまで粗化されていると、半田濡れ性が低下してしまう。
本発明によれば、粗化された上面と側面、および粗化されていない下面を有するアイランド部、ならびにインナーリード部が粗化され、かつアウターリード部が粗化されていない複数のリードを有するリードフレームと、
前記リードフレームの前記アイランド部の前記上面に載置された半導体チップと、
前記半導体チップの上面に設けられた複数の電極パッドと、
前記複数の電極パッドと前記複数のリードを接続する複数のワイヤと、
前記半導体チップを封止する樹脂と、
を備える半導体装置が提供される。
この発明によれば、アイランド部の上面および側面、ならびにインナーリード部の複数のリードを粗化することで、樹脂との密着性を保つことができ、剥離によるボンディングワイヤ接合部の亀裂の発生や、水分浸入による信頼性劣化を防止できる。一方、アイランド部の下面を粗化しないことで、アイランド部の下面を樹脂から剥離させることで、アイランドコーナー部に応力が集中せず、応力を逃すことらクラック発生を防止することができる。また、アウターリード部の複数のリードは粗化しないので、半導体装置を基板に実装する際のリード間位置合わせ時に、電子顕微鏡での画像認識が取り易い。さらに半田濡れ性も向上する。また、モールドの内側のみを粗化するので、樹脂封止時に樹脂のバリが発生するなどの不具合を生じない。このように信頼性の高い半導体装置が提供される。
以上、本発明の構成について説明したが、本発明は、これに限られず様々な態様を含む。
たとえば、本発明によれば、インナーリード部とアウターリード部を有する複数のリードおよびアイランド部を有するリードフレームを準備する工程と、
前記リードフレームの前記複数のリードの前記インナーリード部および前記アイランド部の上面と側面以外をマスクする工程と、
前記複数のリードの前記インナーリード部および前記アイランド部の前記上面と前記側面を粗化する工程と、
前記粗化されたリードフレームの前記アイランド部の前記上面に半導体チップを載置する工程と、
前記半導体チップの上面に設けられた複数の電極パッドと前記粗化された複数のリードの前記インナーリード部を接続する工程と、
前記半導体チップを樹脂で封止する工程と、を含む半導体装置の製造方法が提供される。
本発明によれば、リードフレームと樹脂の密着性を維持しつつ、クラックの発生を防ぎ、かつ実装時の半田漏れ性の低下を防ぐことができる高い信頼性を有する半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明の実施の形態に係る半導体装置を模式的に示す断面図である。本実施形態の半導体装置１００は、粗化された上面１５ａと側面１５ｂ、および粗化されていない下面１５ｃを有するアイランド部１５、ならびにインナーリード部（インナーリード１２）が粗化され、かつアウターリード部（アウターリード１３）が粗化されていない複数のリードを有するリードフレーム１１と、リードフレーム１１のアイランド部１５の上面１５ａに載置された半導体チップ１９と、半導体チップ１９の上面１９ａに設けられた複数の電極パッド２１と、複数の電極パッド２１と複数のリード（インナーリード１２）を接続する複数のワイヤ２３と、半導体チップ１９を封止する樹脂２５と、を備える。
なお、以下の図において、本発明の本質に関わらない部分の構成については省略してある。
詳細には、本実施形態の半導体装置１００において、リードフレーム１１は、アイランド部１５と、インナーリード１２と、アウターリード１３とを含む。本発明は、膨張係数が大きい銅リードフレームや、樹脂との密着性が一般的に劣るパラジウムめっきリードフレームに対して特に有効である。
めっき層を形成する際、リードフレーム１１の表面側に、図２（ａ）に示す表面用マスクシート４１を対面させ、リードフレーム１１の裏面側に、図２（ｂ）に裏面用マスクシート４３を対面させて、両側から挟み、めっきしたい部分のみを露出させ、他の部分はマスクしてめっき処理を行う。表面用マスクシート４１および裏面用マスクシート４３は、たとえばゴムシートからなる。
図２（ａ）に示すように、表面用マスクシート４１は、リードフレーム１１のインナーリード１２と、アイランド部１５と、吊りピン２７と、が露出するように矩形の開口部４２が形成されている。また、図２（ｂ）に示すように、裏面用マスクシート４３は、リードフレーム１１のインナーリード１２および吊りピン２７のみが露出するように、矩形の開口部４４の中にアイランド部１５をマスクする形状を有するアイランド部マスク４５と、アイランド部マスク４５を開口部４４内に保持するための吊り部４７と、が形成されている。
表面用マスクシート４１および裏面用マスクシート４３で両側から把持されたリードフレーム１１をリフロー処理する。これにより、リードフレーム１１のインナーリード１２は全面に粗化めっき層１７が形成され、リードフレーム１１のアイランド部１５の上面１５ａおよび側面１５ｂに粗化めっき層１７が形成される。一方、マスクされていたアイランド部１５の下面１５ｃには粗化めっき層１７が形成されない。
粗化めっき層１７は、リードフレーム１１の表面にはじめに形成されるニッケルの平滑なめっき層と、その平滑なめっき層の上に形成されるニッケルの粗化めっき層と、その粗化めっき層の上に形成されるパラジウム層と、そのパラジウム層の上に形成される金めっき層と、を含む。めっきは電解めっきで行い、粗化めっき層を形成するためのめっき条件としては、たとえば、電流密度を高くするとともに、めっき液の金属密度を高くするのが好ましい。さらに、同めっき条件で、めっき時間を長くすることでめっき層を厚くするとより好ましい。
次に、本実施形態の半導体装置１００の製造方法について、図３を用いて以下に説明する。図３（ａ）〜図３（ｆ）は、本実施形態の半導体装置１００の各製造工程における断面図である。
本実施形態の半導体装置１００の製造方法は、インナーリード部（インナーリード１２）とアウターリード部（アウターリード１３）を有する複数のリードおよびアイランド部１５を有するリードフレーム１１を準備する工程（図３（ａ））と、リードフレーム１１の複数のリードのインナーリード部（インナーリード１２）およびアイランド部１５の上面１５ａと側面１５ｂ以外をマスクする工程（図３（ｂ））と、複数のリードのインナーリード部（インナーリード１２）およびアイランド部１５の上面１５ａと側面１５ｂを粗化する工程（図３（ｃ））と、粗化されたリードフレーム１１のアイランド部１５の上面１５ａに半導体チップ１９を載置する工程（図３（ｄ））と、半導体チップ１９の上面１９ａに設けられた複数の電極パッド２１と粗化された複数のリードのインナーリード部（インナーリード１２）を接続する工程（図３（ｅ））と、半導体チップ１９を樹脂２５で封止する工程（図３（ｆ））と、を含む。
詳細には、図３（ａ）に示すように、はじめに、リードフレーム１１を準備する。本実施形態において、リードフレーム１１は、銅リードフレームである。本発明は、室温〜３００℃における膨張係数が大きい、たとえば、１６ｐｐｍ以上かつ２２ｐｐｍ以下、好ましくは約１６．５ｐｐｍの銅リードフレームに対して有効である。あるいは、本発明は、樹脂２５との密着性が一般的に劣るパラジウムめっきリードフレームに対して特に有効である。
次に、図３（ｂ）に示すように、リードフレーム１１の表面側に表面用マスクシート４１、リードフレーム１１の裏面側に裏面用マスクシート４３を対面させてリードフレーム１１を挟んで把持する。リードフレーム１１のインナーリード１２の全面と、リードフレーム１１のアイランド部１５の上面１５ａと側面１５ｂが露出された状態となる。このようにマスクすることにより、リードフレーム１１の全面を粗化するのではなく、モールドの内側だけを粗化する。このとき、モールド金型のズレのバラツキなどを考慮して粗化エリアを設定する。
次に、図３（ｃ）に示すように、リードフレーム１１のインナーリード１２の全面と、リードフレーム１１のアイランド部１５の上面１５ａと側面１５ｂに粗化めっき層１７を形成する。粗化めっき層１７の形成については、上述した通りである。なお、第３層のパラジウムめっきおよび第４層の金めっきは、図３（ｄ）に示すように、表面用マスクシート４１および裏面用マスクシート４３を取り外した後に行う。
粗化されていない平滑な表面（アイランド部１５の下面１５ｃ、アウターリード１３の表面）と、粗化めっき層１７が形成されて粗化された表面（アイランド部１５の上面１５ａ、側面１５ｂ、インナーリード１２の表面）と、の、比表面積比は、１（平滑面）：１．２５（粗化面）程度となる。表面粗さ（Ｒａ）は、実測値において、２９．４ｎｍ〜１０８．９ｎｍであった。好ましくは、粗化されていない表面に対する粗化された表面の比表面積比率は、１．１５以上である。このように粗化された表面の方が、粗化されていない表面よりも表面粗さが大きい。
あるいは、他の実施形態において、リードフレーム１１をエッチングして粗化した後、ニッケルめっき層、パラジウムめっき層、金めっき層を形成することもできる。これにより、リードフレーム１１のアイランド部１５の上面１５ａ、側面１５ｂ、およびリードフレーム１１のインナーリード１２の表面が粗化される。
次に、図３（ｄ）に示すように、表面用マスクシート４１および裏面用マスクシート４３を取り外し、リードフレーム１１のアイランド部１５の上面１５ａに半導体チップ１９を接着剤２０を介して載置する。
次に、図３（ｅ）に示すように、半導体チップ１９の複数の電極パッド２１上にバンプ２２をそれぞれ形成し、バンプ２２を介して金細線などのワイヤ２３を用いてリードフレーム１１の対応するインナーリード１２にワイヤボンディングする。そして、図３（ｆ）に示すように、半導体チップ１９、ワイヤ２３、リードフレーム１１のアイランド部１５およびインナーリード１２を含むように樹脂２５で封止する。樹脂２５は、一般的なエポキシ樹脂を用いることもできるが、本発明では、樹脂２５として、安価で密着性が劣る封止剤であるビフェニール系樹脂を用いることができ、信頼性を保つことができる。その後、リードフレーム１１のアウターリード１３を所定の形状に成形し、図１の半導体装置１００が完成する。
このようにして製造された半導体装置１００において、樹脂２５と粗化されたリードフレーム１１との密着性について実験した結果、粗化されていないリードフレーム１１の場合に比較して、良好な密着性が得られた。アイランド部１５の上面１５ａおよび側面１５ｂ、並びに、インナーリード１２の表面を粗化することで、樹脂２５との密着性を保つことができ、剥離によるボンディングワイヤ接合部の亀裂の発生や、水分浸入による信頼性劣化を防止できる。
また、図６に示す従来の半導体装置において、リードフレーム１の表面の全面を粗化した場合、半導体装置１０にかかる応力がアイランド部２のコーナー部に集中し、温度サイクル試験時にクラックを生じてしまう可能性があった。しかし、本実施形態の半導体装置１００によれば、アイランド部１５の下面１５ｃを粗化せずに、下面１５ｃを樹脂２５から剥離させることで、アイランドコーナー部に応力が集中せず、応力を逃すことでクラック発生を防止することができ、信頼性が向上する。
また、図６の従来の半導体装置１０においては、基板実装時に半導体装置１０の表面を電子顕微鏡で画像を観察しながらリード間の位置合わせを行うが、全面粗化された半導体装置１０では、画像の品質が低下し、認識が困難になっていた。しかし、本実施形態の半導体装置１００によれば、リードフレーム１１のアウターリード１３は粗化されていないため、半導体装置１００を基板に実装する際のリード間位置合わせ時に、電子顕微鏡での画像認識が取り易い。さらに半田濡れ性も向上する。また、モールドの内側のみを粗化するので、樹脂封止時に樹脂のバリが発生するなどの不具合を生じない。また、密着性を得るために高価な特殊エポキシなどを使用する必要がなく、安価な汎用封止材を用いることができる。
また、本発明に係る半導体装置は、温度サイクル時に応力が集中し易い極小のアイランド部を有する半導体装置に対しても有効である。図４に、極小アイランド部５５と対面する半導体チップ１９の下面の面積より小さい上面の面積を有する極小アイランド部５５を有するリードフレーム１１を用いた半導体装置１１０を示す。
半導体装置１１０においても、上記実施の形態の半導体装置１００と同様な効果を奏することができる。
表１に、本発明に係る半導体装置と従来の半導体装置におけるインナーリードボンディング部の剥離発生数および樹脂クラック発生数を比較実験した結果を示す。
Figure 2008103455
図１の通常アイランド品の半導体装置において、粗化を行わない従来の半導体装置では、インナーリードボンディング部における剥離が２２製品中全２２製品で発生した。樹脂クラック発生はなかった。また、全面粗化を行った半導体装置では、樹脂クラックが４製品中全４製品で発生した。インナーリードボンディング部における剥離発生はなかった。一方、本発明のアイランド部１５の下面１５ｃを粗化しない半導体装置１００では、インナーリード１２ボンディング部における剥離および樹脂２５クラックがともに発生しなかった。図４の極小アイランド半導体装置１１０も同様の結果となった。このように、本発明によれば、信頼性の高い半導体装置が提供されることとなる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、他の実施形態の半導体装置において、アイランド部１５の下面１５ｃは、中央部に粗化された領域を含むことができる。この粗化領域は、アイランド部１５の周縁部から均等に内方に形成されるのが好ましい。アイランド部１５の面積が広い半導体装置１００の場合に、アイランド部１５の下面１５ｃの全面を粗化せずに、樹脂２５から剥離させると、樹脂２５とアイランド部１５の下面１５ｃとの間の隙間が大きくなり半導体装置１００が膨張してしまうという問題が生じる。
この構成よれば、アイランド部１５の下面１５ｃの中央部の粗化領域により樹脂２５とアイランド部１５の下面１５ｃが部分的に密着するので、半導体装置１００の膨張を防ぐことができ、かつアイランド部１５の下面１５ｃの周縁部は粗化されないので樹脂２５から剥離させることで、アイランドコーナー部には応力が集中せず、応力を逃すことができ、クラック発生を防止することができる。
本発明の実施の形態に係る半導体装置を模式的に示した断面図である。 図１の半導体装置をマスクする工程を説明するための平面図である。 図１の半導体装置の製造工程を説明するための断面図である。 本発明の実施の形態に係る半導体装置を模式的に示した断面図である。 従来の半導体装置を模式的に示した断面図である。 従来の半導体装置を模式的に示した断面図である。
符号の説明
１１ リードフレーム
１２ インナーリード
１３ アウターリード
１５ アイランド部
１５ａ 上面
１５ｂ 側面
１５ｃ 下面
１７ 粗化めっき層
１９ 半導体チップ
１９ａ 上面
２０ 接着剤
２１ 電極パッド
２２ バンプ
２３ ワイヤ
２５ 樹脂
２７ 吊りピン
４１ 表面用マスクシート
４２ 開口部
４３ 裏面用マスクシート
４４ 開口部
４５ アイランド部マスク
４７ 吊り部
５５ 極小アイランド部
１００ 半導体装置
１１０ 半導体装置

Claims (7)

  1. 粗化された上面と側面、および粗化されていない下面を有するアイランド部、ならびにインナーリード部が粗化され、かつアウターリード部が粗化されていない複数のリードを有するリードフレームと、
    前記リードフレームの前記アイランド部の前記上面に載置された半導体チップと、
    前記半導体チップの上面に設けられた複数の電極パッドと、
    前記複数の電極パッドと前記複数のリードを接続する複数のワイヤと、
    前記半導体チップを封止する樹脂と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記リードフレームは、前記アイランド部の前記上面と前記側面、および前記複数のリードの前記インナーリード部の表面に形成された粗化めっき層を有する半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記粗化されていない前記アイランド部の前記下面および前記複数のリードの前記アウターリード部に対する、前記粗化された前記アイランド部の前記上面と前記側面、および前記複数のリードの前記インナーリード部の表面の比表面積比率は、１．１５以上である半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記リードフレームは、膨張係数が１６ｐｐｍ以上かつ２２ｐｐｍ以下の銅リードフレームである半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記アイランド部の前記下面は、中央部に粗化された領域を含む半導体装置。
  6. インナーリード部とアウターリード部を有する複数のリードおよびアイランド部を有するリードフレームを準備する工程と、
    前記リードフレームの前記複数のリードの前記インナーリード部および前記アイランド部の上面と側面以外をマスクする工程と、
    前記複数のリードの前記インナーリード部および前記アイランド部の前記上面と前記側面を粗化する工程と、
    前記粗化されたリードフレームの前記アイランド部の前記上面に半導体チップを載置する工程と、
    前記半導体チップの上面に設けられた複数の電極パッドと前記粗化された複数のリードの前記インナーリード部を接続する工程と、
    前記半導体チップを樹脂で封止する工程と、を含む半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記マスクをする工程は、前記アイランド部の前記上面と前記側面および中央部、ならびに前記複数のリードの前記アウターリード部以外をマスクする工程を含む半導体装置の製造方法。
JP2006283393A 2006-10-18 2006-10-18 半導体装置および半導体装置の製造方法 Pending JP2008103455A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006283393A JP2008103455A (ja) 2006-10-18 2006-10-18 半導体装置および半導体装置の製造方法
US11/874,223 US20080093716A1 (en) 2006-10-18 2007-10-18 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283393A JP2008103455A (ja) 2006-10-18 2006-10-18 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008103455A true JP2008103455A (ja) 2008-05-01

Family

ID=39317130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283393A Pending JP2008103455A (ja) 2006-10-18 2006-10-18 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080093716A1 (ja)
JP (1) JP2008103455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267730A (ja) * 2009-05-13 2010-11-25 Hitachi Cable Precision Co Ltd リードフレーム、半導体装置、及びリードフレームの製造方法
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864056A (ja) * 1981-10-13 1983-04-16 Nec Corp 半導体装置
JPH01102947A (ja) * 1987-10-15 1989-04-20 Hitachi Ltd 樹脂封止型半導体デバイスおよびリードフレーム
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JP2000031371A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp リードフレームおよびそれを用いて構成された半導体装置
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2005333156A (ja) * 2005-07-13 2005-12-02 Denso Corp 樹脂封止型半導体装置
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2008532267A (ja) * 2005-02-23 2008-08-14 エルジーマイクロン リミテッド リードフレーム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864056A (ja) * 1981-10-13 1983-04-16 Nec Corp 半導体装置
JPH01102947A (ja) * 1987-10-15 1989-04-20 Hitachi Ltd 樹脂封止型半導体デバイスおよびリードフレーム
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JP2000031371A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp リードフレームおよびそれを用いて構成された半導体装置
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2008532267A (ja) * 2005-02-23 2008-08-14 エルジーマイクロン リミテッド リードフレーム
JP2005333156A (ja) * 2005-07-13 2005-12-02 Denso Corp 樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267730A (ja) * 2009-05-13 2010-11-25 Hitachi Cable Precision Co Ltd リードフレーム、半導体装置、及びリードフレームの製造方法
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
JPWO2017179447A1 (ja) * 2016-04-12 2018-04-19 古河電気工業株式会社 リードフレーム材およびその製造方法
TWI751150B (zh) * 2016-04-12 2022-01-01 日商古河電氣工業股份有限公司 引線框架材及其製造方法

Also Published As

Publication number Publication date
US20080093716A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
TWI826671B (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
TWI831944B (zh) 導線架
JP6044936B2 (ja) 半導体素子搭載用基板の製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
JP2008103455A (ja) 半導体装置および半導体装置の製造方法
TW201916288A (zh) 半導體元件搭載用基板及其製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2011198977A (ja) 半導体装置の製造方法
JP2020155749A (ja) リードフレーム
TWI831943B (zh) 導線架
JP2010073830A (ja) リードフレーム及びリードフレームの製造方法
TWI831948B (zh) 半導體元件搭載用基板
JP6744020B1 (ja) リードフレーム
JP2011108941A (ja) リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法
JP5299411B2 (ja) リードフレームの製造方法
JP5846655B2 (ja) 半導体装置の製造方法
TWM508783U (zh) 晶片封裝之結構改良
JP2012182210A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6557814B2 (ja) 半導体素子搭載用基板及びその製造方法、並びに半導体装置の製造方法
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JP2006253374A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018