JPH10284668A - 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置 - Google Patents

半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置

Info

Publication number
JPH10284668A
JPH10284668A JP9667797A JP9667797A JPH10284668A JP H10284668 A JPH10284668 A JP H10284668A JP 9667797 A JP9667797 A JP 9667797A JP 9667797 A JP9667797 A JP 9667797A JP H10284668 A JPH10284668 A JP H10284668A
Authority
JP
Japan
Prior art keywords
copper
plating layer
lead frame
oxide film
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9667797A
Other languages
English (en)
Inventor
Haruhiko Sueda
晴彦 末田
Norinaga Watanabe
典永 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goto Seisakusho KK
Original Assignee
Goto Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goto Seisakusho KK filed Critical Goto Seisakusho KK
Priority to JP9667797A priority Critical patent/JPH10284668A/ja
Publication of JPH10284668A publication Critical patent/JPH10284668A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 非銅系の金属基材の表面に、封止樹脂との密
着性が高い銅の黒色酸化膜を形成した半導体装置用のリ
ードフレームを提供する。 【解決手段】 非銅系の金属基材2から成るリードフレ
ーム1の封止樹脂9との接合面に銅メッキ層10を形成
し、この銅メッキ層10の表層部に銅の黒色酸化膜11
を形成した。銅の黒色酸化膜11は羽毛状の粗面を成す
ため、封止樹脂が膜内に進入して結合が強固になる。黒
色酸化膜11の下には銅メッキ層10が残存するので非
銅系の金属基材2との結合も強固である。黒色酸化膜1
1の形成にあたり、有機アルカリの溶液中で、リードフ
レーム1の銅メッキ層10を陽極酸化させる表面処理方
法を採用する。有機アルカリは金属を含まないので、洗
浄後に黒色酸化膜9の上に金属が残留することがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】樹脂封止型半導体装置用のリ
ードフレームと、その表面処理方法及びそのリードフレ
ームを用いた半導体装置に関するものである。
【0002】
【従来の技術】樹脂封止型半導体装置においては、封止
樹脂とリードフレームとの接合部に吸湿しやすく、リフ
ロー半田付け時に、内部の水分が気化膨張してパッケー
ジにクラックが生じる等の不都合が発生することがあ
る。このため、封止樹脂とリードフレームとの密着性を
向上させるための技術開発が待望されている。
【0003】本出願人は、半導体装置における銅系放熱
板と封止樹脂との密着性を向上させるため、放熱板の表
面に黒色酸化膜を形成することを提案した(特開平7−
66328号公報参照)。
【0004】銅系のリードフレームの表面に、同様の黒
色酸化膜を形成することにより、封止樹脂との密着性を
向上させることができることがわかっている。しかしな
がら、鉄−ニッケル合金のような非銅系のリードフレー
ムには、封止樹脂との密着性を改善する酸化膜を形成す
ることができない。黒色酸化膜の形成法として、一般に
用いられる苛性アルカリ溶液中での陽極酸化法を採用す
ると、入念に洗浄した後においても、黒色酸化膜上にア
ルカリ金属残渣が存在し、これが半導体装置の信頼性を
損なう。これは、酸化被膜が微細な羽毛状を呈し、被膜
界面の洗浄性がきわめて悪いことに起因する。
【0005】
【発明が解決しようとする課題】従って、本発明は、鉄
−ニッケル合金のような非銅系の金属基材の表面に封止
樹脂との密着性が高い銅の黒色酸化膜を形成したリード
フレームとその表面処理方法及びそのリードフレームを
用いた半導体装置を提供すること、またその黒色酸化膜
のアルカリ金属残渣を半導体装置の信頼性に悪影響を及
ぼすことがない程度に微量なものとするリードフレーム
の表面処理方法を提供することを目的としている。
【0006】
【課題を解決するための手段】本発明においては、上記
課題を解決するため、非銅系の金属基材2から成るリー
ドフレーム1の少なくとも封止樹脂9との接合面の一部
に銅メッキ層10を形成し、この銅メッキ層10の表層
部に銅の黒色酸化膜11を形成した。銅の黒色酸化膜1
1は羽毛状の粗面を成すため、封止樹脂が膜内に進入し
て結合が強固になる。黒色酸化膜11の下には銅メッキ
層10が残存するので非銅系の金属基材2との結合も強
固である。また、黒色酸化膜11の形成に当り、有機ア
ルカリの溶液中で、陽極酸化法により又は酸化剤を添加
して、銅メッキ層10を酸化させる表面処理方法を採用
した。有機アルカリは金属を含まないので、洗浄後に黒
色酸化膜の上に金属が残留することがない。
【0007】
【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図1はリードフレームの平面図、図2は
図1におけるII−II線による概略的断面図である。
【0008】図において、リードフレーム1は、鉄−ニ
ッケル合金のような非銅系の金属から成る薄板状の金属
基材2を、例えばプレス成型により打ち抜いて所定のリ
ードパターンを形成したものである。リードフレーム1
は、チップ搭載部3、内部リード部4、外部リード部5
及びワイヤボンディング部6を備えている。チップ搭載
部3の上には、回路チップ7が、半田付け又はエポキシ
系接着剤等により固定して搭載され、回路チップ7上の
端子と内部リード部4の先端のワイヤボンディング部6
との間がワイヤ8で接続される。そして、チップ搭載部
3、内部リード部4が、回路チップ7及びワイヤ8と共
に封止樹脂9で封止され、半導体装置が構成される。
【0009】図1において仮想線で示される封止樹脂9
による矩形の封止領域内に位置するチップ搭載部3、内
部リード部4の表面には銅メッキ層10が形成されてい
る。封止外郭線の外側の外部リード部5は、金属基材2
が露出している。チップ搭載部3及びワイヤボンディン
グ部6の上面には、銅メッキ層10に重ねて銀メッキ層
3a,6aが形成されている。
【0010】銀メッキ層3a,6aが形成されていない
部位の銅メッキ層10の表層部には、黒色酸化膜(Cu
O)11が形成されている。図2に示されるように、黒
色酸化膜11の下には銅メッキ層10が残存している。
従って、リードフレーム1の黒色酸化膜11で被覆され
た部位が封止樹脂9で封止されることになる。黒色酸化
膜11は、目視によればビロード状で、微視的には羽毛
が密生した状態を成しているため、モールディングの際
に、溶融した封止樹脂9が膜内に進入して強固に喰い付
き強い結合が得られる。
【0011】このリードフレーム1は、例えば、まずプ
レス成型した金属基材2の全表面に銅メッキ層10を形
成し、その上に部分銀メッキ層3a,6aを形成した
後、封止樹脂9による封止領域をマスクし、その外側の
銅メッキ層10をシアン化ナトリウム溶液中における電
解等の方法で溶解剥離して金属基材2を露出させ、次い
で残る銅メッキ層10の表層に黒色酸化膜11を形成す
る方法により製作される。
【0012】黒色酸化膜11は、例えばリードフレーム
1を有機アルカリの溶液中で陽極酸化させることにより
形成される。銅メッキ層10は、封止領域内のみに形成
されており、その内の所要部位には銀メッキ層3a,6
aが形成されているから、黒色酸化膜11の形成領域
は、封止領域内の非銀メッキ部分に限定される。従っ
て、モールディングによる樹脂バリが封止領域外に発生
しても、そこには黒色酸化膜11が存在しないので、こ
れを容易に除去することができる。しかして、黒色酸化
膜6の金属残渣は、好ましくは1ng/cm2以下になるよう
調整される。
【0013】黒色酸化膜11は、銅メッキ層10との界
面の近傍でCu2OとCuOが混在し、表層はCuOで
ある。黒色酸化膜11は、銅メッキ層10の表層部を酸
化して形成されるので、黒色酸化膜11の層が厚さを増
せば、銅メッキ層10が相対的に残存厚さを減少させ
る。また酸化過程において銅が一部溶解する現象が生じ
る。黒色酸化膜11と封止樹脂9との所要の結合強度を
得るためには、黒色酸化膜11及びその下層の残存銅メ
ッキ層10の厚さが適正範囲内にある必要があることを
発明者は試験により見出した。即ち、黒色酸化膜11が
厚過ぎると、黒色酸化膜11の中間で剥離しやすくな
り、また薄過ぎると封止樹脂9との結合強度が低くなる
傾向がある。黒色酸化膜11が適正厚さであっても、残
存する銅メッキ層10がなければ所要の結合強度が得ら
れない。
【0014】ニッケルを42%含有する鉄−ニッケル合
金(一般に「42合金」と称されて市販されている)製
の金属基材2の表面に銅メッキ層10を形成し、その表
層に黒色酸化膜11を形成し、さらにこの黒色酸化膜1
1上に半導体装置用の封止樹脂であるエポキシ樹脂をモ
ールディングして接合した被検体を製作した。黒色酸化
膜11の厚さの異なる複数の被検体を製作し、夫々につ
き金属基材2と封止樹脂との引き剥がし強度を測定した
結果を表1に示す。なお、黒色酸化膜11の下層の銅メ
ッキ層10の残存厚さは平均0.5μmとした。この試験
の結果、黒色酸化膜11の厚さが0.4〜0.9μmの範
囲で良好な結合強度が得られることがわかった。
【表1】
【0015】黒色酸化膜11の下層の残存銅メッキ層1
0は、黒色酸化膜11と非銅系金属基材2とを結合する
介添え役を果たす。試験の結果、残存銅メッキ層10の
適正厚さは、0.05μm以上であることがわかった。こ
れ以下であると、黒色酸化膜11が金属基材2から剥離
しやすく、金属基材2と封止樹脂との安定した結合強度
が得られない。
【0016】図3に示すリードフレーム1は、チップ搭
載部3の表面に銅メッキ層10が形成され、その表面に
は黒色酸化膜11が形成されており、銅メッキ層10上
に銀メッキ層3aは形成されていない。回路チップ7
は、エポキシ系接着剤にてチップ搭載部3の黒色酸化膜
11上に接着される。
【0017】図4に示すチップ搭載部を有しないリード
フレーム1においては、内部リード部4の部分のみに黒
色酸化膜11が形成される。
【0018】図5には、有機アルカリ溶液による陽極酸
化方法の概略を示す。容器21中には、有機アルカリ溶
液22が満たされ、ヒータ23により所定の温度に加熱
されている。有機アルカリ溶液22中には、電極板24
と、リードフレーム1が設置される。リードフレーム1
には、予め所要部位に銅メッキ、銀メッキが施されてい
る。リードフレーム1と電極板24との間に所定の直流
電圧が印加される。リードフレーム1側を陽極、電極板
24側を陰極とする。リードフレーム1には、銀メッキ
部3a,6a以外の銅メッキ層10の表層に黒色酸化膜
11が形成される。印加電圧と、処理時間を調整するこ
とによって、黒色酸化膜11の厚さを調整する。黒色酸
化膜11は、銅メッキ層10の表面に積層するのでな
く、内部に生成する。従って、当初の銅メッキの厚さ
は、所要の黒色酸化膜11の厚さ及び残存銅メッキ層1
0の厚さを考慮して予め定められる。
【0019】有機アルカリとしては、例えば〔(C
33N(CH2CH2OH)〕+OH-あるいは〔(CH
34N〕+OH-を用いることができる。溶液22の濃度
は、10%〜15%程度が適当である。濃度が10%よ
り低いとリードフレーム1上にCu2Oの赤色酸化膜が
生成される。この赤色酸化膜によってはリードフレーム
1と封止樹脂との強固な結合が得られない。また、濃度
が15%より高いと銀メッキ部分が浸蝕される。有機ア
ルカリは、金属を含有しないから、通常の洗滌の後に黒
色酸化膜11上に金属が残留することがない。従って、
残留金属が半導体装置の信頼性に影響を及ぼすおそれが
ない。
【0020】黒色酸化膜11の形成方法としては、他に
化学的形成方法がある。即ち、リードフレーム1を、例
えば有機アルカリに亜塩素酸塩などの酸化剤を添加した
水溶液中に浸漬して加熱し、銅メッキ層10の表面を酸
化させる方法である。
【0021】
【発明の効果】以上のように、本発明においては、非銅
系の金属基材2から成るリードフレーム1の少なくとも
封止樹脂9との接合面の一部に銅メッキ層10を形成
し、この銅メッキ層10の表層部に銅の黒色酸化膜11
を形成した。このため、非銅系の金属基材2上に、封止
樹脂との喰い付きのよい表面の粗い酸化膜を容易に形成
できる。黒色酸化膜11は羽毛状を成すため、封止樹脂
が膜内に進入して結合が強固になり、リードフレーム1
と封止樹脂9との間への吸湿が阻止され、リフロー半田
付け時のパッケージのクラックの発生を防止することが
できるという効果を有する。る。
【0022】従って、上記のようなリードフレーム1を
用いた信頼性の高い半導体装置を提供することができる
という効果を有する。
【0023】また、黒色酸化膜11の形成に当り、有機
アルカリの溶液中で銅メッキ層10を酸化させる表面処
理方法を採用した。有機アルカリは金属を含まないの
で、黒色酸化膜11上にアルカリ金属残渣がほとんどな
く、従って半導体装置の信頼性を損なうおそれもないと
いう効果を有する。
【図面の簡単な説明】
【図1】リードフレームの平面図である。
【図2】図1におけるII−II線による概略的断面図であ
る。
【図3】他の実施形態のリードフレームの概略的断面図
である。
【図4】他の実施形態のリードフレームの概略的断面図
である。
【図5】有機アルカリ溶液による陽極酸化方法の概略を
示す説明図である。
【符号の説明】
1 リードフレーム 2 金属基材 3 チップ搭載部 4 内部リード部 5 外部リード部 6 ワイヤボンディング部 7 回路チップ 8 ワイヤ 9 封止樹脂 10 銅メッキ層 11 黒色酸化膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 非銅系の金属基材から成るリードフレー
    ムであって、少なくとも封止樹脂との接合面の一部に銅
    メッキ層が形成され、この銅メッキ層の上層部に銅の黒
    色酸化膜が形成されていることを特徴とする半導体装置
    用リードフレーム。
  2. 【請求項2】 非銅系の金属基材から成るリードフレー
    ムであって、封止樹脂との接合面の少なくとも一部、チ
    ップ搭載部、ワイヤボンディング部の表面に銅メッキ層
    が形成され、チップ搭載部及びワイヤボンディング部の
    銅メッキ層の上に部分銀メッキ層が形成され、それ以外
    の銅メッキ層の上層部に銅の黒色酸化膜が形成されてい
    ることを特徴とする半導体装置用リードフレーム。
  3. 【請求項3】 非銅系の金属基材から成るリードフレー
    ムであって、封止樹脂との接合面の少なくとも一部、チ
    ップ搭載部、ワイヤボンディング部の表面に銅メッキ層
    が形成され、ワイヤボンディング部の銅メッキ層の上に
    部分銀メッキ層が形成され、それ以外の銅メッキ層の表
    層部に銅の黒色酸化膜が形成されていることを特徴とす
    る半導体装置用リードフレーム。
  4. 【請求項4】 前記黒色酸化膜の厚さが、0.4〜0.9μm
    で、この黒色酸化膜の下に残存する銅メッキ層の厚さ
    が、0.05μm以上であることを特徴とする請求項1ない
    し3の何れかに記載の半導体装置用リードフレーム。
  5. 【請求項5】 非銅系の金属基材の少なくとも封止樹脂
    との接合面の一部に銅メッキ層が形成され、この銅メッ
    キ層の表層部に銅の黒色酸化膜が形成されているリード
    フレームを有する半導体装置。
  6. 【請求項6】 リードフレームの非銅系の金属基材の全
    表面に銅メッキ層を形成する工程と、 この金属基材のワイヤボンディング及び/又はチップ搭
    載部の上面に部分銀メッキ層を形成する工程と、 この金属基材の樹脂封止範囲の外側の銅メッキ層を溶解
    剥離して、金属基材を露出させる工程と、 この金属基材の前記銅メッキ層を酸化させ、黒色酸化膜
    を形成する工程とを有することを特徴とする半導体装置
    用リードフレームの表面処理方法。
  7. 【請求項7】 前記金属基材を濃度10〜15%の有機
    アルカリの溶液に浸漬して前記銅メッキ層を陽極酸化さ
    せ、黒色酸化膜を形成することを特徴とする請求項6に
    記載の半導体装置用リードフレームの表面処理方法。
  8. 【請求項8】 有機アルカリとして、〔(CH33
    (CH2CH2OH)〕+OH-を用いることを特徴とする
    請求項6又は7に記載の半導体装置用リードフレームの
    表面処理方法。
  9. 【請求項9】 有機アルカリとして、〔(CH34N〕
    +OH-を用いることを特徴とする請求項6又は7に記載
    の半導体装置用リードフレームの表面処理方法。
  10. 【請求項10】 前記金属基材を有機アルカリと酸化剤
    の溶液に浸漬して前記銅メッキ層を酸化させ、黒色酸化
    膜を形成することを特徴とする請求項6に記載の半導体
    装置用リードフレームの表面処理方法。
JP9667797A 1997-03-31 1997-03-31 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置 Pending JPH10284668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9667797A JPH10284668A (ja) 1997-03-31 1997-03-31 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9667797A JPH10284668A (ja) 1997-03-31 1997-03-31 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH10284668A true JPH10284668A (ja) 1998-10-23

Family

ID=14171439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9667797A Pending JPH10284668A (ja) 1997-03-31 1997-03-31 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH10284668A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
KR101121862B1 (ko) 2010-09-17 2012-03-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
KR101121862B1 (ko) 2010-09-17 2012-03-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
CN111092065A (zh) * 2018-10-24 2020-05-01 株式会社三井高科技 引线框架及引线框架封装体

Similar Documents

Publication Publication Date Title
US6475646B2 (en) Lead frame and method of manufacturing the lead frame
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
US6034422A (en) Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
JP3883543B2 (ja) 導体基材及び半導体装置
US20020153596A1 (en) Lead frame and semiconductor package formed using it
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP6693642B2 (ja) リードフレーム
US4767049A (en) Special surfaces for wire bonding
JP2006303215A (ja) 樹脂封止型半導体装置
JPH09148509A (ja) 半導体装置用リードフレーム及びその表面処理方法
JPH11121673A (ja) リードフレーム
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JP2006080576A (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP3701373B2 (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
JPH03222465A (ja) リードフレームおよびその製造方法
JP3594724B2 (ja) リードフレームの部分貴金属めっき方法
JPH03295262A (ja) リードフレームおよびその製造方法
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JP7413626B1 (ja) リードフレーム及びその製造方法
JP7395331B2 (ja) リードフレームの製造方法
JP2004343136A (ja) 半導体装置
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置