JPH03295262A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH03295262A
JPH03295262A JP2098072A JP9807290A JPH03295262A JP H03295262 A JPH03295262 A JP H03295262A JP 2098072 A JP2098072 A JP 2098072A JP 9807290 A JP9807290 A JP 9807290A JP H03295262 A JPH03295262 A JP H03295262A
Authority
JP
Japan
Prior art keywords
lead frame
oxide film
copper oxide
copper
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2098072A
Other languages
English (en)
Inventor
Yoshiaki Ogawa
義明 小川
Hiroyuki Noguchi
博之 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2098072A priority Critical patent/JPH03295262A/ja
Priority to KR1019910002802A priority patent/KR940007384B1/ko
Publication of JPH03295262A publication Critical patent/JPH03295262A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置のパッケージに用いられるリー
ドフレーム、特に樹脂封止パッケージの信頼性を向上さ
せるリードフレーム、およびその製造方法に関するもの
である。
〔従来の技術〕
集積回路、個別半導体等の半導体装置のパッケージの多
くは樹脂封止パッケージであり、銅または銅合金からな
るリードフレーム(銅系リードフレーム)が多用される
第7図は従来の銅系リードフレームを示す平面図である
。図において、(])は銅または銅合金からなるリード
フレーム、(2)は半導体チップを載置するためのリー
ドフレーム(1)に形成されたダイパッド、(3)は半
導体チップの電極と電気的接続をとるためのインナーリ
ードであり、ダイパッド(2)の全面とインナーリード
(3)の先端部の半導体チップ載置面側にはAgめっき
部(4)が形成されている。Agめっき部(4)の下に
は通常下地金属としてCuあるいはNiなどの下地めっ
きが施されている。(5)は外部との電気的、物理的接
続をとるためのアウターリードであり、アウターリード
(5)はタイバー(6)によって相互に連結されている
このような従来の銅系リードフレーム(1)の製造方法
は、ます銅または銅合金のような銅系金属材料の板材を
、順送抜き型を用いてプレス打ち抜きするか、もしくは
銅または銅合金の板材表面に転写露出法等によりレジス
トをパターニングして、レジストで覆われていない部分
をエツチングで溶解除去することにより、リードフレー
ムの形状が形成される。その後、ダイパッド(2)の全
面およびインナーリード(3)の先端部のAgめっき部
(4)となる部分にAgめっきを施す工程が行われる。
この工程は、Agめっき部(4)となる部分を除いて、
保護体により液密に遮蔽して、 CuあるいはNiなど
の下地めっき、Agめっきの順にめっきを施すか、もし
くは全面にCuあるいはNiなどの下地めっきを施した
後、Agめっき部(4)となる部分以外の部分を保護体
で液密に遮蔽してAgめつきを施し、不要部分の下地め
っきを剥離するなどの方法、すなわち下地めっきの露出
部分を残さない方法が一般的であるが、場合によっては
下地めっきの露出部分を残すこともある。
このようにして製造されたリードフレーム(1)は、ダ
イパッド(2)の上に半導体チップを接着剤やはんだを
用いて接着し、半導体チップの各電極とインナーリード
(3)のAgめっき部(4)をボンディングワイヤで接
続して、タイバー(6)で囲まれた内側をモールド樹脂
で封止される。さらにモールド樹脂で封止されていない
リードフレーム(1)の露出部分にはんだめっきが施さ
れ、タイバー(6)を切断してアウターリード(5)を
分離し、最後にアウターリード(5)の曲げ加工を施し
て半導体装置のパッケージとして完成する。
〔発明が解決しようとする課題〕
上記のような従来の銅系リードフレームは、銅系金属材
料の素地表面、あるいはCu、 Niなどの下地めっき
の露出表面に直接モールド樹脂で封止すると、上記いず
れの金属の場合もモールド樹脂との界面に強い結合が生
じず、リードフレームとモールド樹脂との密着性が悪い
。また、半導体装置パッケージの組立工程においては、
200〜300℃の種々の温度条件で加熱を受けるので
、銅系金属材料が大気中の酸素と化合して、表面に酸化
被膜が形成される場合があるが、このような組立工程に
おいて形成される酸化被膜は、一般的に針状結晶からな
るものではなく、緻密さに欠け、機械的に脆く、モール
ド樹脂との密着性は悪い。
そのため例えば半導体装置をプリント配線板にはんだ付
けするときなど、半導体装置パッケージに熱による膨張
収縮が加わる状況では、リードフレームとモールド樹脂
の熱膨張係数の差により、リードフレームとモールド樹
脂の接着界面にせん断力が働き、上記界面の密着性が失
われる。一方、半導体装置パッケージを長期間保存する
間に、また吸湿が加速される状況下においてはより短時
間の間に、モールド樹脂の吸湿が起こるので、密着性が
失われた上記界面に水が凝結し、再び熱が加わることに
より凝結した水が気化して膨張し、パッケージにクラッ
クが発生するという問題点かあつた・ また半導体装置パッケージにおけるリードフレームとモ
ールド樹脂の接着界面には、前記の熱膨張収縮による比
較的に緩やかなせん断力が働く以外に、パッケージ製造
工程におけるタイバーの切断およびアウターリードの曲
げ加工時に衝撃的なせん断力が働く。これが上記接着界
面に剥離をもたらすか、あるいは剥離をもたらさないま
でも界面の密着力を低下させる要因になるという問題点
があった。
この発明はかかる問題点を解決するためになされたもの
であり、モールド樹脂との密着性に優れ、耐熱衝撃性が
良好で、モールド樹脂の吸湿が起こってもパッケージク
ラックが発生し難く、短時間に大きなせん断力がリード
フレームとモールド樹脂の界面に働くような場合におい
ても、充分せん断力に抗することができるリードフレー
ムおよびその製造方法を提案することを目的とする。
〔課題を解決するための手段〕
本発明は次のリードフレームおよびその製造方法である
(1)半導体装置の樹脂封止型パッケージに用いられる
リードフレームにおいて、リードフレームの少なくとも
モールド樹脂で封止される部分の表面の一部に銅の酸化
被膜1有し、かつ上記鋼の酸化被膜の主要な構造が空隙
を有する針状結晶の集合体からなるリードフレーム。
(2)銅または銅合金からなるリードフレームを陽極と
し、アルカリ金属の水酸化物、アルカリ土類金属の水酸
化物、またはそれらの混合物を主要成分とするアルカリ
溶液中で、0−2A/d厘”〜1.5A/d+++2の
陽極電流密度で、電解を行って陽極酸化することにより
、上記リードフレーム表面に空隙を有する針状結晶の集
合体を主要な構造とする銅の酸化被膜を形成するリード
フレームの製造方法。
〔作 用〕
この発明によるリードフレームは、銅または銅合金から
なる母材の表面に、銅の酸化被膜を形成したものである
ため、モールド樹脂の成分であるエポキシ樹脂およびシ
ラン系カップリング剤に含まれろ水酸基との間に化学結
合を生じる作用が有ることに加えて、母材の表面に形成
した銅の酸化被膜の主要な構造が無数の空隙を有する針
状結晶の集合体であり、上記空隙にモールド樹脂が浸透
して固化するため、リードフレームとモールド樹脂の界
面に働くせん断力に対抗してアンカー作用を発揮するの
で、リードフレームとモールド樹脂の密着性は極めて強
固になる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第1図はこの発明の一実施例を示すリードフレームの平
面図、第2図(a)は第1図のA−A断面図、(b)は
B−B断面図、第3図はリードフレームとモールド樹脂
の界面を模式的に示す断面図であり、図において、第4
図と同一符号は同一または相当部分を示す。(7)は銅
または銅合金からなるリードフレーム(1)の母材であ
り、半導体チップを載置する側の母材(7)の表面には
、Ni下地めっき部(8)を介してAgめっき部(4)
が形成されている。(9)はAgめっき部(4)以外の
表面に形成された銅の酸化被膜であり、主要な構造が空
隙を有する針状結晶の集合体からなる。(1o)はモー
ルド樹脂である。
上記のリードフレーム(1)は、ダイパッド(2)ノ上
に半導体チップを接着剤あるいははんだ等を用いて接着
し、半導体チップの各電極とインナーリード(3)のA
gめっき部(4)をボンディングワイヤで接続して、タ
イバー(6)で囲まれた内側をモールド樹脂(10)で
封止される。さらにモールド樹脂(10)で封止されて
いないリードフレーム(1)の震出部分に形成されてい
る銅の酸化被膜(9)を酸の溶液で溶解してはんだめっ
きが施され、タイバー(6)を切断してアウターリード
(5)を分離し、最後にアウターリード(5)の曲げ加
工を施して半導体装置のパッケージとして完成する。
上記のように構成された半導体装置のパッケージは、リ
ードフレーム(1)表面に形成された銅の酸化被膜(9
)の主要な構造が空隙を有する針状結晶の集合体からな
るため、モールド樹脂(10)の密着性を強化し、この
ため、長期保存やモールド樹脂(10)の吸湿が加速さ
れる状況下で使用しても、また熱衝撃等を受けても、パ
ッケージクラックが発生しにくいほか、リードフレーム
とモールド樹脂の界面に衝撃的なせん断力が働いても、
上記清面の剥離やモールド樹脂との密着性の劣化が起こ
りにくい。
次に実施例のリードフレームの製造方法について説明す
る。各例中、%は重量%である。
実施例1 上記のリードフレームを得るための製造方法の一実施例
として、Sn ; 2.0%、Ni;0.2%、残部C
uからなる銅合金の板材を用いて、通常のエツチング法
により第1図に示すリードフレーム(1)の形状を形成
した。そして、ダイパッド(2)の表面およびインナー
リード(3)の先端部の半導体チップ載置面側のAgめ
っき部(4)となる部分を合成ゴム系フォトレジストで
被覆し、下記の条件にJり空隙を有する針状結晶の集合
体で構成された構造の銅の酸化被膜(9)を形成した。
電解液組成・・・・・・0.6M水酸化カリウム、0.
3M水酸化マグネシウム 陽極電流密度・・・・0.3A/dm”温 度・・・・
・・・・・・55℃ そして、銅の酸化被膜(9)を形成した部分をシリコー
ンゴムからなる保護体で被覆し、Ni下地めっきとAg
めっきを公知の方法で施した。
実施例2 リードフレームの母材として、Ni ; 2.4%、P
;0.16%、Si ; 0.4%、残部Cuからなる
銅合金の板材を用いたことと、下記の条件により陽極酸
化を行ったこと以外は実施例1と同じ方法で、リードフ
レーム(1)の形状ならびに空隙を有する針状結晶の集
合体で構成された構造の銅の酸化被膜(9)を形成した
量棗1也粂止主 電解液組成・・・・・・1.3M水酸化ナトリウム陽極
電流密度・・・・0.6A/dm2温 度・・・・・・
・・・・45℃ そして、実施例1と同様に、銅の酸化被膜(9)を形成
した部分以外の表面に、Ni下地めっきとAgめっきを
公知の方法で施した。
このようにして製造した上記実施例のリードフレーム(
1)に対し、ダイパッド(2)上にSiの半導体チップ
をダイボンディングし、チップの電極とインナーリード
(3)のAgめっき部“(4)をAuボンディングワイ
ヤで結線して、エポキシ樹脂とシリカフィラーからなる
モールド樹脂(10)を加圧注入して封止した。次にタ
イバー(6)等のリードフレーム(1)の不要部分を切
断除去し、最後にアウターリード(5)の曲げ加工を行
ってパッケージを完成した。
これらのパッケージに対し、タイバー(6)およびイン
ナーリード(3)を含む断面が現れるように、エメリー
紙および粒径0.3μ職のアルミナ研磨材を用いて研磨
し、金属顕微鏡で観察したが、リードフレーム(1)と
モールド樹脂(10)の界面の剥離は見られなかった。
次に、本発明による銅の酸化被膜(9)のモールド樹脂
に対する密着性が、他の方法による銅の酸化被膜に比べ
て優れていることを確認するために、実施例2で用いた
銅合金に対し、以下の実施例および比較例による方法で
銅の酸化被膜を形成した。
実施例3 次の条件により陽極酸化を行って、銅の酸化被膜を形成
した。
陽極酸化条件3 電解液組成・・・・・・1.0M水酸化ナトリウム陽極
電流密度・・・・0.3A/d+a”温 度・・・・・
・・・・・50℃ 実施例4 次の条件により陽極酸化を行って、銅の酸化被膜を形成
した。
陽極酸化条件4 電解液組成・・・・・・1.0M水酸化ナトリウム陽極
電流密度・・・・0.6A/da”温 度・・・・・・
・・・・50℃ 比較例1 1.9M水酸化ナトリウムと0.16M過酸化水素から
なる酸化作用のある30℃のアルカリ溶液に上記銅合金
を浸漬して、銅の酸化被膜を形成した。
比較例2 硫酸銅100g/Q、乳酸250g#!、水酸化ナトリ
ウム120gIQからなる電着液を用い、50’Cの電
着液中で上記銅合金を陰極として電解し、銅の酸化被膜
を形成した。
比較例3 上記銅合金を大気中190℃で加熱し、銅の酸化被膜を
形成した。
比較例4 次の条件により陽極酸化を行って、銅の酸化被膜を形成
した。
陽極酸化条件5 電解液組成・・・・・・1.0M水酸化ナトリウム陽極
電流密度・・・・0. IA/d112温 度・・・・
・・・・・・50℃ このようにして形成した実施例3〜4および比較例1〜
4の銅の酸化被膜の表面構造を、走査電子顕微鏡で観察
して調べた。第4図は実施例3による銅の酸化被膜の結
晶構造を示す走査電子顕微鏡写真(倍率: 10000
倍)であり、長さ数千人の無数の針状結晶の集合体が空
隙を構成している構造であることが確かめられた。また
、実施例4の銅の酸化被膜に対する走査電子顕微鏡観察
の結果も、第4図と同様な空隙を有する針状結晶の集合
体からなる構造であることが確かめられた。第5図は比
較例1による銅の酸化被膜の結晶構造を示す走査電子顕
微鏡写真(倍率: 10000倍)であり、実施例3お
よび4のような針状結晶は全く見られなかった。比較例
2および3の銅の酸化被膜も、第5図とほぼ同様な構造
であった。第6図は比較例4による銅の酸化被膜の結晶
構造を示す走査電子顕微鏡写真(倍率: 10000倍
)であり、この発明の要件外の条件による陽極酸化であ
るため、空隙を有する針状結晶の集合体は形成されず、
粒状の酸化被膜と鱗片状の付着物からなる構造であるこ
とが確認された。
次に上記実施例3〜4および比較例1〜4の銅の酸化被
膜のモールド樹脂に対する密着性を調べるために、エポ
キシ樹脂とシリカフィラーからなるモールド樹脂を加圧
注入して封止し、引っ張り試験を行って樹脂接着界面の
せん断力を調べた。
ただし形状によるせん断力の変化を排除するために、試
料の寸法を、長さ70mm、幅15mmの短冊片に揃え
て試験を行った。この引っ張り試験の結果を第1表に示
す。第1表に示すように、この発明の実施例は比較例に
比べ、極めて大きなせん断力に対抗する密着力を有する
ことが確認できた。
ところで上記の各実施例で説明した銅の酸化被膜を形成
するための条件は、必ずしもそれぞれ上記記載のとおり
行われる必要はなく、銅合金の酸化に対する反応性、製
造におけるコストなどの観点から、本発明の範囲内で変
更することを妨げない。
また母材としては、一般に半導体装置用リードフレーム
材料として用いられている銅または銅合金であれば、上
記の方法を適用することにより、主要な構造が空隙を有
する針状結晶の集合体からなる銅の酸化被膜を形成する
ことが可能である。
L発明の効果〕 この発明によれば、リードフレーム表面に、主要な構造
が空隙を有する針状結晶の集合体からなる銅の酸化被膜
を形成したため、モールド樹脂との密着性が優れ、熱衝
撃や吸湿が起こってもパッケージクラックの発生を効果
的に防ぐことができるほか、リードフレームとモールド
樹脂の界面に衝撃的なせん断力が働いても、充分な対抗
力を発揮してモールド樹脂との密着性を確保することが
できる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるリードフレームの平
面図、第2図(a)は第1図のA−A断面図、(b)は
B−B断面図、第3図はリードフレームとモールド樹脂
の界面を模式的に示す断面図、第4図ないし第6図は実
施例および比較例における銅の酸化被膜の結晶構造を示
す走査電子顕微鏡写真、第7図は従来のリードフレーム
の平面図である。 各図中、同一符号は同一部分あるいは相当部分を示し、
(1)はリードフレーム、(2)はダイパッド、(3)
はインナーリード、(4)はAgめっき部、(7)は母
材、(8)はNi下地めっき部、(9)は銅の酸化被膜
。 (]0)はモールド樹脂である。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置の樹脂封止型パッケージに用いられる
    リードフレームにおいて、リードフレームの少なくとも
    モールド樹脂で封止される部分の表面の一部に銅の酸化
    被膜を有し、かつ上記銅の酸化被膜の主要な構造が空隙
    を有する針状結晶の集合体からなることを特徴とするリ
    ードフレーム。
  2. (2)銅または銅合金からなるリードフレームを陽極と
    し、アルカリ金属の水酸化物、アルカリ土類金属の水酸
    化物、またはそれらの混合物を主要成分とするアルカリ
    溶液中で、0.2A/dm^2〜1.5A/dm^2の
    陽極電流密度で、電解を行って陽極酸化することにより
    、上記リードフレーム表面に空隙を有する針状結晶の集
    合体を主要な構造とする銅の酸化被膜を形成することを
    特徴とするリードフレームの製造方法。
JP2098072A 1990-04-13 1990-04-13 リードフレームおよびその製造方法 Pending JPH03295262A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2098072A JPH03295262A (ja) 1990-04-13 1990-04-13 リードフレームおよびその製造方法
KR1019910002802A KR940007384B1 (ko) 1990-04-13 1991-02-21 리드프레임 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2098072A JPH03295262A (ja) 1990-04-13 1990-04-13 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH03295262A true JPH03295262A (ja) 1991-12-26

Family

ID=14210145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2098072A Pending JPH03295262A (ja) 1990-04-13 1990-04-13 リードフレームおよびその製造方法

Country Status (2)

Country Link
JP (1) JPH03295262A (ja)
KR (1) KR940007384B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469514A2 (en) 2003-04-16 2004-10-20 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006196920A (ja) * 2003-04-16 2006-07-27 Shinko Electric Ind Co Ltd 導体基材、半導体装置及びそれらの製造方法
JP2017028152A (ja) * 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
JP2017130493A (ja) * 2016-01-18 2017-07-27 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2017147332A (ja) * 2016-02-17 2017-08-24 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
CN115491745A (zh) * 2021-06-18 2022-12-20 东莞市德施普技术有限公司 用于聚合物与铜的组合体的铜表面处理方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469514A3 (en) * 2003-04-16 2005-07-13 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
JP2006196920A (ja) * 2003-04-16 2006-07-27 Shinko Electric Ind Co Ltd 導体基材、半導体装置及びそれらの製造方法
EP1833089A2 (en) 2003-04-16 2007-09-12 Shinko Electric Industries Co., Ltd. Method of producing a conductor substrate for mounting a semiconductor element
US7301226B2 (en) 2003-04-16 2007-11-27 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
US7524702B2 (en) 2003-04-16 2009-04-28 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
EP1833089A3 (en) * 2003-04-16 2010-04-14 Shinko Electric Industries Co., Ltd. Method of producing a conductor substrate for mounting a semiconductor element
EP1469514A2 (en) 2003-04-16 2004-10-20 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
US9824960B2 (en) 2015-07-24 2017-11-21 Mitsui High-Tec, Inc. Lead frame and method for manufacturing same
JP2017028152A (ja) * 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
JP2017130493A (ja) * 2016-01-18 2017-07-27 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2017147332A (ja) * 2016-02-17 2017-08-24 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
CN107093594A (zh) * 2016-02-17 2017-08-25 株式会社三井高科技 引线框及其制造方法、以及半导体封装
TWI642146B (zh) * 2016-02-17 2018-11-21 日商三井高科技股份有限公司 導線架及其製造方法、以及半導體封裝體
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP2018206920A (ja) * 2017-06-02 2018-12-27 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
KR20200003884A (ko) 2017-06-02 2020-01-10 가부시키가이샤 미츠이하이테크 리드 프레임, 리드 프레임의 제조 방법, 및 반도체 장치의 제조 방법
CN115491745A (zh) * 2021-06-18 2022-12-20 东莞市德施普技术有限公司 用于聚合物与铜的组合体的铜表面处理方法
EP4105365A1 (en) * 2021-06-18 2022-12-21 Dongguan DSP Technology Co., Ltd. Method for the surface treatment of copper for the assembly of polymer and copper
KR20220169417A (ko) * 2021-06-18 2022-12-27 동관 디에스피 테크놀러지 코.,엘티디. 폴리머와 구리의 접합체를 위한 구리 표면 처리 방법

Also Published As

Publication number Publication date
KR910019190A (ko) 1991-11-30
KR940007384B1 (ko) 1994-08-16

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
US8994159B2 (en) Semiconductor device and manufacturing method thereof
KR101069198B1 (ko) 패키지 부품 및 반도체 패키지
US20020153596A1 (en) Lead frame and semiconductor package formed using it
US9177833B2 (en) Semiconductor device and method of manufacturing the same
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
TWI462253B (zh) 導線架基板及其製造方法
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
KR102633614B1 (ko) 반도체 소자 탑재용 부품, 리드 프레임 및 반도체 소자 탑재용 기판
US6677056B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the plating film
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JPH0846116A (ja) リードフレーム及びその製造方法
JP2020155748A (ja) リードフレーム
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH03295262A (ja) リードフレームおよびその製造方法
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JP2006303215A (ja) 樹脂封止型半導体装置
CN114695303A (zh) 引线框架、引线框架的制造方法以及半导体装置
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JPH03222465A (ja) リードフレームおよびその製造方法
JPH0445985B2 (ja)
JP2022190003A (ja) リードフレーム、及びリードフレームパッケージ
JPH11121673A (ja) リードフレーム