JPH0445985B2 - - Google Patents

Info

Publication number
JPH0445985B2
JPH0445985B2 JP58035846A JP3584683A JPH0445985B2 JP H0445985 B2 JPH0445985 B2 JP H0445985B2 JP 58035846 A JP58035846 A JP 58035846A JP 3584683 A JP3584683 A JP 3584683A JP H0445985 B2 JPH0445985 B2 JP H0445985B2
Authority
JP
Japan
Prior art keywords
lead
resin
nickel
frame
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58035846A
Other languages
English (en)
Other versions
JPS59161850A (ja
Inventor
Akira Suzuki
Hiroshi Tsuneno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58035846A priority Critical patent/JPS59161850A/ja
Publication of JPS59161850A publication Critical patent/JPS59161850A/ja
Publication of JPH0445985B2 publication Critical patent/JPH0445985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置を構成するリードフレー
ムの改良、および、そのリードフレームを使用し
た樹脂封止型の半導体装置の構造に関するもので
ある。
〔背景技術〕
一般に半導体装置はリードフレームのタブ部に
シリコン基板からなる半導体素子（以下ペレツト
と称する）を搭載し、ペレツトの電極部とリード
をワイヤで接続し、封止体から外部に延びるリー
ド（以下、アウターリードと称する）以外の部分
をプラスチツクパツケージ（樹脂封止）で封止す
ることにより構成される。このような半導体装置
においてリードフレーム材料は、素子に発生する
熱を外部に逃し易くするため熱伝導率の高い材料
をリードフレームに使用することが要求される。
さらにリードフレーム材料は、樹脂封止体との熱
膨張係数差が出来る限り小さい材料に選択されな
ければならない。このため、リードフレームの材
料として、銅（Cu）、あるいは銅を素材として、
リン(P)、鉄（Fe）、錫（Sn）等を微量添加した材
料（以下、総称してCu系材料と称する）が用い
られてきた。
しかし、銅（Cu）系の材料を用いた場合、次
の欠点を有する。すなわち、半導体装置の組立工
程に於いて、リードフレームは200〜450℃程度の
高温で加熱されるため、その表面に酸化膜が形成
される。この酸化膜は樹脂との接着力を確保する
ため必要なものであるが、Cu系リードフレーム
の場合、その酸化膜とCu系材の接着力が小さい
ので、その界面に隙間が発生し、このため、樹脂
封止半導体装置に於いては、耐湿性が劣化すると
いう問題が生ずる。この問題を防止する方法とし
てリードフレーム表面に銀（Ag）または、ニツ
ケル（Ni）の被膜を形成する方法が従来から知
られている。例えば、この技術は、特開昭49−
23577号明細書に記載されている。しかし、銀
（Ag）を被膜として使用した場合、ニツケル
（Ni）の酸化膜と樹脂との接着性が充分でないた
め、耐湿信頼性を充分確保出来ないということが
わかつた。
更に、樹脂封止型半導体装置をプリント基板等
に実装するために、封止体から外部に伸びるアウ
ターリードを錫（Sn）メツキ、半田メツキ、ま
たは、半田デイツプをする必要がある。しかし、
前記の如く、組立工程の加熱で発生したNiの酸
化膜は、酸化膜の除去処理が出来にくいため、均
一、かつ、完全な被膜を形成することが出来な
い。このため、半田付性、または、リードの腐蝕
あるいは錆等の問題が発生する。従つて、アウタ
ーリードが腐蝕、劣化し、ピン折れが生じ易くな
るという問題があることがわかつた。特に、ニツ
ケル酸化膜は、錫（Sn）、または、半田被膜を形
成する際に、塩酸、硫酸等により酸化膜の除去処
理、または、塩化亜鉛有機酸等を含むフラツクス
による処理において、その酸化膜が除去出来ない
という欠点がある。
〔発明の目的〕
従つて、本発明の主目的は、リードと樹脂封止
体と接着性を改善し、耐湿信頼性を向上させた樹
脂封止型半導体装置を提供することにある。さら
に他の目的は、錫（Sn）メツキ、半田コート等
のアウターリードに対する被膜が均一に形成出来
る半導体装置を提供することにある。
〔発明の概要〕
上記の目的を達成するために、本願において開
示される発明のうち代表的なものの概要を説明す
るならば、銅（Cu）系金属から成るリードフレ
ームを鉄−ニツケル（Fe−Ni）二元メツキで被
膜し、樹脂封止体とリードとの接着性を良くする
と同時に樹脂封止体のアウターリードに対する半
田デイツプを容易にすることを特徴とする。
〔実施例〕 以下、本発明を実施例に従つて説明する。
第１図は、本発明に適用した樹脂封止型（プラ
スチイツクパツケージ）半導体装置の平面図、第
２図は、第１図に示した装置の側面図、第３図
は、第１図のＡ−A′線に沿う一部断面図である。
第１図および第２図において、１は、エポキシ
樹脂などの樹脂から成るパツケージ本体（樹脂封
止体）、２は、複数のリードで半導体素子の電極
を封止体の外部に導出させるためのものである。
これらのリードは、銅から成り、その表面を鉄−
ニツケル（Fe−Ni）二元メツキで被覆してある。
３はタブ付リード部で他のリードと同様に、本体
は銅系から成り、その表面は鉄−ニツケル（Fe
−Ni）二元メツキで被覆してある。４は、集積
回路が形成されたシリコン半導体素子（ペレツ
ト）で、図示されていないが、このペレツト表面
には、複数の外部引出し電極（パツド）が形成さ
れている。５は、金（Au）から成るボンデイン
グワイヤで、上記ペレツト４の電極とリード２と
を電気的接続している。リード２，３は、第３図
に示すように、リード本体６は銅系金属から成る
母体６と、その表面にメツキされた鉄−ニツケル
（Fe−Ni）被覆８から成る。このリード２は、樹
脂から外部に伸びるアウターリード部において、
錫（Sn）、または、半田で被覆されている。ま
た、タブ付きリード３も同様に、銅系金属の母体
６と、その表面の鉄−ニツケル（Fe−Ni）の被
覆８から形成されている。半導体素子（ペレツ
ト）４は、タブ３上に搭載されるが、半導体素子
（ペレツト）４は、タブ部３の表面に形成された
銀層（Ag）１２に樹脂ペーストなどの接着剤１
３を介して固着されてある。また、リード２の上
には、金（Au）から成るボンデイングワイヤ５
を周知のボンデイング技術により接続するため
に、銀（Ag）層１１が形成されている。
リード２およびタブ３は、前述のように銅系金
属を母体としているため、樹脂との熱膨張率の差
がなく、さらに、鉄−ニツケル（Fe−Ni）被膜
でその表面が覆われているため、樹脂封止体１と
の接着性も良い。従つて、トランスフアモールド
技術による封止時、または、封止完成後における
動作状態における加熱冷却時において、樹脂とリ
ードに働く応力が緩和され、特に、タブ端部にお
いて樹脂クラツクが生じにくくなる。よつて、チ
ツプサイズの大きい半導体装置にも適用出来る。
さらに、本発明によれば、この時、リード２およ
び３は、鉄−ニツケル被膜で覆つているため、エ
ポキシ樹脂１との接着がよくなる。これによつて
リード２または３と樹脂１との界面から水の浸入
を減少させることが出来る。また、アウターリー
ドにおいては、鉄−ニツケル（Fe−Ni）被膜８
の表面に形成される鉄−ニツケル（Fe−Ni）の
酸化物は、従来の半田デイツプで使用される塩化
亜鉛等を含んだフラツクスで簡単に除去出来るの
で、半田被膜１０を鉄−ニツケル（Fe−Ni）８
上に容易に付着形成することが出来る。この時、
鉄−ニツケル（Fe−Ni）被膜８がアウターリー
ド全体を被覆しているため、リードの銅系金属の
腐蝕がなくなり、アウターリードの折れや外観不
良がなくなる。
リードの鉄−ニツケル被膜による樹脂封止体と
の接着性の向上は、例えば半導体装置の完成後に
おける着色インキの浸漬試験によつて理解するこ
とができる。すなわち、半導体装置を赤色に着色
したインク中に浸漬させ、加圧する。この結果、
その界面に浸入した赤色インクの浸入度を観測す
ると、鉄−ニツケル被膜を有するリードを用いた
本発明の半導体装置では、従来のニツケル被膜の
リードを用いたものに比較して赤色インクの浸入
の度合に明らかな差異が観測される。
次に、本発明の半導体装置の製造方法について
説明する。
まず、Cu系の細条板をプレス等で加工し、Cu
系母体のリードフレームを形成する。このリード
フレームは多数のリード部（上記の２に該当する
部分）と、タブ付リード部（上記の３に該当する
部分）とを有するように加工される。
次に、このCu系リードフレームに鉄−ニツケ
ル（Fe−Ni）メツキを施し、上記したような鉄
−ニツケルの被膜８を形成する。さらに、部分的
に銀（Ag）被膜１１，１２を形成する。これに
よつて得られたリードフレームの形状を第４図に
示す。第４図において、２および３は前記第１
図、第２図によつて説明したリードおよびタブで
ある。リード２、タブ３は、ダム９によつて支え
られ、また、枠体９がその周りに形成されてあ
る。
さらに、上記構成のリードフレームに半導体素
子（ペレツト）３を樹脂ペースト等の接着剤によ
つて固着させる。
次に、半導体素子３の電極パツドとリードフレ
ームのリード部とをワイヤ５によつて接続する。
この接続は周知のワイヤボンデイング技術によつ
て達成される。
しかる後、トランスフアモールド技術によつ
て、樹脂封止し、上記ペレツトボンデイング部
分、ワイヤボンデイング部分、および、リードフ
レームの一部を含む部分を樹脂等の封止体１で封
止し、リードフレームの不必要な部分を切断し、
第１図に示すような半導体装置が完成される。
第５図、第６図は、本発明の変形例を示す。第
５図に示すように、タブ３における熱放出をより
大きくするために、半導体素子（ペレツト）４と
銅系金属からなるタブ母体６の間に、鉄−ニツケ
ル（Fe−Ni）被膜や銀（Ag）被膜を形成せず、
直接、接着剤１３によつて半導体素子（ペレツ
ト）４を固着するか、あるいは、銀（Ag）被膜
１２のみ形成して半導体素子（ペレツト）４を固
着しても良い。また、第５図に示すように、アウ
ターリード部には、鉄−ニツケル（Fe−Ni）被
膜を形成せず、封止体内に存在するリード（イン
ナーリード）にのみ形成し、銅系金属６に直接半
田被膜１０を形成しても良い。しかし、アウター
リードの腐蝕をより完全にするためには、上述し
たように、鉄−ニツケル（Fe−Ni）被膜の上に
半田被膜１０を形成することが望ましい。
このような構造の半導体装置は、リード材と樹
脂材の熱膨張係数の差が少ないため、従来の樹脂
の硬化応力による接着剥離の問題が低減される。
さらに、リード表面が鉄−ニツケル（Fe−Ni）
被膜で被覆しているため、従来のニツケル（Ni）
被覆したものより、リードと樹脂界面の接着力は
良い。先に述べた赤色に着色したインクによる隙
間評価結果、銅（Cu）系金属素材、および鉄−
ニツケル（Fe−Ni）被膜の充分な接着力が証明
される。又、アウターリードの錫（Sn）メツキ、
あるいは、半田の処理も、鉄−ニツケル（Fe−
Ni）と同系のフラツクスを用い、均一完全な被
膜が形成できた。
〔効果〕
以上のような本発明の半導体装置は、その構造
から以下の効果を得ることが出来る。
１ 熱抵抗の低い銅（Cu）系金属をフレーム本
体として用いてるため、稼動時の素子に発生す
る熱を外部に放出することを容易にし、素子温
度を一定に保ち、動作点をより広範囲な温度範
囲で得ることが出来る。
２ 銅（Cu）系フレームを鉄−ニツケル（Fe−
Ni）の２元金属で被覆しているため、樹脂と
フレームとの接着性が良く、フレームと樹脂と
の境界面からの水の浸入を防ぐことが出来る。
従つて素子の耐湿性を向上することができる。
３ タブにおいては、その母体が銅系でできてお
り、熱膨張率が樹脂のそれとほとんど差がない
ため、熱膨張率の差によるタブと樹脂との応力
が少ない。さらに、タブ母体の表面を鉄−ニツ
ケル（Fe−Ni）の２元金属で被覆しているた
め、樹脂との接着性は良い。従つて、タブと樹
脂との応力が緩和され、タブ端部に生ずる樹脂
クラツクを防止することが出来る。
４ 鉄−ニツケル（Fe−Ni）の表面に付着する
酸化膜は、容易に酸化膜除去液で除去できるた
め、外部リードの半田デイツプ等が容易にな
る。従つて、外部の素子とのコンタンクトの信
頼性が向上する。
５ 銅（Cu）フルームを鉄−ニツケル（Fe−
Ni）の二元金属で被覆しているため、銅その
もの自体の腐蝕、酸化を防止できる。これによ
りアウターリードの劣化や折れを防ぎ、また、
外観不良が防止出来る。
６ 上記１〜３の効果から、相乗効果として、発
熱量の大きい半導体装置の信頼性を向上させる
ことができる。
７ リードフレーム母体が銅（Cu）系金属から
成るために、リード素材の原価低減を達成する
ことができる。
以上本発明者によつてなされた発明を実施例に
基づいて具体的に説明したが、本発明は上記実施
例に限定されるものでなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。たとえば、銀（Ag）被膜１１，１２は金
（Au）で形成されても良く、ボンデイングワイヤ
５は金（Au）以外の金属であつても本発明の効
果を防げるものでない。
【図面の簡単な説明】
第１図は、本発明を適用したプラスチツクパツ
ケージ半導体装置の平面図、第２時は第１図に示
した半導体装置の側面図、第３図は第１図に示し
た半導体装置のＡ−A′線に沿う断面図、第４図
は、リードフレームの平面図、第５図は本発明の
変形例を示す半導体装置の断面図、および、第６
図は本発明をさらに他の変形例を示す半導体装置
の断面図。各図面において、各符号は次のように
説明される。 １……樹脂パツケージ本体、２……リード、３
……タブ、４……半導体素子（ペレツト）５……
ボンデイングワイヤ（金）、６……リード母体
（銅系金属）およびタブ付リード母体（銅系金
属）、７……枠体、８……鉄−ニツケル（Fe−
Ni）被膜、９……ダム、１０……錫（Sn）or半
田被膜、１１，１２……銀（Ag）被膜、１３…
…（導電性）接着剤。

Claims (1)

  1. 【特許請求の範囲】 １ リードの外部接続部以外の部分を樹脂により
    封止した樹脂封止型半導体装置において、リード
    および半導体素子を固着すべきタブを銅系金属で
    形成し、樹脂封止される前記リード部およびタブ
    部の表面の少なくとも一部が鉄−ニツケル二元材
    料の被覆が形成されて成ることを特徴とする半導
    体装置。 ２ 互いに平行に配列された一対の第１の枠体部
    と、該一対の第１の枠体部間を連結し、互いに平
    行に配設された一対の第２の枠体部と、前記第１
    および第２の枠体部によつて区画された領域内に
    形成された半導体素子取付用のタブ付リード部お
    よびそのタブ付リード部の周辺に配列された複数
    のリード部とを有するリードフレームにおいて、
    前記リードフレームは銅系材料の母体と、その表
    面に形成された鉄−ニツケル二元材料から成る被
    膜とから成ることを特徴とするリードフレーム。
JP58035846A 1983-03-07 1983-03-07 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム Granted JPS59161850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58035846A JPS59161850A (ja) 1983-03-07 1983-03-07 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58035846A JPS59161850A (ja) 1983-03-07 1983-03-07 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS59161850A JPS59161850A (ja) 1984-09-12
JPH0445985B2 true JPH0445985B2 (ja) 1992-07-28

Family

ID=12453349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58035846A Granted JPS59161850A (ja) 1983-03-07 1983-03-07 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59161850A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603144A (ja) * 1983-06-21 1985-01-09 Oki Electric Ind Co Ltd 半導体パツケ−ジのリ−ド処理方法
JPS6186948U (ja) * 1984-11-14 1986-06-07
JP2596542B2 (ja) * 1986-05-12 1997-04-02 株式会社日立製作所 リードフレームおよびそれを用いた半導体装置
JPH03280456A (ja) * 1990-03-28 1991-12-11 Mitsui High Tec Inc 半導体装置に用いるリードフレーム
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JPH08280350A (ja) * 1995-04-13 1996-10-29 Yasue:Kk 寒干し大根の加工方法
US6713852B2 (en) * 2002-02-01 2004-03-30 Texas Instruments Incorporated Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
JP2004200249A (ja) 2002-12-16 2004-07-15 Nec Electronics Corp 電子部品及びその製造方法並びに製造装置
CN104505375A (zh) * 2014-11-03 2015-04-08 南通富士通微电子股份有限公司 半导体封装结构
US10062639B2 (en) * 2014-12-10 2018-08-28 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device

Also Published As

Publication number Publication date
JPS59161850A (ja) 1984-09-12

Similar Documents

Publication Publication Date Title
JP3718181B2 (ja) 半導体集積回路装置およびその製造方法
US8994159B2 (en) Semiconductor device and manufacturing method thereof
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
CN102859687B (zh) 半导体器件及其制造方法
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JP3537417B2 (ja) 半導体装置およびその製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JPH0445985B2 (ja)
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JP4045985B2 (ja) 樹脂封止型電子装置
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
WO2002061768A1 (fr) Connecteur de resistance et son procede de fabrication
KR100591235B1 (ko) 반도체 장치
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JPH053280A (ja) 半導体装置
JPH03149865A (ja) リードフレーム
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH07135203A (ja) 半導体装置
JPH0567069B2 (ja)
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2743567B2 (ja) 樹脂封止型集積回路
JPS63310149A (ja) 高集積化ｉｃ用パッケ−ジおよびその製造方法
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法