JPH03149865A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH03149865A JPH03149865A JP28943489A JP28943489A JPH03149865A JP H03149865 A JPH03149865 A JP H03149865A JP 28943489 A JP28943489 A JP 28943489A JP 28943489 A JP28943489 A JP 28943489A JP H03149865 A JPH03149865 A JP H03149865A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor element
- sealing resin
- smaller
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 abstract description 28
- 229920005989 resin Polymers 0.000 abstract description 28
- 238000007789 sealing Methods 0.000 abstract description 20
- 238000007747 plating Methods 0.000 abstract description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052709 silver Inorganic materials 0.000 abstract description 7
- 239000004332 silver Substances 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101100128281 Enterobacteria phage T4 rIII gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、樹脂封止型パッケージの中に半導体チップと
ともに封じ込められるリードフレ、−ムに関するもので
ある。
ともに封じ込められるリードフレ、−ムに関するもので
ある。
従来の技術
樹脂封止型半導体パフケージは、シリコンからなる半導
体素子を金属性リードフＶ−ムのダイｌ（ラド部分に固
着する。リードフレームの材質は。
体素子を金属性リードフＶ−ムのダイｌ（ラド部分に固
着する。リードフレームの材質は。
鉄、鉄・ニフ９″ル合金、銅系合金等を主に使用する。
このリードフレー五は、半導体素子を固着するダイパッ
ド部や、半導体素子の電気信号入出力端子（ポンディン
グパッド）と電気的導通を得るために、金もしくは銅な
どの細線で接続されるインナーリード部、吊りリード部
、ダムバー部％７Ｖ−五部から構成される装置 上記各部のうち、ダイパツド部と、インナーリード部の
先端部は、鉄もしくは鉄−ニラｌｒＡ／合金では、金ま
たは銀のめつき層が施され、また、銅系合金で＃ｊＩＩ
Ｉめっき層が施されている。
ド部や、半導体素子の電気信号入出力端子（ポンディン
グパッド）と電気的導通を得るために、金もしくは銅な
どの細線で接続されるインナーリード部、吊りリード部
、ダムバー部％７Ｖ−五部から構成される装置 上記各部のうち、ダイパツド部と、インナーリード部の
先端部は、鉄もしくは鉄−ニラｌｒＡ／合金では、金ま
たは銀のめつき層が施され、また、銅系合金で＃ｊＩＩ
Ｉめっき層が施されている。
このようなリードフレームのダイパッド部に半導体素子
を銀ペーストもしくは企シリコン共晶で固着し、半導体
素子の電気信号人出端子とり一ドッＶ−ムのインナーリ
ードとを金属細線で接続し。
を銀ペーストもしくは企シリコン共晶で固着し、半導体
素子の電気信号人出端子とり一ドッＶ−ムのインナーリ
ードとを金属細線で接続し。
封止樹脂でパッケージ外形に成形することで，従来のリ
ードフレ−五を用いたリード加工前迄のパフケージが完
成する。
ードフレ−五を用いたリード加工前迄のパフケージが完
成する。
発明が解決しようとする課題
上記従来のものでは、パフケ−Ｖの中て、表面突装型の
ものは、樹脂成形１１に半導体素子表面と樹脂の界面中
ダイバツド裏面と樹脂の界面で局所剥離が生じる。この
剥離部は、＊一吸湿後の八ンダ浸漬試験などで、水溜め
となって、その水が浸漬温度ての水蒸気圧（飽和の場合
は、飽和水蒸気圧）を発生し、パフケージの樹脂を破壊
するなどの問題があった。この問題は、リードフレーム
のグイパッドの側壁や％表嬰面が、樹脂との強力な接着
に得られなーことに起因している。その一つの原因は、
ダイパッド表面のめつき層や、裏面や側面に廻り込んだ
めっき層と樹脂との闇の接着が弱いためである。一般に
、金や銀のめつき表面は。
ものは、樹脂成形１１に半導体素子表面と樹脂の界面中
ダイバツド裏面と樹脂の界面で局所剥離が生じる。この
剥離部は、＊一吸湿後の八ンダ浸漬試験などで、水溜め
となって、その水が浸漬温度ての水蒸気圧（飽和の場合
は、飽和水蒸気圧）を発生し、パフケージの樹脂を破壊
するなどの問題があった。この問題は、リードフレーム
のグイパッドの側壁や％表嬰面が、樹脂との強力な接着
に得られなーことに起因している。その一つの原因は、
ダイパッド表面のめつき層や、裏面や側面に廻り込んだ
めっき層と樹脂との闇の接着が弱いためである。一般に
、金や銀のめつき表面は。
エポキシ系封止樹脂との接着が弱く、めっき面が封止樹
脂と接触しないような構造にする必要があった。
脂と接触しないような構造にする必要があった。
本発明は上記従来の問題を解決するもので、パフケージ
の封止樹脂とグイパッドとの接着を良好和してパッケー
ジの封止樹脂の破ｆｓｔ防ぐことができるリードフレー
ムを提供することを目的とするものである。
の封止樹脂とグイパッドとの接着を良好和してパッケー
ジの封止樹脂の破ｆｓｔ防ぐことができるリードフレー
ムを提供することを目的とするものである。
課ｇを解決するための手段
上記課＃１を解決するために本発明のり一ドフＶ−五は
、ダイパッド表面のめつきｒＩＩＩ域が、搭載する半導
体素子寸法と同等もしくはそれ以下であり、かつ、Ｓ記
めりきＩＩ載板外のダイパッド周囲はめっきを施さない
領域とするものである。
、ダイパッド表面のめつきｒＩＩＩ域が、搭載する半導
体素子寸法と同等もしくはそれ以下であり、かつ、Ｓ記
めりきＩＩ載板外のダイパッド周囲はめっきを施さない
領域とするものである。
作用
上記構成により、ダイパッド表面に半導体素子を、銀ペ
ーストや企シリコン共晶で固着するために施す、ダイパ
ッド表面のめつき領域を、搭載する半導体素子寸法と同
等もしくはそれ以下としたので、ダイパッドに半導体素
子を搭載した際パッケージの封止樹脂とダイパッドの−
９５表面とが直接に接触する部分がなくなり、パフケー
ジの樹脂形成後の段階で、特に、封止樹脂とグイパッド
裏面との界面剥離が防止されて、パッケージの封止樹脂
とグイパッドとの接着が良好となり、パッケージの封止
樹脂の破壊が防止されることくなる。
ーストや企シリコン共晶で固着するために施す、ダイパ
ッド表面のめつき領域を、搭載する半導体素子寸法と同
等もしくはそれ以下としたので、ダイパッドに半導体素
子を搭載した際パッケージの封止樹脂とダイパッドの−
９５表面とが直接に接触する部分がなくなり、パフケー
ジの樹脂形成後の段階で、特に、封止樹脂とグイパッド
裏面との界面剥離が防止されて、パッケージの封止樹脂
とグイパッドとの接着が良好となり、パッケージの封止
樹脂の破壊が防止されることくなる。
実施例
以下、本発明の−実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の−実施例を示すリード７ｖ−ムの斜視
図であり、第２図は第１図のリードフレームに半導体素
子を搭載し友際の断面図である。
図であり、第２図は第１図のリードフレームに半導体素
子を搭載し友際の断面図である。
第１図および第２図において、リードアレ−ム１のダイ
パッド２表面に半導体素子３を、叙ペースト４などで固
着するために、ダイパッド２表面に１〜５μｍ （Ｄ
ｗｘ厚の金もしくは叙のめっき層５を設ける。このとき
、めっき層５の＃ｌＩ斌は搭載しようとする半導体素子
３と同一もしくは、それより小さい寸法とし、具体的に
＃ｆ、半導体素子３のＸ寸法およびＹ寸法よりそれぞれ
０．６■小さいめっきｌ［域で考える。さらに、このめ
っきｗｉ斌以外のダイパッド２１８囲はめつきｔｍざな
いｌ［ＩＥとする。
パッド２表面に半導体素子３を、叙ペースト４などで固
着するために、ダイパッド２表面に１〜５μｍ （Ｄ
ｗｘ厚の金もしくは叙のめっき層５を設ける。このとき
、めっき層５の＃ｌＩ斌は搭載しようとする半導体素子
３と同一もしくは、それより小さい寸法とし、具体的に
＃ｆ、半導体素子３のＸ寸法およびＹ寸法よりそれぞれ
０．６■小さいめっきｌ［域で考える。さらに、このめ
っきｗｉ斌以外のダイパッド２１８囲はめつきｔｍざな
いｌ［ＩＥとする。
このダイパッド２表面にマトリックス状に吐出された銀
ペースト４０ドツトを付着する。このドツト傾城の上か
ら半導体素子３を載せて、ダイパッド２に貼付ける。こ
の状態で、ａペース）４を硬化するために、１５０℃１
時間、２００″ＣＩ時間、不活性ガス雰囲気の炉中に入
れる。この熱工程を終了したとき、半導体素子３はダイ
パッド２表面に固着され石、このときめつき層ｓＦｉ半
導体素子３の外側に現われないように、半導体素子３ｔ
ダイパッド２ＪＩｍＫ固着する。
ペースト４０ドツトを付着する。このドツト傾城の上か
ら半導体素子３を載せて、ダイパッド２に貼付ける。こ
の状態で、ａペース）４を硬化するために、１５０℃１
時間、２００″ＣＩ時間、不活性ガス雰囲気の炉中に入
れる。この熱工程を終了したとき、半導体素子３はダイ
パッド２表面に固着され石、このときめつき層ｓＦｉ半
導体素子３の外側に現われないように、半導体素子３ｔ
ダイパッド２ＪＩｍＫ固着する。
この状ＩＩＯ半導体累子３とリードフレ−ム１のインナ
ーリード６とを金や銅からなる４ｔ１１細線７でＪｌ［
ｌ、、それを封止樹脂８てパッケージ形状に成形する。
ーリード６とを金や銅からなる４ｔ１１細線７でＪｌ［
ｌ、、それを封止樹脂８てパッケージ形状に成形する。
これにより、パッケージの封止樹脂８とめっき層５表面
とが直接に接触することはなくな９、パッケージの封止
ｍ脂８とグイパッド２との接着が良好なものとなる。
とが直接に接触することはなくな９、パッケージの封止
ｍ脂８とグイパッド２との接着が良好なものとなる。
発明の効果
以上のように本発明によれば、表面実装型樹脂パフケー
ジの封止樹脂とダイパッドのめつき暦表面とが直接に接
触する部分を−なくすことができるので、ダイパッドと
封止樹脂との界面剥離を防止することができて、封止樹
脂とグイパッドとの接着性を改蕾することができ、した
かつ−て、パッケージの封止樹脂のＷＩｔＩＩを防止す
ることができるものである。
ジの封止樹脂とダイパッドのめつき暦表面とが直接に接
触する部分を−なくすことができるので、ダイパッドと
封止樹脂との界面剥離を防止することができて、封止樹
脂とグイパッドとの接着性を改蕾することができ、した
かつ−て、パッケージの封止樹脂のＷＩｔＩＩを防止す
ることができるものである。
第１図は本発明の−実施例管示すリード７ｖ−ムの斜視
図、第２図は同リード７Ｖ−五に半導体素子を搭載した
際の断面図である。 ｌ・・−リードフレーム％２・・−ダイパッド、３・−
・半導体素子、５・・・めっき層、８・・・封止樹脂。 代珈人 森 本 義 弘 第１図 １−９−ドフＬ−４ ２−７”４１）１アド Ｓ−めフ）層 第２図
図、第２図は同リード７Ｖ−五に半導体素子を搭載した
際の断面図である。 ｌ・・−リードフレーム％２・・−ダイパッド、３・−
・半導体素子、５・・・めっき層、８・・・封止樹脂。 代珈人 森 本 義 弘 第１図 １−９−ドフＬ−４ ２−７”４１）１アド Ｓ−めフ）層 第２図
Claims (1)
- １、ダイパッド表面のめつき領域が、搭載する半導体素
子寸法と同等もしくはそれ以下であり、かつ、前記めつ
き領域以外のダイパッド周囲はめつきを施さない領域と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28943489A JPH03149865A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28943489A JPH03149865A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149865A true JPH03149865A (ja) | 1991-06-26 |
Family
ID=17743200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28943489A Pending JPH03149865A (ja) | 1989-11-07 | 1989-11-07 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149865A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295970A (ja) * | 1993-04-08 | 1994-10-21 | Seiko Epson Corp | 半導体装置及び半導体装置製造方法 |
| JPH07142662A (ja) * | 1993-11-16 | 1995-06-02 | Toshiba Corp | 樹脂封止型半導体装置用リードフレーム |
| JPH08298302A (ja) * | 1995-02-27 | 1996-11-12 | Seiko Epson Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2018085480A (ja) * | 2016-11-25 | 2018-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP3772097A1 (en) | 2019-08-01 | 2021-02-03 | STMicroelectronics S.r.l. | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device |
| IT201900022641A1 (it) * | 2019-12-02 | 2021-06-02 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore, apparato e dispositivo a semiconduttore corrispondenti |
-
1989
- 1989-11-07 JP JP28943489A patent/JPH03149865A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295970A (ja) * | 1993-04-08 | 1994-10-21 | Seiko Epson Corp | 半導体装置及び半導体装置製造方法 |
| JPH07142662A (ja) * | 1993-11-16 | 1995-06-02 | Toshiba Corp | 樹脂封止型半導体装置用リードフレーム |
| KR100414450B1 (ko) * | 1995-02-21 | 2004-04-03 | 세이코 엡슨 가부시키가이샤 | 수지봉지형반도체장치및그제조방법 |
| JPH08298302A (ja) * | 1995-02-27 | 1996-11-12 | Seiko Epson Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2018085480A (ja) * | 2016-11-25 | 2018-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN108109927A (zh) * | 2016-11-25 | 2018-06-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN108109927B (zh) * | 2016-11-25 | 2023-01-06 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| EP3772097A1 (en) | 2019-08-01 | 2021-02-03 | STMicroelectronics S.r.l. | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device |
| US11515240B2 (en) | 2019-08-01 | 2022-11-29 | Stmicroelectronics S.R.L. | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device |
| IT201900022641A1 (it) * | 2019-12-02 | 2021-06-02 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore, apparato e dispositivo a semiconduttore corrispondenti |
| EP3832702A1 (en) * | 2019-12-02 | 2021-06-09 | STMicroelectronics S.r.l. | Method of manufacturing semiconductor devices and corresponding apparatus |
| US11610849B2 (en) | 2019-12-02 | 2023-03-21 | Stmicroelectronics S.R.L. | Method of manufacturing semiconductor devices, corresponding apparatus and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPS60171733A (ja) | 半導体装置 | |
| JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH053280A (ja) | 半導体装置 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JP2927814B2 (ja) | 樹脂封止ダイオード | |
| JPH08115941A (ja) | 半導体装置 | |
| JP2506429B2 (ja) | 樹脂封止型半導体装置 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH01278757A (ja) | リードフレーム | |
| JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0333068Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPH02292850A (ja) | リードフレーム | |
| JPS635253Y2 (ja) | ||
| JPH0637123A (ja) | 半導体装置 | |
| JPS6364052B2 (ja) |