JPH06295970A - 半導体装置及び半導体装置製造方法 - Google Patents
半導体装置及び半導体装置製造方法Info
- Publication number
- JPH06295970A JPH06295970A JP5082193A JP8219393A JPH06295970A JP H06295970 A JPH06295970 A JP H06295970A JP 5082193 A JP5082193 A JP 5082193A JP 8219393 A JP8219393 A JP 8219393A JP H06295970 A JPH06295970 A JP H06295970A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- semiconductor element
- die pad
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置組立工程のモールド工程に於いて、
ダイパッドの浮きによるエッジショート不良及び、モー
ルド後の熱や湿度による樹脂の収縮の際に発生する応力
による半導体回路素子のファンクション不良を防止す
る。 【構成】半導体回路素子７を半導体装置用リードフレー
ム１の半導体回路素子取付部３に載置し、その反対面に
応力緩和プレート２３を載置して組立を行う。応力緩和
プレート２３は熱膨張係数をその半導体回路素子７と同
程度とした半導体素子、金属、プラスチック、セラミッ
クまたはガラス等とする。 【効果】ダイパッドの上下の充填空間及び形状が均等と
なり、モールドレジンの注入の際にモールドレジンの流
れが均等となりダイパッドへの浮力の発生は押さえら
れ、ダイパッド、半導体装置搭載部の歪み、曲がりを防
止できる。半導体装置の外形変位が少なくなり、実装時
の位置ずれが防止できる。
ダイパッドの浮きによるエッジショート不良及び、モー
ルド後の熱や湿度による樹脂の収縮の際に発生する応力
による半導体回路素子のファンクション不良を防止す
る。 【構成】半導体回路素子７を半導体装置用リードフレー
ム１の半導体回路素子取付部３に載置し、その反対面に
応力緩和プレート２３を載置して組立を行う。応力緩和
プレート２３は熱膨張係数をその半導体回路素子７と同
程度とした半導体素子、金属、プラスチック、セラミッ
クまたはガラス等とする。 【効果】ダイパッドの上下の充填空間及び形状が均等と
なり、モールドレジンの注入の際にモールドレジンの流
れが均等となりダイパッドへの浮力の発生は押さえら
れ、ダイパッド、半導体装置搭載部の歪み、曲がりを防
止できる。半導体装置の外形変位が少なくなり、実装時
の位置ずれが防止できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置製造方法及び
半導体装置に係わり、更に詳しくは半導体装置のパッケ
ージに関するものである。
半導体装置に係わり、更に詳しくは半導体装置のパッケ
ージに関するものである。
【０００２】
【従来の技術】レジンモールド型半導体装置の組立には
図７に示す様な半導体装置用リードフレームが用いられ
る。
図７に示す様な半導体装置用リードフレームが用いられ
る。
【０００３】図７（ａ）は本発明の半導体装置用リード
フレームを説明するための平面図である。そして、図７
（ｂ）はそれをＡ−Ａで切断したときの断面図である。
フレームを説明するための平面図である。そして、図７
（ｂ）はそれをＡ−Ａで切断したときの断面図である。
【０００４】この半導体装置用リードフレーム１は金属
薄板をエッチングあるいはプレス加工による打ち抜きに
よって部分的に除去して形成する。
薄板をエッチングあるいはプレス加工による打ち抜きに
よって部分的に除去して形成する。
【０００５】半導体装置用リードフレーム１は矩形枠か
らなるフレーム外枠２を有し、このフレーム外枠２の略
中央に半導体回路素子をとりつける矩形のダイパッド３
を有している。
らなるフレーム外枠２を有し、このフレーム外枠２の略
中央に半導体回路素子をとりつける矩形のダイパッド３
を有している。
【０００６】さらにダイパッド３は、タイバー４によっ
てフレーム枠２に支持されている。
てフレーム枠２に支持されている。
【０００７】またフレーム外枠２の内側からは多数の細
い内部リード５が、前記ダイパッド３に向かって延在し
ており、各内部リード５はレジンモールド時にレジン流
出を防止するダムバー６で支持されている。このダムバ
ー６は補強部材ともなっている。
い内部リード５が、前記ダイパッド３に向かって延在し
ており、各内部リード５はレジンモールド時にレジン流
出を防止するダムバー６で支持されている。このダムバ
ー６は補強部材ともなっている。
【０００８】このような半導体装置用リードフレーム１
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応するリード５の内端とを金属細線８等の接続手
段にて接続し、その後、ダムバー６の近傍の内側のモー
ルド領域９を図４の様なモールドマシンを使用してモー
ルド工程を行い、レジンパッケージ１２で半導体回路素
子７，ワイヤ８，内部リード５を被う。図４はモールド
工程を説明するための説明図であり、カル部１５に投入
したモールドレジンをプランジャー１６で押し、ランナ
ー１９を介し金型ゲート部１３よりレジンを流入させる
事によりレジンでモールドする。
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応するリード５の内端とを金属細線８等の接続手
段にて接続し、その後、ダムバー６の近傍の内側のモー
ルド領域９を図４の様なモールドマシンを使用してモー
ルド工程を行い、レジンパッケージ１２で半導体回路素
子７，ワイヤ８，内部リード５を被う。図４はモールド
工程を説明するための説明図であり、カル部１５に投入
したモールドレジンをプランジャー１６で押し、ランナ
ー１９を介し金型ゲート部１３よりレジンを流入させる
事によりレジンでモールドする。
【０００９】
【発明が解決しようとする課題】上記のような従来の方
法によるパッケージ方法では図６に示すようにモールド
レジン２４が注入されると、その時の抵抗により、ダイ
パッド３は半導体装置積載方向と同方向に浮力が生じ
る。そのためダイパッド３はその浮力方向に変形し、金
属細線８とダイパッド３とがショートする不良等が起こ
り易くなる。また、図３の様にモールドレジンで封止し
た後、外気の温度、湿度変化にともないモールドレジン
は膨張、収縮するために半導体装置の外形が変形し、内
部に載置された半導体回路素子等が、それらモールドレ
ジンの応力によりダメージを受け、機能不良を起こす可
能性が大きい。これらは半導体素子の熱膨張係数とモー
ルドレジン、ダイパッド等の半導体装置に使用されてい
る材料の熱膨張係数が一致しないため外部の温度変化に
より各々の膨張にズレが生じ、応力が発生して半導体素
子に対してダメージを与えてしまう為である。
法によるパッケージ方法では図６に示すようにモールド
レジン２４が注入されると、その時の抵抗により、ダイ
パッド３は半導体装置積載方向と同方向に浮力が生じ
る。そのためダイパッド３はその浮力方向に変形し、金
属細線８とダイパッド３とがショートする不良等が起こ
り易くなる。また、図３の様にモールドレジンで封止し
た後、外気の温度、湿度変化にともないモールドレジン
は膨張、収縮するために半導体装置の外形が変形し、内
部に載置された半導体回路素子等が、それらモールドレ
ジンの応力によりダメージを受け、機能不良を起こす可
能性が大きい。これらは半導体素子の熱膨張係数とモー
ルドレジン、ダイパッド等の半導体装置に使用されてい
る材料の熱膨張係数が一致しないため外部の温度変化に
より各々の膨張にズレが生じ、応力が発生して半導体素
子に対してダメージを与えてしまう為である。
【００１０】本発明は上記の課題を解決すべくなされた
もので、半導体素子取付部に半導体素子を取付けた後、
その反対面に半導体素子、金属、プラスチック、セラミ
ック、またはガラス等を取付けてモールド工程を行う事
により樹脂流入を均等化し、更にはモールドレジンによ
る応力をも均等化し、金属細線不良及びモールドレジン
応力による機能不良を激減させる事を目的とする。
もので、半導体素子取付部に半導体素子を取付けた後、
その反対面に半導体素子、金属、プラスチック、セラミ
ック、またはガラス等を取付けてモールド工程を行う事
により樹脂流入を均等化し、更にはモールドレジンによ
る応力をも均等化し、金属細線不良及びモールドレジン
応力による機能不良を激減させる事を目的とする。
【００１１】
【課題を解決するための手段】本発明に係わる半導体装
置及び半導体装置製造方法は、半導体装置用リードフレ
ームの半導体装置取付部に半導体素子を取り付けた後、
その反対面に半導体素子、金属、プラスチック、セラミ
ックまたはガラス等を載置する手段をとる。
置及び半導体装置製造方法は、半導体装置用リードフレ
ームの半導体装置取付部に半導体素子を取り付けた後、
その反対面に半導体素子、金属、プラスチック、セラミ
ックまたはガラス等を載置する手段をとる。
【００１２】
【実施例】図１は本発明に係わる半導体装置の実施例を
説明するための説明図である。
説明するための説明図である。
【００１３】図１（ａ）は本発明の半導体装置用リード
フレームを説明するための平面図である。そして、図１
（ｂ）はそれをＡ−Ａで切断したときの断面図である。
この半導体装置用リードフレーム１は金属薄板をエッチ
ングあるいはプレス加工による打ち抜きによって部分的
に除去して形成する。半導体装置用リードフレーム１は
矩形枠からなるフレーム外枠２を有し、このフレーム外
枠２の略中央に半導体回路素子をとりつける矩形のダイ
パッド３を有している。さらにダイパッド３は、タイバ
ー４によってフレーム枠２に支持されている。またフレ
ーム外枠２の内側からは多数の細い内部リード５が、前
記ダイパッド３に向かって延在しており、各内部リード
５はレジンモールド時にレジン流出を防止するダムバー
６で支持されている。このダムバー６は補強部材ともな
っている。
フレームを説明するための平面図である。そして、図１
（ｂ）はそれをＡ−Ａで切断したときの断面図である。
この半導体装置用リードフレーム１は金属薄板をエッチ
ングあるいはプレス加工による打ち抜きによって部分的
に除去して形成する。半導体装置用リードフレーム１は
矩形枠からなるフレーム外枠２を有し、このフレーム外
枠２の略中央に半導体回路素子をとりつける矩形のダイ
パッド３を有している。さらにダイパッド３は、タイバ
ー４によってフレーム枠２に支持されている。またフレ
ーム外枠２の内側からは多数の細い内部リード５が、前
記ダイパッド３に向かって延在しており、各内部リード
５はレジンモールド時にレジン流出を防止するダムバー
６で支持されている。このダムバー６は補強部材ともな
っている。
【００１４】このような半導体装置用リードフレーム１
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応する内部リード５の内端とを金属細線８等の接
続手段にて接続し、その後載置された半導体回路素子と
反対面に熱膨張係数をその半導体回路素子と同程度とし
た半導体素子、金属、プラスチック、セラミックまたは
ガラス等による応力緩和プレート２３を銀ペースト等の
接着剤により載置し、その後、ダムバー６の近傍の内側
のモールド領域９を一般的なトランスファーモールドマ
シンの説明図である図４に示してある様なモールドマシ
ンを使用してモールドを行う。
にあっては、ダイパッド３上に半導体回路素子７を固定
した後、半導体回路素子７の各電極１０と、これらの電
極に対応する内部リード５の内端とを金属細線８等の接
続手段にて接続し、その後載置された半導体回路素子と
反対面に熱膨張係数をその半導体回路素子と同程度とし
た半導体素子、金属、プラスチック、セラミックまたは
ガラス等による応力緩和プレート２３を銀ペースト等の
接着剤により載置し、その後、ダムバー６の近傍の内側
のモールド領域９を一般的なトランスファーモールドマ
シンの説明図である図４に示してある様なモールドマシ
ンを使用してモールドを行う。
【００１５】方法としてはまず金型１７、１８の両方あ
るいは片方を開き、その中に半導体回路素子を搭載した
半導体装置用リードフレーム１をセットする。そして前
記金型を閉じ半導体装置用リードフレームを密閉する。
その次にポット１４内にモールドレジンを投入し、プラ
ンジャー１６で加圧してモールドレジンをランナー１９
及びゲート１３を介してキャビティー２２内に注入す
る。樹脂を硬化させた後、金型１７、１８の両方あるい
は片方を開き、中の成形品を取り出す。
るいは片方を開き、その中に半導体回路素子を搭載した
半導体装置用リードフレーム１をセットする。そして前
記金型を閉じ半導体装置用リードフレームを密閉する。
その次にポット１４内にモールドレジンを投入し、プラ
ンジャー１６で加圧してモールドレジンをランナー１９
及びゲート１３を介してキャビティー２２内に注入す
る。樹脂を硬化させた後、金型１７、１８の両方あるい
は片方を開き、中の成形品を取り出す。
【００１６】また、上記の半導体装置用リードフレーム
に半導体素子を載置する前に半導体素子、金属、プラス
チック、セラミックまたはガラス等による応力緩和プレ
ート２３を載置し、その反対面に半導体回路素子を載置
して金属細線にて内部リード５と各電極１０とを結線す
る方法もある。
に半導体素子を載置する前に半導体素子、金属、プラス
チック、セラミックまたはガラス等による応力緩和プレ
ート２３を載置し、その反対面に半導体回路素子を載置
して金属細線にて内部リード５と各電極１０とを結線す
る方法もある。
【００１７】本発明を使用せずに従来方法で組立工程を
行った場合、従来の方法によるモールド状況の説明図で
ある図６の様にモールド時に樹脂の流入が不均一になる
のに対し、本発明を使用した場合はモールド時の樹脂の
流入は、本発明によるモールド状況の説明図である図５
の如く均等となる。また、半導体装置の組立後に於いて
は、本発明を使用せずに従来方法で組立工程を行った場
合は熱や湿度による応力の影響が強く、従来方法の説明
図である図３の様にパッケージ全体が変形するのに対し
て、本発明使用品は熱や、湿度に対しての応力が大幅に
緩和されるため、本発明の効果を示した説明図である図
２の如くパッケージのそりはほとんど無くなる。以上の
２点が本発明により得られる事象である。
行った場合、従来の方法によるモールド状況の説明図で
ある図６の様にモールド時に樹脂の流入が不均一になる
のに対し、本発明を使用した場合はモールド時の樹脂の
流入は、本発明によるモールド状況の説明図である図５
の如く均等となる。また、半導体装置の組立後に於いて
は、本発明を使用せずに従来方法で組立工程を行った場
合は熱や湿度による応力の影響が強く、従来方法の説明
図である図３の様にパッケージ全体が変形するのに対し
て、本発明使用品は熱や、湿度に対しての応力が大幅に
緩和されるため、本発明の効果を示した説明図である図
２の如くパッケージのそりはほとんど無くなる。以上の
２点が本発明により得られる事象である。
【００１８】本発明による効果の確認の実験を以下のよ
うに行った。フレームとして４２アロイ材を使用した物
及び銅系フレームを使用した物を使って実験した。４２
アロイ材の熱膨張係数は約０．７×１０-5程度であり、
銅系フレームの熱膨張係数は約１．６×１０-5程度、モ
ールドレジンの熱膨張係数は約１．８×１０-5程度、そ
して半導体素子の熱膨張係数は約０．３×１０-5程度で
あった。サンプルのタイプはレジンモールドによる樹脂
封止型半導体装置で前記記載の物と同一のタイプであ
る。モールドレジン部分の外形は２８ｍｍ×２８ｍｍ×
３．３５ｍｍ程度、搭載素子が１０ｍｍ×１０ｍｍ×
０．５ｍｍのものでモールドレジンのほぼ中央に載置さ
れている。本発明品は半導体素子のダイパッドを挟んだ
反対面に応力緩和材として同一の半導体素子を載置し
た。
うに行った。フレームとして４２アロイ材を使用した物
及び銅系フレームを使用した物を使って実験した。４２
アロイ材の熱膨張係数は約０．７×１０-5程度であり、
銅系フレームの熱膨張係数は約１．６×１０-5程度、モ
ールドレジンの熱膨張係数は約１．８×１０-5程度、そ
して半導体素子の熱膨張係数は約０．３×１０-5程度で
あった。サンプルのタイプはレジンモールドによる樹脂
封止型半導体装置で前記記載の物と同一のタイプであ
る。モールドレジン部分の外形は２８ｍｍ×２８ｍｍ×
３．３５ｍｍ程度、搭載素子が１０ｍｍ×１０ｍｍ×
０．５ｍｍのものでモールドレジンのほぼ中央に載置さ
れている。本発明品は半導体素子のダイパッドを挟んだ
反対面に応力緩和材として同一の半導体素子を載置し
た。
【００１９】評価は２００℃で２４時間熱処理を行った
後の半導体装置全体のそり具合を表面粗さ計にて測定を
行った。測定サンプル数は従来の方法による物が２０
個、本発明による物が２０個とした。フレーム材質が４
２アロイの場合の半導体装置の外形のソリ量は本発明品
が２μｍ、従来方法品は２０μｍのソリ量であった。
後の半導体装置全体のそり具合を表面粗さ計にて測定を
行った。測定サンプル数は従来の方法による物が２０
個、本発明による物が２０個とした。フレーム材質が４
２アロイの場合の半導体装置の外形のソリ量は本発明品
が２μｍ、従来方法品は２０μｍのソリ量であった。
【００２０】また、同様の実験で半導体装置用リードフ
レームの素材に銅系の素材を使用した物で行ったとこ
ろ、半導体装置の外形のソリ量は本発明品が２μｍ、従
来方法品は５０μｍのソリ量であった。この事からも半
導体回路素子に与える影響は本発明品の方が格段に良好
になっていると言える。
レームの素材に銅系の素材を使用した物で行ったとこ
ろ、半導体装置の外形のソリ量は本発明品が２μｍ、従
来方法品は５０μｍのソリ量であった。この事からも半
導体回路素子に与える影響は本発明品の方が格段に良好
になっていると言える。
【００２１】また、樹脂流入時のダイパッド浮きによる
金属細線８とダイパッド３との接触不良については前記
と同形状の半導体装置を使用して行って量産実験を行っ
た。従来方法及び本発明による方法を各々４００個づつ
組み立てたところ従来の方法による物では前記接触不良
は０．５０％であるのに対して、本発明による方法では
０．０２％となっており、本発明による優位性が強く現
れている。
金属細線８とダイパッド３との接触不良については前記
と同形状の半導体装置を使用して行って量産実験を行っ
た。従来方法及び本発明による方法を各々４００個づつ
組み立てたところ従来の方法による物では前記接触不良
は０．５０％であるのに対して、本発明による方法では
０．０２％となっており、本発明による優位性が強く現
れている。
【００２２】また、上記のように半導体素子のダイパッ
ドを挟んだ反対面に応力緩和材として何らかの物質を載
置する以外に、ダイパッド部を塩化銅でエッチングした
り、電動研磨機でラッピングして上記の如く突起物を設
ける事により同様の効果を得る事もできる。
ドを挟んだ反対面に応力緩和材として何らかの物質を載
置する以外に、ダイパッド部を塩化銅でエッチングした
り、電動研磨機でラッピングして上記の如く突起物を設
ける事により同様の効果を得る事もできる。
【００２３】
【発明の効果】以上の説明から、本発明では半導体装置
取付部の半導体素子搭載部の反対面に応力緩和用の半導
体素子あるいは金属、プラスチック、セラミックまたは
ガラス等を搭載する事により以下の様な効果が得られ
る。
取付部の半導体素子搭載部の反対面に応力緩和用の半導
体素子あるいは金属、プラスチック、セラミックまたは
ガラス等を搭載する事により以下の様な効果が得られ
る。
【００２４】（１）モールドレジンにてモールドを行う
とき本発明を使用した場合、半導体素子搭載箇所の反対
面にあたる箇所にそれらの半導体素子と同等の体積、同
等の形状を有する応力緩和材が搭載されている為、ダイ
パッドの上下の充填空間及び形状が均等となり、モール
ドレジンの注入の際にモールドレジンの流れが均等とな
りダイパッドへの浮力の発生は押さえられダイパッド、
半導体装置搭載部の歪み、曲がりを防止する事が出来
る。
とき本発明を使用した場合、半導体素子搭載箇所の反対
面にあたる箇所にそれらの半導体素子と同等の体積、同
等の形状を有する応力緩和材が搭載されている為、ダイ
パッドの上下の充填空間及び形状が均等となり、モール
ドレジンの注入の際にモールドレジンの流れが均等とな
りダイパッドへの浮力の発生は押さえられダイパッド、
半導体装置搭載部の歪み、曲がりを防止する事が出来
る。
【００２５】（２）半導体素子搭載部の反対面に応力緩
和材がある為、樹脂の熱収縮等による半導体素子に対す
る応力が格段に緩和される。
和材がある為、樹脂の熱収縮等による半導体素子に対す
る応力が格段に緩和される。
【００２６】（３）前記のような効果により半導体装置
の外形変位が少なくなり、実装時の位置ずれが防止でき
る。
の外形変位が少なくなり、実装時の位置ずれが防止でき
る。
【図１】本発明に係わる半導体装置の実施例を説明する
為の説明図である。
為の説明図である。
【図２】本発明による応力の影響を説明するための説明
図である。
図である。
【図３】従来の方法による応力の影響を説明するための
説明図である。
説明図である。
【図４】モールド工程を説明するための説明図である。
【図５】本発明によるモールドでの状況を説明するため
の説明図である。
の説明図である。
【図６】従来の方法によるモールドでの状況を説明する
ための説明図である。
ための説明図である。
【図７】従来の方法を説明するための説明図である。
１ 半導体装置用リードフレーム ２ フレーム外枠 ３ ダイパッド ４ タイバー ５ 内部リード ６ ダムバー ７ 半導体回路素子 ８ 金属細線 ９ モールドライン １０ ボンディングパッド １１ フレームゲート １２ レジンパッケージ １３ 金型ゲート部 １４ ポット １５ カル １６ プランジャー １７ 金型 １８ 金型 １９ ランナー ２０ ゲート部ランナー ２１ 外部リード ２２ 金型キャビティー部 ２３ 応力緩和プレート ２４ モールドレジン
Claims (4)
- 【請求項１】半導体素子取付部、内部リード部、外部リ
ード部、外枠およびそれらを保持する保持部を有するリ
ードフレームを使用した半導体装置組立工程において、
前記半導体素子取付部に半導体素子を取り付けた後、そ
の反対面に同様の半導体素子、金属、プラスチック、セ
ラミック、ガラス等をチップ状に加工した物を取付けて
組立を行う事を特徴とした半導体装置製造方法。 - 【請求項２】半導体素子取付部、内部リード部、外部リ
ード部、外枠およびそれらを保持する保持部を有するリ
ードフレームを使用した半導体装置組立工程において、
前記半導体素子取付部に半導体素子を取り付けた後、そ
の反対面をエッチング、ラッピング等の研磨加工を施し
組立を行う事を特徴とした半導体装置製造方法。 - 【請求項３】半導体素子取付部、内部リード部、外部リ
ード部、外枠およびそれらを保持する保持部を有するリ
ードフレームを使用した半導体装置組立工程において、
前記半導体素子取付部に半導体素子を取り付けた後、そ
の反対面に同様の半導体素子、金属、プラスチック、セ
ラミック、ガラス等をチップ状に加工した物を取付けて
ある事を特徴とした半導体装置。 - 【請求項４】半導体素子取付部、内部リード部、外部リ
ード部、外枠およびそれらを保持する保持部を有するリ
ードフレームを使用した半導体装置組立工程において、
前記半導体素子取付部に半導体素子を取り付けた後、そ
の反対面をエッチング、ラッピング等の研磨加工を施て
ある事を特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082193A JPH06295970A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置及び半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082193A JPH06295970A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置及び半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295970A true JPH06295970A (ja) | 1994-10-21 |
Family
ID=13767601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082193A Pending JPH06295970A (ja) | 1993-04-08 | 1993-04-08 | 半導体装置及び半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172115A (ja) * | 2007-01-15 | 2008-07-24 | Rohm Co Ltd | 半導体装置 |
| US7745945B2 (en) | 2005-10-14 | 2010-06-29 | Stmicroelectronics Asia Pacific Pte. Ltd. | Semiconductor package with position member |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149137U (ja) * | 1984-03-13 | 1985-10-03 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPS6354757A (ja) * | 1986-08-25 | 1988-03-09 | Hitachi Vlsi Eng Corp | 樹脂封止型半導体装置 |
| JPH0163145U (ja) * | 1987-10-16 | 1989-04-24 | ||
| JPH0228353A (ja) * | 1988-07-18 | 1990-01-30 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
| JPH02201942A (ja) * | 1989-01-30 | 1990-08-10 | Fuji Electric Co Ltd | 樹脂封止半導体装置 |
| JPH03149865A (ja) * | 1989-11-07 | 1991-06-26 | Matsushita Electron Corp | リードフレーム |
| JPH03290956A (ja) * | 1990-04-06 | 1991-12-20 | Sumitomo Special Metals Co Ltd | プラスチックスパッケージ用リードフレーム材料 |
| JPH04340751A (ja) * | 1991-05-17 | 1992-11-27 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
-
1993
- 1993-04-08 JP JP5082193A patent/JPH06295970A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149137U (ja) * | 1984-03-13 | 1985-10-03 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPS6354757A (ja) * | 1986-08-25 | 1988-03-09 | Hitachi Vlsi Eng Corp | 樹脂封止型半導体装置 |
| JPH0163145U (ja) * | 1987-10-16 | 1989-04-24 | ||
| JPH0228353A (ja) * | 1988-07-18 | 1990-01-30 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
| JPH02201942A (ja) * | 1989-01-30 | 1990-08-10 | Fuji Electric Co Ltd | 樹脂封止半導体装置 |
| JPH03149865A (ja) * | 1989-11-07 | 1991-06-26 | Matsushita Electron Corp | リードフレーム |
| JPH03290956A (ja) * | 1990-04-06 | 1991-12-20 | Sumitomo Special Metals Co Ltd | プラスチックスパッケージ用リードフレーム材料 |
| JPH04340751A (ja) * | 1991-05-17 | 1992-11-27 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745945B2 (en) | 2005-10-14 | 2010-06-29 | Stmicroelectronics Asia Pacific Pte. Ltd. | Semiconductor package with position member |
| US7919361B2 (en) | 2005-10-14 | 2011-04-05 | Stmicroelectronics Asia Pacific Pte. Ltd. | Semiconductor package with position member |
| JP2008172115A (ja) * | 2007-01-15 | 2008-07-24 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| KR100776451B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| JPH10242369A (ja) | 半導体装置及びその製造方法 | |
| EP1119037A2 (en) | Semiconductor device and method of manufacturing thereof | |
| US3367025A (en) | Method for fabricating and plastic encapsulating a semiconductor device | |
| JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
| JPH06295970A (ja) | 半導体装置及び半導体装置製造方法 | |
| US6194779B1 (en) | Plastic mold type semiconductor device | |
| JP5448828B2 (ja) | 構成素子を不動態化するための装置および該装置を製造するための方法 | |
| JPH08181273A (ja) | リードフレーム及び半導体装置 | |
| KR100458640B1 (ko) | 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법 | |
| KR200186000Y1 (ko) | 반도체 리드프레임 탑재판 구조 | |
| JP2007109900A (ja) | 半導体装置の製造方法および半導体装置の製造設備 | |
| JPH0990007A (ja) | 磁気センサ及びそのパッケージング方法 | |
| JPH05121473A (ja) | 樹脂封止型半導体装置 | |
| JPH08153845A (ja) | 樹脂封止型半導体装置及びリードフレームの製造方法 | |
| JPH1126680A (ja) | 半導体装置用リードフレーム | |
| JPH05121624A (ja) | 半導体装置のリードフレーム | |
| JPS62282455A (ja) | 半導体装置の製法 | |
| JPH07130782A (ja) | ヒートシンク付きパッケージ型半導体装置の製造方法 | |
| JPH0969535A (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
| JPH06260589A (ja) | 樹脂封止型半導体装置及びその製造方法及びその実装方法 | |
| JPH06224352A (ja) | リードフレーム |