JPS6354757A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6354757A
JPS6354757A JP19717686A JP19717686A JPS6354757A JP S6354757 A JPS6354757 A JP S6354757A JP 19717686 A JP19717686 A JP 19717686A JP 19717686 A JP19717686 A JP 19717686A JP S6354757 A JPS6354757 A JP S6354757A
Authority
JP
Japan
Prior art keywords
resin
tab
glass cloth
lead frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19717686A
Other languages
English (en)
Inventor
Tomoaki Shimoishi
智明 下石
Yoshiaki Wakashima
若島 喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP19717686A priority Critical patent/JPS6354757A/ja
Publication of JPS6354757A publication Critical patent/JPS6354757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、面装着実装型樹脂封止型半導体装置に関し、
ペーパーリフロー、赤外線リフローによる、半田付実装
置伴うパッケージクラックを防止する技術に関する。
〔従来の技術〕
リードフレームのタブ上に半導体素子(チップ)を固着
し、当該素子のポンディングパッド部と当該リードフレ
ームとをボンディング用ワイヤにより接続し、当該半導
体素子組立品をトランスファーモールドなどにより樹脂
封止し、前記リードフレームの当該樹脂封止部から外部
に引出されたアウターリードを、プリント基板などの実
装用基板に、面装着実装できるようにしたフラットプラ
スチックパッケージ(PPP)がある。この面装着実装
の一例は、半田リフロー法により行われ、例えば、当該
基板導体に予備半田を施しておき、面装着実装パッケー
ジを載置して、アウターリード端部の半田を溶融させて
接続する方法である。
なお、フラットプラスチックパッケージや上記半田リフ
ロー法について述べた文献の例としては、1980年1
月15日株式会社工業調査会発行rIC化実装技術JP
、115及びP、140〜141があげられる。
〔発明が解決しようとする間層点〕
上記PPPにおいては、近時増々チップサイズが大きく
なってきており、そのため、当該チップを搭載するリー
ドフレームタブの面積も大きくなってきている。当該リ
ードフレームは、一般に金属より成り、該金属が427
0イ合金(Fe−Ni系合金)である場合のその熱膨張
係数は一般に4.4 X 10−’/’Cであるのに対
し、封止樹脂(レジン)の熱膨張係数は一般に21〜2
5 X−’/’Cと約5倍の熱膨張係数をもつ。従って
、当該タブとしレジンとの熱膨張係数差により、当該タ
ブの裏面においてレジンとの間で界剥離が生じ昌く、タ
ブの裏面に外部から侵入してきた水分が存在することに
なる。
前記半田リフロー時において、PPPは200℃程度の
温度にさらされるため、当該水分がパッケージ内部で気
化、膨張し、パッケージに歪を生じ、パッケージの比較
的弱い部分に応力集中が起こり、クラックが発生するこ
とがある。
本発明はかかる従来技術の有する欠点を解消し、パッケ
ージクラックを防止する技術を提供することを目的とす
る。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
すなわち1本発明においては、タブの裏面に、樹脂モー
ルドに先立ち、ガラスクロスを貼着しておく。
〔作用〕
このようにすることにより、タブとレジンの間にガラス
クロスが介在することになり、ガラスクロスは当該タブ
とレジンとの中間の熱膨張係数を有し、タブとレジンと
の熱膨張係数差を低減して、熱応力を緩和するとともに
、ガラスクロスは編組構造となっているので、レジンの
食い込みがよく、従って、レジンとの接着性を向上させ
、タブ下への水分の侵入を防ぐ作用がある。また、ガラ
スクロスは熱に対して強く、レジンモールド時や半田リ
フロー時の熱に対する耐熱性をも確保できる。
〔実施例〕
次に、本発明を、図面に示す実施例に基づいて説明する
第1図は本発明の実施例を示す樹脂封止型半導体装置(
PPP)の−個構成断面図、第2図は本発明に使用され
るリードフレームの一例平面図、第3図はリード折り曲
げ前のPPPの一例斜視図、第4図はPPPの実装状態
を示す説明図である。
図2に示すようにリードフレーム1の中央部には、ペレ
ットを搭載するタブ2が位置している。
この四角形のタブ2の四隅より、タブ吊りリード3が引
出されており、このタブ吊りリード3のタブに連結され
た反対の端部は、フレーム(枠)4に連結している。タ
ブ2の周辺には、適宜間隔をおいて複数のり−ド5が配
設されている。
リード5を支持する部分としてダム6が設けられている
。当該ダム6はレジンを、トランスファーモールドなど
によりモールドする際の、当該レジンの流れ止めの機能
をも果たす。
タブ2の片面には、第2図では図示していないが、ペレ
ット7を搭載し、固着する。当該ペレット付は、例えば
導電性接着剤を用いて行われる。
ペレット付されたペレット7はそのポンディングパッド
部(図示せず)にボンディング用ワイヤ8の一端部を、
例えば熱圧着ボンディング法により、ボンディングし、
一方、当該ボンディング用ワイヤ8の他端部を圧着ボン
ディングにより、リードフレーム1のリード5にボンデ
ィングする。当該ワイヤボンディング後に、モールド成
形金型内に当該組立品を装着して、レジンモールドを行
う、のであるが、本発明では当該モールドに先立ち、タ
ブ2の裏面に、ガラスクロスフィラー9を貼着しておく
このガラスクロス(フィラー)9は1例えば、二酸化珪
素、はう酸、アルミナ、酸化カルシウムなどの成分から
なる溶融ガラスを細孔から紡糸した繊維であるガラス繊
維を編組したものである。
レジンモールドは1例えば、上記半導体素子組立品を、
金型内に装着して、トランスファーモールドすることに
より行われる。
第1図は当該モールド後の本発明を適用した半導体装置
の断面図で、第1図にて、10はレジン封止部である。
当該半導体装置の完成に際しては、ダム6やフレーム4
の切断分離などが行われ、また、レジン封止部10から
引出されたり−ド5の折り曲げも行われる。
リードフレーム1は、例えばNi−Fe系合金やCu−
W系合金などの導電性材料により構成される。
ペレット(チップ)7は1例えばシリコン単結晶基板か
らなり、周知の技術によってこのチップ内には多数の回
路素子が形成され、1つの回路機能が与えられている。
回路素子の具体例は、例えばMOSトランジスタから成
り、これらの回路素子によって1例えば論理回路および
メモリの回路機能が形成されている。
ボンディング用ワイヤ8は、例えばAu細線により構成
される。レジン封止部10を構成するレジンには、例え
ばエポキシ樹脂が使用される。充填剤などを必要に応じ
て混入せしめていてもよい。
第4図にて、11はプリント基板などの実装用基板を示
し、該基板11表面に形成された導体部12に、PPP
パッケージ13のリード5が半田14により、実装され
る。
本発明によれば、タブ2の裏面において、ガラスクロス
9が、当該タブ2とレジン封止部10におけるレジンと
の間に介在することにより、これらタブ2とレジンとの
熱膨張係数差を低減して。
熱応力を緩和させるとともに、ガラスクロス9のタブ2
への貼着により、タブ2とレジン間の接着性が向上し、
タブ2とレジン間の界面剥離が防止される、したがって
、当該剥離による間隙の発生が防止されるので、水分の
侵入が阻止され、半田リフロー実装時に当該水分が気化
、膨張し、パッケージクラックを生ずることを防止でき
る。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフラットプラスチッ
クパッケージに適用した場合について説明したが、それ
に限定されるものではなく、他の樹脂封止型半導体装置
にも適用できる。
〔発明の効果〕
本願において、開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
本発明によれば、面装着実装型樹脂封止型半導体装置に
おける実装置伴うパッケージクラックを防止でき、特に
、半導体素子が大型化し、タブ面積が増加していく場合
に有効である。
【図面の簡単な説明】
第1図は本発明の実施例を示す半導体装置の構成断面図
。 第2図はリードフレームの一例平面図、第3図はフラッ
トプラスチックパッケージの一例斜視図。 第4図は実装方式の説明図である。 1・・・リードフレーム、2・・・タブ、3・・・タブ
吊りリード、4・・・フレーム、5・・・リード、6・
・・ダム、7・・・半導体素子(ペレット)、8・・・
ボンディング用ワイヤ、9・・・ガラスクロス、10・
・・レジン封止部、11・・・実装用基板、12・・・
導体部、13・・・PPPパッケージ、14・・・半田

Claims (1)

  1. 【特許請求の範囲】 1、リードフレームのタブ上に半導体素子を固着し、当
    該素子と当該リードフレームとをボンディング用ワイヤ
    により接続し、当該半導体素子組立品の樹脂封止を行っ
    て成る、面装着実装型樹脂封止型半導体装置において、
    前記タブの半導体素子を固着している反対面にガラスク
    ロスを貼着して成ることを特徴とする面装着実装型樹脂
    封止型半導体装置。 2、半導体装置が、フラックプラスチックパッケージで
    ある、特許請求の範囲第1項記載の面装着実装型樹脂封
    止型半導体装置。
JP19717686A 1986-08-25 1986-08-25 樹脂封止型半導体装置 Pending JPS6354757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19717686A JPS6354757A (ja) 1986-08-25 1986-08-25 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19717686A JPS6354757A (ja) 1986-08-25 1986-08-25 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS6354757A true JPS6354757A (ja) 1988-03-09

Family

ID=16370065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19717686A Pending JPS6354757A (ja) 1986-08-25 1986-08-25 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6354757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法

Similar Documents

Publication Publication Date Title
JP2002299540A (ja) 半導体装置およびその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
JPS60167454A (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH11150213A (ja) 半導体装置
JPS60171733A (ja) 半導体装置
JPS6354757A (ja) 樹脂封止型半導体装置
JPH0344040A (ja) 半導体装置及びその製造方法
JPS61241953A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPS62154769A (ja) 半導体装置
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JPH0456143A (ja) 半導体装置および半導体装置の製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP3419898B2 (ja) 半導体装置及びその製造方法
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH027469Y2 (ja)
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
JP3215851B2 (ja) 樹脂封止型半導体装置およびその製造法
JPS6151852A (ja) プリント基板およびその製造方法
JPS62249461A (ja) 樹脂封止型半導体装置
JPH0382067A (ja) 樹脂封止型半導体装置
JPH01208846A (ja) 半導体装置
JPS63181357A (ja) 面装着型半導体プラスチツクパツケ−ジ
JPH01205454A (ja) リードフレーム