JPS6151852A - プリント基板およびその製造方法 - Google Patents

プリント基板およびその製造方法

Info

Publication number
JPS6151852A
JPS6151852A JP59174824A JP17482484A JPS6151852A JP S6151852 A JPS6151852 A JP S6151852A JP 59174824 A JP59174824 A JP 59174824A JP 17482484 A JP17482484 A JP 17482484A JP S6151852 A JPS6151852 A JP S6151852A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
resin
pins
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59174824A
Other languages
English (en)
Inventor
Shoji Tanigawa
庄司 谷川
Tadahiro Nomura
直裕 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP59174824A priority Critical patent/JPS6151852A/ja
Publication of JPS6151852A publication Critical patent/JPS6151852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種の半導体素子、チップ素子等を搭載・封
止するために用いられる半導体パッケージ用基板に関す
る。木考察の外部接続用４体ピンを有するプリント配線
板に半導体素子、チップ素子等を搭載しエポキシ樹脂な
どで封止されたプラグインパッケージ（ピングリットア
レーも含む）は、半導体パッケージの１つであシ、高密
度実装用パッケージとして、コンピューターなどの各種
回路基板に実装して用いられる。
〔従来の技術〕
従来におけるパッケージとしては大きく分けると（イ）
樹脂によシ封止された樹脂封止型のものと、（Ｃ１１セ
ラミツク基板による気密封止されたものとがある。
樹脂封止されたパッケージの代表的なものとしては第１
図に示した通シのものである。この図面のリードクレー
ムに半導体デバイスをワイヤーポンディング法にて組み
込んでおき、これをモールド型に入れ、エポキシ等の樹
脂を注入、あるいは浸漬する方法により製造されていた
。特に、樹脂の注入をトラスファモールド法でおこなう
ことによシ、気密性に問題があるが安価でしかも多量に
パッケージを製造されている。
次に、セラミック基板を用いたものとしては第２図に示
した構造のセラミックパッケージがある。
このｔＭ造のパッケージは、セラミック基板を使用する
ことから熱放散性に優れ、かつ、気密封止として低融点
ガラス法、軟ろう法、シームウェルディング法を用いて
気密性に優れている。
〔発明が解決しようとする問題点〕
しかしながら、従来の樹脂封止タイプのパッケージは、
構造が簡単であるため安価にできるが、リード・フレー
ズに半導体ディバイスを搭載するために、プフィグΦイ
ン・タイプのピングリッドアレイの構造はとれにくく、
また多ピン化は難しい。また、回路の微細化に対応する
のが困難であり、気密性、及び熱放散性に問題がある。
次にセラミック基板に用いた気密封止タイプのパッケー
ジは、熱放散性、気密性に優れているが、生産性が低く
、セラミックを使用するために強度的に弱くかつ破れ易
く、かつ高価である。
本発明は、気密性、熱放散性は従来のセラミックパッケ
ージに劣るが、強度及び安価にできることと多ビン化回
路の微細化に対応した従来の樹脂封止タイプよシも気密
性、熱放散性が優れたパッケージを提供するのを目的と
する。
〔問題点が解決するための手段及びその方法〕本発明の
プリント基板の構造を第８図に示したのでこれに基づい
て具体的に本発明を説明する。
第３図の（９）はプリント基板、　は封止樹脂、αＱは
ポッティング樹脂、（２）はチップ、（６）は導体回路
、（５）はリードピンである。
従来の樹脂封止と異なり、（５）のり−ドピンを立てた
プリント基板であるために、バケンジンクの多ピン化、
導体回路の微細化に対応することができ、かつ、ポツテ
ィング樹脂００で半導体デバイスとポンディング・ワイ
ヤ部をおおうことにより、ワイヤ・ポンディングの破壊
を阻止することができる。またα線の防止を向上するこ
とができる効果がある。（１）の封止樹脂により全体を
被覆することによυ気密性をもたせるが、熱放散性から
プリント基板のチップ搭載部の裏面の封止樹脂への膜厚
は、薄い程良い。しかし、被膜されないと、基板と樹脂
の間から水分の浸透が問題となり、かつ！ｉｉ脂による
強度の補強効果がうすくなるため、膜厚は数１０μｍか
ら数１０鎮であることが望ましい。
まだ、プリント基板の材質は、熱伝導性に優れたセラミ
ックまたは金属にすることが望ましく、例えば、セラミ
ックスとしては、アルミナ、アルミナ・ナイトライド、
ムライト、シリコンカーバイト、金属としては、銅、ア
ルミナ基板がある。
また、リードピンを立てる方法もフェイスダウン型にす
る方が望ましい。この理由は、熱放散性を良くするだめ
である。
また、プリント基板の周端面に図４に示したような凹凸
伏の係止部を有することが望ましい。理由は、封止樹脂
との密着力をアンカー効果によりもたせるためである。
次に１本発明のセラミック基板の製造方法を第５図だ基
づいて具体的に説明する。
第５図は、（ａ）〜ｆｅｌの工程順に示したフローシー
トである。
第５図の（ａｌは、プリント基板の所定の位置にビン立
てかつチップを搭載した基板の断面図である。
（９）はプリント基板であシ、この基材として例えばセ
ラミックストシては、アルミナ、ムライト、シリコンカ
ーバイト、アルミナナイトライド、金属としては、銅、
アルミ基板、あるいは樹脂基板がある。
（５）ハ、リードビンであり、このリードビンが基板上
にあらかじめ立てであることより、従来の封止タイプの
り一ドスレームにまかせるのと異なシ、パッケージング
の多ピン化、回路の微細化に対応することができる。
第５図の（ｂ）はチップ搭載部に樹脂をポッティングし
た後の基板の断面図である。αＱのポッティング樹脂と
してはエポキシ樹脂が望ましく、上記樹脂にポッティン
グすることによシ、後の工程でのポンディング・ワイヤ
ーの破断防止、あるいは、α線の遮断の効果がある。
第５図の（Ｃ１は、基板全体を樹脂封止した後のプリン
ト基板の断面図である。この封止方法とは、トランスケ
モールド法、浸漬法、あるいは高速エンキャップ法にて
おこなう。
〔発明の効果〕
以上のように、本発明のプリント基板及び、その製造方
法は、従来の樹脂封止タイプのパッケージングの欠点で
ある、パッケージングの多ピン化は微細化の対応の改善
となり、熱放散性、気密性をそこなうことはなく、セラ
ミック、パッケージと比較して安価なパッケージを提供
することができる０
【図面の簡単な説明】
第１図は、従来の樹脂封止タイプのパッケージの断面図
、第２図は従来のセラミック気密封止タイプのパ、７ケ
ージの断面図、第３図は本発明の特許請求の範囲第１項
記載のプリント基板の断面図、第４図は、本発明の特許
請求の範囲第３項のプリント基板の断面図、第５図は、
本発明の特許請求の範囲第４項のプリント基板の製造方
法の各工程でのプリント基板の断面図である。 （１）封止尉脂 （２）　　チップ （３）　　リードフレーム （４）　　セラミック基板 （５）　　リードビン （６）導体回路 （７）　　セラミック・キャップ （８）　　低融点ガラス （９）　　プリント基板 αＱ　ポツティング樹脂 （ロ）周端面に凹凸状の係止部を有するプリント基板

Claims (1)

  1. 【特許請求の範囲】 １、所定の位置にピンが立てられまたチップが搭載され
    ており、前記チップ搭載部にはポッティング樹脂が被覆
    されかつ基板全体が樹脂により封止されていることを特
    徴とするプリント基板。 ２、前記プリント基板は、熱伝導性に優れたセラミック
    スまたは金属から成ることを特徴とする特許請求の範囲
    第１項記載のプリント基板。 ３、前記プリント基板のチップ搭載部の裏面の封止用樹
    脂の厚みが数１０μｍから数１０ｍｍであることを特徴
    とする特許請求の範囲第２項記載のプリント基板。 ４、前記プリント基板の周端面に凹凸状の係止部を有す
    ることを特徴とする特許請求の範囲第２項記載のプリン
    ト基板。 ５、プリント基板の所定の位置にピン立てをし、かつチ
    ップを搭載した後、少なくとも前記チップ搭載部分をポ
    ッティング樹脂で被覆をし、次いで成形型に入れてモー
    ルド成形するか、又は浸漬により基板全体を樹脂封止す
    ることを特徴とするプリント基板の製造方法。 ６、前記プリント基板は、熱伝導性の優れたセラミック
    スまたは金属から成ることを特徴とする特許請求の範囲
    第５項記載のプリント基板の製造方法。 ７、前記プリント基板のチップ搭載部の裏面の封止用樹
    脂の厚みが数１０μｍから数１０ｍｍであることを特徴
    とする特許請求の範囲第６項記載のプリント基板の製造
    方法。 ８、前記プリント基板の周端部が凹凸状の係止部を有す
    ることを特徴とする特許請求の範囲第５項記載のプリン
    ト基板の製造方法。
JP59174824A 1984-08-21 1984-08-21 プリント基板およびその製造方法 Pending JPS6151852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59174824A JPS6151852A (ja) 1984-08-21 1984-08-21 プリント基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59174824A JPS6151852A (ja) 1984-08-21 1984-08-21 プリント基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPS6151852A true JPS6151852A (ja) 1986-03-14

Family

ID=15985302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59174824A Pending JPS6151852A (ja) 1984-08-21 1984-08-21 プリント基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6151852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169033A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体チップの実装方法
KR20180024366A (ko) * 2016-08-30 2018-03-08 (주)엔하이앤시 반도체 패키지 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249851B2 (ja) * 1973-07-26 1977-12-20
JPS5565450A (en) * 1978-11-10 1980-05-16 Hitachi Ltd Resin-mold type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249851B2 (ja) * 1973-07-26 1977-12-20
JPS5565450A (en) * 1978-11-10 1980-05-16 Hitachi Ltd Resin-mold type semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169033A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体チップの実装方法
KR20180024366A (ko) * 2016-08-30 2018-03-08 (주)엔하이앤시 반도체 패키지 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5218759A (en) Method of making a transfer molded semiconductor device
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
KR20050071637A (ko) 광 센서 패키지
JP2002231881A (ja) 半導体チップパッケージ
US5134462A (en) Flexible film chip carrier having a flexible film substrate and means for maintaining planarity of the substrate
JPS6151852A (ja) プリント基板およびその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR200159861Y1 (ko) 반도체 패키지
KR950000101Y1 (ko) 반도체 패키지용 리드 프레임
JPH01209751A (ja) リードフレーム
KR100567045B1 (ko) 반도체 패키지
KR0163306B1 (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR100222294B1 (ko) 반도체 패키지
JPH02205351A (ja) 樹脂封止型半導体装置
JPH0883870A (ja) 樹脂封止型半導体装置
JPH07106469A (ja) 半導体装置とその製造方法