KR100280762B1 - 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 - Google Patents

노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100280762B1
KR100280762B1 KR1019930017979A KR930017979A KR100280762B1 KR 100280762 B1 KR100280762 B1 KR 100280762B1 KR 1019930017979 A KR1019930017979 A KR 1019930017979A KR 930017979 A KR930017979 A KR 930017979A KR 100280762 B1 KR100280762 B1 KR 100280762B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
board substrate
die
conductive trace
Prior art date
Application number
KR1019930017979A
Other languages
English (en)
Other versions
KR940012550A (ko
Inventor
폴티.린
마이클비.맥쉐인
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR940012550A publication Critical patent/KR940012550A/ko
Application granted granted Critical
Publication of KR100280762B1 publication Critical patent/KR100280762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 노출된 후부(22)를 갖는 열적 강화된 반도체 장치(10)에 관한 것이다. 한 실시예에 있어서, PC 보드 기판(12)은 상기 기판의 상.하부 면상에 전도성 트레이스(14) 패턴을 갖도록 제공된다. 전기적 연속성은 전도성 바이어스(16)를 갖는 2 개의 면 사이에서 지속된다. 반도체 다이(18)는 상기 기판의 상부면상에 플립-장착된다. 땜납 범프(26)는 상기 다이를 전도성 트레이스에 전기 접속시키며, 불충분하게 채워진 커플링 물질(28)은 상기 다이의 활성면(20)을 상기 기판의 상부면에 결합시킨다. 패키지 몸체(40)는 열적 분산을 강화시키기 위해 노출된 비활성 후부를 수용하는 다이의 주변부(24) 둘레에 형성된다. 상기 비활성 후부는 또한 증가된 열적 분산을 위해 방열기에 결속될 수 있다. 다수의 땜납볼(42)은 상기 기판의 하부면에 부착된 전도성 트레이스에 전기적으로 연결된다.

Description

노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조 방법
제1도 및 제2도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제작에 대한 진행단계의 단면도.
제3도는 본 발명의 제 1 실시예의 반도체 장치를 제작하기 위해 판금 성형을 사용하는 성형 진행단계의 단면도.
제4도는 본 발명의 제 1 실시예의 반도체 장치를 제작하기 위해 종래의 공동부 성형을 사용하는 다른 성형 진행단계의 단면도.
제5도 및 제6도는 본 발명의 제 1 실시예에 따른 반도체 장치의 제작에 대한 나머지 진행단계의 단면도.
제7도는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
제8도는 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도.
제9도는 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
12 : 기판 14,15 : 전도성 트레이스 (conductive trace)
16 : 전도성 바이어스 18 : 반도체 다이
20 : 활성면 22 : 비활성 후부
24 : 주변부 26 : 땜납 범프 (solder bump)
28, 68 : 커플링 물질 30 : 성형 공동부
32, 34, 36 : 성형 플레튼 (mold platen)
40 : 패키지 몸체 42 : 땜납 볼
60 : 하프 바이어스 64 : 전도성 범프
[발명의 분야]
본 발명은 일반적인 반도체 장치, 특히 노출된 후부를 갖는 열적 강화된 패드 어레이 캐리어(pad array carrier)반도체 장치에 관한 것이다.
[발명의 배경]
반도체 장치는 여러 형태의 전자 제품, 휴대용 소비제품, 자동차, 직접회로 카드등에서 폭넓게 사용된다. 많은 적용분야에 있어서 반도체 장치의 주요 특징중의 하나는 반도체 다이 및 패키지를 수용하는 반도체 장치의 크기에 있다. 특히 장치의 푸트프린트(footprint) 또는 X-Y 차원을 소형으로 유지하고 장치의 프로파일 또는 Z 차원을 얇게 유지하는 것이 바람직하다. 플라스틱 캡슐에 싸인 패드 어레이 캐리어 반도체 장치의 발전은 종래의 납을 첨가한 패키지 이상의 장점을 제공한다. 이들 오버몰드 장치(overmolded devices)는 과도한 크기의 증가 없이도 큰 입력/출력(I/O) 밀도를 허용한다. 또한 상기 오버몰드 장치는 최근 응용분야에서 요구되는 표면 장착 패키지 이다.
플라스틱 캡슐에 싸인 패드 어레이 캐리어 반도체 장치의 일반 구조는 PC 보드 기판의 상부면상에 장착된 전도체 다이 및 PC 보드 기판의 하부면상에 부착된 다수의 땜납 볼을 포함한다. 상기 반도체 다이는 종래의 와이어 본드 또는 저 루프 와이어 본드에 의해 상기 PC 보드 기판상의 전도성 트레이스 패턴에 전기적으로 연결된다. 상기 반도체 장치는 상기 반도체 다이 및 와이어 본드를 보호하는 오버몰드 플라스틱 수지 패키지 몸체를 가지며, 그것은 상기 패키지 몸체가 그들을 완전히 덮기 위하여 상기 다이 및 상기 와이어 본드의 루프 높이보다 더욱 두꺼워야 한다는 사실을 의미한다. 얇은 반도체 장치, 적합하게는 10 내지 14mils(0.254 - 0,356㎜)사이의 두께를 갖는 반도체 장치는 장치의 프로파일을 낮게 유지하기 위하여 플라스틱 캡슐에 싸인 패드 어레이 캐리어 장치에서 사용된다.
소형의 플라스틱 캡슐에 싸인 패드 어레이 캐리어 반도체 장치로 인해 이러한 형태의 패키지가 점차 대중화 되고 있다. 그러나 상기 장치들의 형상은 열을 분산시키는데 한계가 있고 상기 장치의 열적 저항은 약 10。C/W 내지 40。C/W의 범위에 있게 된다. 그러나 장치가 빨라짐에 따라, 패키지 형상에 있어서의 열을 더욱 빨리 분산시킬 필요가 있게 된다. 상기 플라스틱 캡슐에 사인 어레이 캐리어에 패키지된 전형적인 고주파 장치는 마이크로 프로세서, 디지탈 신호 프로세서(DSPs) 및 응용 비 집적 회로(ASICs) 이다.
플라스틱 캡슐에 싸인 패드 어레이 캐리어 반도체 장치의 형상에 대한 또다른 잠재적 한계는 그의 두께에 있다. 많은 경우 소비재 휴대용품 응용 분야는 저 프로파일 장치를 요구한다. 상기와 같은 요구는, 반도체 웨이퍼 기술 경향이 웨이퍼 파손 문제를 감소시키기 위해 두꺼운 웨이퍼를 요구하기 때문에, 충족시키기 어렵게 된다. 두꺼워진 웨이퍼는 반도체 다이를 두껍게 하므로 패키지 몸체가 상기 다이 및 와이어 본드를 덮기 위해서는 더욱 두꺼워져야 한다. 전형적인 직경 200㎜(약 8in)의 비 박형 웨이퍼는 약 0.730 내지 0.765㎜ 의 두께를 가진다. 만약 비 박평 반도체 다이가 상기 플라스틱 캡슐로 싸인 장치에 수용된다면, 상기 장치의 두께는 약 0.38 내지 0.50㎜ 까지 증가하게 된다.
따라서 가늘어질 필요가 없는 반도체 다이를 수용하는 박형 장치로 됨과 동시에 열적 분산이 강화된 플라스틱 캡슐에 싸인 패드 어레이 캐리어 반도체 장치가 요구된다.
[발명의 요약]
본 발명은 노출된 실리콘 후부를 갖는 열적 강화된 패드 어레이 캐리어 반도체 장치 및 그의 제조 방법을 제공한다. 본 발명의 한 실시예에 따르면, 반도체 장치는 제 1 및 제 2 면을 갖는 PC 보드 기판과 상기 제 1 면으로부터 제 2 면으로 연장하는 전도성 트레이스 패턴을 제공함으로서 제조된다. 활성면, 비활성 후부 및 주변부를 갖는 반도체 다이는 상기 비활성 후부를 노출시키기 위해 기판의 제 1 면상에 플립(flip)-장착된다. 전기적으로 비전도성인 커플링 물질은 상기 반도체 다이의 활성면과 PC 보드 기판의 제 1 면 사이에 위치한다. 패키지 몸체는 반도체 다이의 주변부 둘레에 형성되며, 상기 패키지 몸체는 전도성 트레이스 패턴의 일부와 반도체 다이의 주변부를 지나 연장하는 상기 커플링 물질의 일부를 덮으며, 노출된 반도체 다이의 비활성 후부를 남긴다. 부가로 다수의 땜납 볼은 상기 기판의 제 2 면에 부착되며, 상기 다수의 땜납 볼은 전도성 트레이스 패턴에 전기적으로 연결된다. 본 발명은 또한 그 제조 방법에 상응하는 반도체 장치 구조를 제공한다.
여러 특징 및 장점들이 첨부 도면과 연관된 상세한 설명으로 부터 더욱 명백하게 되며, 여기서 특정하게 설명되지 않은 본 발명의 다른 실시예가 존재한다는 사실을 지적하고 싶다.
[적합한 실시예의 상세한 설명]
본 발명에 대해 도면을 참고하여 상세히 설명하겠다. 제 1 도 내지 제 6 도는 본 발명의 제 1 실시예에 따른 반도체 장치(10)의 제조를 위한 진행단계를 도시한 단면도이며, 완성된 장치(10)는 제 6 도에 도시되어 있다. 제 1 도에 도시된 바와 같이, PC 보드 기판(12)은 각각 상기 기판(12)의 상부(제 1)면과 하부(제 2)면상에 전도성 트레이스(14, 15)패턴을 갖는다. 상기 PC 보드 기판(12)은 대표적으로 비스말레이미드-트리아진(BT) 수지로 제조되나, 다른 중합체들로 또한 사용된다. 상기 전도성 트레이스(14)패턴은 상기 기판(12)의 상부면으로부터 다수의 전도성 바이어스(16)을 통해 하부면상의 트레이스(15)에 전기적으로 연결된다. 전도성 바이어스(16)는 집중 바이어스(concentric vias)나 또는 오프셋 바이어스(offset vias)로 될 수 있으며, 외부의 전기적 연결은 상기 집중 바이어스에 직접 연결되거나 또는 상기 오프셋 바이어스에 전기적으로 연결되는 트레이스에 연결될 수 있다. 상기 전도성 트레이스(14, 15)패턴은 설명을 쉽게 하기 위하여 상기 기판(12)의 상부 및 하부면상의 연속층으로 도시했다. 상기 전도성 트레이스(14, 15) 패턴의 특수한 형태는 상기 반도체 장치에 따라 변화된다.
제 1 도에 있어서, 반도체 다이(18)는 플립-칩 결합에 의해 상기 PC 보드 기판(12)의 상부면상에 플립-장착된다. 반도체 다이(18)는 활성면(20), 비활성 후부(22) 및 주변부(24)를 가진다. 상기 비활성 후부(22)는 상기 반도체 다이(18)가 플립-장착됨에 따라 노출된다. 반도체 다이(18)는 다수의 땜납 범프(26)에 의해 전도성 트레이스(14) 패턴에 전기적으로 연결된다. 상기 직접 칩 부착 또는 플립-칩 결합방법은 본 기술에서 잘 공지되어 있다. 본 발명의 실시예에 있어서 플립-칩 결합을 사용함에 따른 장점은 와이어 본드 및 그의 와이어 루프에 대한 보호가 더이상 필요하지 않도록 종래의 와이어 본드가 제거된다는 점에 있다.
제 2 도에는 본 발명의 제 1 실시예의 제작을 위한 다음 진행 단계가 설명되어 있다. 상기 플립-칩 결합된 반도체 다이(18)를 갖는 기판(12)은 전기적으로 비전도성인 커플링 물질(28)로 불충분하게 채워진다. 커플링 물질(28)은 대표적으로 합성 유리로 채워진 에폭시 수지이나, 상기 물질에 한정되는 것은 아니다. 상기 충전재는 일부 반도체 장치에서 소프트 에러 장해를 야기할 수 있는 알파 입자 카운트를 제어하기 위한 대표적인 합성물이다. 일반적으로 본 기술에서 불충분하게 채워진 것으로 언급된 커플링 물질(28)은 그것이 응력 완충기 또는 응력 평형 장치로 작용하기 때문에 플립-칩 결합을 위하여 필수적이다. 상기 PC 보드 기판(12)의 열 팽창계수는 본질적으로 각각 60 ×10-7/℃ 대 26 ×10-7/℃와 유사한 비율로, 상기 실리콘 다이(18)의 열 팽창 계수와는 다르다. 따라서 상기 불충분하게 채워진 커플링 물질(28)은 상기 기판(12)과 반도체 다이(18) 사이의 열적 불일치를 감소시키기 위해 상기 두 극단 사이의 중간 정도의 열팽창 계수를 갖는다. 상기 불충분하게 채워진 커플링 물질(28)은 제 2 도에 도시된 바와같이 반도체 다이(18)의 주변부(24)를 지나 연장된다. 상기 물질(18)을 가질 때의 또 다른 장점은 상기 물질(18)이 수분, 염소, 플로린, 소듐 이온 또는 다른 오염이온과 같은 오염물질로부터 상기 반도체 다이(18)를 보호하도록 작용한다는데 있다.
제 3 도는 상기 기판(12)의 상부면상에 플립-장착된 반도체 다이(18)를 갖는 기판(12)이 패키지 몸체를 형성하기 위해 성형 공동부(30)내부에 위치되는 반도체 장치(10)제작에 있어서의 다음 진행단계를 도시한다. 상기 성형 공동부(30)는 판금 성형(도시되지 않음)의 성형 플레톤(32, 34 및 36)에 의해 한정된다. 테이프(38)층은 반도체 다이(18)의 비활성 후부(22)와 접촉하도록 상기 성형 공동부 내부에 위치된다. 상기 테이프(38)층은 성형시에 상기 다이 플레트(32, 34, 36)의 정상 클램프 압력이 상기 공동부(30)외부의 성형 혼합물의 범람을 방지하기에 충분하도록 얇다. 상기 테이프(38)의 점착은, 상기 성형 유니트가 성형 공동부(30)로부터 분출될 때 상기 테이프(38)가 상기 다이(18)의 비활성 후부(22)에 접착하도록, 상기 상부 성형 플레튼(32)보다 실리콘에 더욱 점착된다. 상기 테이프(38)는 상기 장치의 패키지 몸체와 실제로 같은 크기가 되어야 한다. 상기 테이프(38)는 최종 제품의 외형을 강화시키기 위해 상기 반도체 다이(18)의 비활성 후부(22)의 엣지 위로 성형 혼합물이 범람하는 것을 방지하기 위해 작용한다. 상기 다이(18)의 비활성 후부(22)상의 범람을 갖지 않기 위한 부가의 장점은 양호한 열 분산 통로가 상기 다이로부터 주위로 지속된다는 점이다. 상기 패키지 몸체는 대표적으로 에폭시 수지 성형 혼합물과 같은 수지 캡슐재로 제조되나, 반드시 그에 한정되지는 않는다. 종래의 전달 성형 장비는 상기 패키지 몸체를 형성하기 위해 사용될 수 있다. 선택적으로 상기 패키지 몸체는 사출 성형 또는 유출 성형에 의해 제조될 수 있다. 상기 패키지 몸체는 오직 상기 기판(12)의 상부면상에만 형성되며, 따라서 "오버몰드" 또는 "오버몰딩"이 사용된다.
제 3 도에 도시된 바와같이, 상부 성형 플레튼(34)은 수직벽이라기 보다는 드래프트 각을 갖는 다소 테이퍼진 측벽을 갖는다. 테이퍼진 측벽은 본 발명을 실시하기 위해 요구되는 것이 아니며 상기 성형 용구로부터 오버몰드된 부분의 제거에 도움을 준다. 드래프트 각은 여러각도가 사용되나 약 3° 내 7° 사이의 범위가 대표적으로 사용된다. 또한 상기 하부 성형 플레튼(36)에 대한 2 개의 가능한 배치가 제 3 도에 도시되어 있다. 제 3 도의 왼쪽 반쪽은 상기 기판(12)이 리세스에 합치되도록 리세스를 형성하는 하부 성형 플레튼(36)을 나타낸다. 제 3 도의 오른쪽 반쪽은 평평하게 되고 또한 상기 기판(12)이 그 위에 위치되어 있는 하부 성형 플레튼(36)을 나타낸다. 상기 2 개의 배치는 상기 오버 몰딩이 완료되도록 한다.
제 4 도는 상기 반도체 장치에 대한 다른 성형 진행 단계를 도시한 단면도이다. 본 도면에서, 상기 성형 공동부(30)는 하부 성형 플레튼(36) 및 상부 성형 플레튼(39)에 의해 한정된다. 상기 성형 공동부 형상은 전달 성형 장비에 있어서 종래의 공동부 성형을 특징으로 한다. 또한, 상기 측벽은 상기 성형된 장치를 분리시키기 쉽게하기 위하여 테이퍼진다. 상기 하부 성형 플레튼(36)도 또한 제 3 도에 명백히 도시된 바와같이 리세스되거나 평평해지도록 표현된다. 상기 2 개의 형상은 적절한 오버몰딩이 일어나도록 한다.
제 5 도에 도시된 바와같이, 상기 성형 공동부(30) 형상에 적합한 패키지 몸체(40)는 오버몰딩 단계 이후 반도체 다이(18)의 주변부(24) 둘레에 형성된다. 패키지 몸체(40)는 테이퍼진 측벽을 갖는다. 상기 패키지 몸체(40)는 상기 PC 보드 기판(12)의 상부면상의 전도성 트레이스(14) 패턴의 일부와 상기 반도체 다이(18)의 주변부(24)뒤로 연장하는 불충분하게 채워진 커플링 물질(28)의 일부를 덮는다. 제 4 도에 도시된 바와같이, 상기 테이프(38)는 상기 패키지 몸체(40)의 상부면으로부터 제거된다. 상기 테이프(38)가 제거되면, 반도체 다이(18)의 비활성 후부(22)가 노출된다. 실리콘은 양호한 열 전도체이므로, 상기 비활성 후부(22)의 대기중의 노출은 패키지 몸체가 상기 반도체 다이를 완전히 덮는 유사 장치 이상으로 상기 최종 장치의 열적 분산을 강화한다. 현재의 형상에 있어서의 10°C/W로부터 새로운 형상을 갖는 1°C/W 에로의 열적 저항의 감소가 가능하다. 또한 감소된 열적 저항 통로의 사용을 위하여, 냉각기, 열 탱크 또는 냉각판이 열적 윤활유 또는 기타 적합한 방법으로 노출된 비활성 후부(22)에 직접 부착할 수 있다.
최종 열적 강화된 반도체 장치(10)를 위한 최종 진행단계가 제 6 도에 도시되어 있다. 다수의 땜납 볼(42)은 상기 PC 보드 기판(12)의 제 2 면에 부착된다. 상기 땜납 볼(42)은 납, 주석 또는 그들의 합금과 같은 전기 전도성 금속으로 제조될 수 있다. 상기 땜납 볼(42)은 전도성 트레이스(14) 패턴에 전기적으로 연결된다. 비록 상기 실예에서 전도성 트레이스(14)패턴이 상기 기판(12)의 상부면 및 하부면상의 연속 층으로서 설명되므로 상기 모든 땜납 볼(42)이 서로 전기적으로 연결된 것처럼 보일지라도, 상기 땜납 볼(42)은 상기 전도성 트레이스(14) 패턴이 각각의 땜납 볼(42)을 위한 전기 통로를 결정하기 때문에 서로 단락되지 않는다. 상기 전도성 트레이스(14) 패턴은 실예를 쉽게하기 위하여 오직 연속층으로 표현된다. 전도성 트레이스의 실제 패턴은 상기 반도체 장치에 의존하여 변화된다.
본 발명의 또 다른 실시예를 설명하는 기타의 특징은 장치(10)에 대해 상기에 언급된 바와같은 동일하거나 유사한 여러 소자들을 구체화한다. 따라서, 동일한 참고 부호는 동일 또는 대응 부위를 표시한다.
제 7 도는 본 발명의 제 2 실시예에 따른 반도체 장치에 대한 단면도이다. 본 실시예에 있어서, 반도체 장치(50)는 반도체 다이(18)의 주변부(24) 둘레에 패키지 몸체(52)를 갖는다. 패키지 몸체(52)는 또한 상기 장치의 강화된 열의 분산을 허용하도록 상기 반도체 다이(18)의 비활성 후부(22)를 노출시킨다. 상기 예에서, 상기 장치(50)가 제 6 도의 장치(10)에 있어서와 같이 노출된 엣지 톨로를 갖지 않도록, 패키지 몸체(52)는 또한 상기 PC 보드 기판(12)의 엣지로 연장된다. 또한, 패키지 몸체(52)는 본 발명의 제 2 실시예를 설명하기 위해 테이퍼진 측벽 대신에 수직 측벽을 갖는다.
제 8 도는 본 발명의 제 3 실시예에 따른 반도체 장치(56)에 대한 단면도이다. 본 실시예에 있어서, 반도체 장치(56)는 부분 구형 상부면(58) 또는 패키지 몸체를 위한 제어된 캡슐부를 가진다. 부분 구형 상부면(58)은 상기 반도체 다이(18)의 주변주(24)를 둘러싸며, 다시 상기 장치의 강화된 열의 분산을 위해 노출된 다이(18)의 비활성 후부(22)를 수용한다. 부분 구형 상부면(58)은 충전된 에폭시 수지, 실리콘 및 우레탄과 같은 물질로 제조될 수 있으나, 반드시 상기 물질에 한정되는 것은 아니다. 또한 본 실시예에 있어서 전도성 바이어스의 변화를 설명한다. 이전의 실시예에 있어서, 모든 바이어스(16)는 내부 바이어스가 되도록 도시되었다. 다시말하면, 상기 바이어스(16)는 상기 PC 보드 기판(12)의 내부에 위치된다. 제 8 도에 있어서, 하프 바이어스(60)는 상기 PC 보드 기판(12)의 엣지에 위치된다. 하프 바이어스가 장치에 존재하여야 하는 이유는, 기판들이 개별 장치로 개별화 되기 전에 패널 형상으로 제조되기 때문에 상기 PC 보드 기판은 일부 전도성 바이어스를 따라 절삭된다는데 있다. 또한 상기 하프 바이어스는 통로 이동을 쉽게하기 위해 존재한다.
제 9 도는 본 발명의 제 4 실시예에 따른 또 다른 반도체 장치(62)에 대한 단면도이다. 본 실시예에 있어서 반도체 다이(18)는 플립-테이프 자동화 결속(TAB) 방법에 의해 상기 PC 보드 기판(12)의 상부면 위에 플립 장착된다. 상기 반도체 다이(18)는 그의 활성면(20)상에 다수의 전도성 범프(64)을 가지며, 상기 전도성 범프(64)는 상기 다이(18)의 활성면(20)상의 전기 접속 패드(도시되지 않음)에 전기적으로 연결된다. 상기 전도성 범프(64)는 종래의 TAB 외부 납결합(OLB) 방법에 의해 상기 PC 보드 기판(12)상의 전도성 트레이스(14) 패턴에 결합되는 다수의 전도성 접촉자(66)를 갖는다. 커플링 물질(68)은 상기 다이(18)의 활성면(20)과 상기 반도체 다이(18)를 위한 스탠드-오프(stand-off)를 제공하기 위해 상기 기판(12)의 상부면 사이에 위치된다. 커플링 물질(68)은 순수하며 전기적으로 부도체이다. 오버몰딩 공정시에 커플링 물질(68)은 다이(18)상에 가압되어 성형 공통부의 상부 성형 플래튼에 플러쉬됨에 따라 성형 공동부가 성형 혼합물로 채워질때 성형 플래시를 감소시키게된다. 상기 커플링 물질(68)에 의해 가해지는 압력은 또한 성형이 진행되는 장소에 상기 반도체 다이(18)를 유지시킨다. 커플링 물질(68)은 실리콘 고무 또는 실온 경화 고무(RTV)로 제조될 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 다이(18)의 활성면(20) 및 PC 보드 기판(12)의 상부면에 점착물(도시되지 않음)과 함께 가해질 수 있는 상기 커플링 물질(68)의 예비 성형물을 갖는 것도 가능하다. 상기 커플링 물질(68)은 OLB 단계 이전에 가해진다.
제 9 도에 도시된 바와같이, 상기 패키지 몸체(40)는 에폭시 수지 성형 혼합물과 같은 수지 캡슐재로 형성된다. 그러나 제 8 도에 설명된 것과 같은 부분 구형 상부면 패키지 몸체를 갖는 것도 가능하다. 상기 두 경우에 있어서, 상기 패키지 몸체는 강화된 열을 분산시키기 위해 노출되어 있는 다이(18)의 비활성 후부(22)를 남겨둔다.
상기 장치의 강화된 열을 분산시킴과 함께 본 발명의 실시예에 있어서의 한가지 중요한 장점은 두꺼운 반도체 다이가 최종 제품의 두께를 증가시키지 않고 사용될 수 있다는 점이다. 상기 패키지 몸체는 오버몰딩된 패드 어레이 캐리어에 있어서와 같이 상기 다이의 두께와 와이어 본드의 루프 높이를 완전히 덮을 필요가 없으며 신규 구성을 보호하는 와이어 본드 역시 필요가 없다. 또한 상기 패키지 몸체는 오직 상기 다이에다 커플링 물질을 더한 두께를 가지며, 더 두꺼울 필요가 없다. 따라서 본 실시예에 있어서 얇지않은 다이를 사용할 수가 있어 반도체 웨이퍼 처리를 양호히 행할 수 있다.
본 발명에 포함된 상기의 설명 및 도면들은 본 발명과 연관된 많은 장점을 증명한다. 특히, 종래의 기술과 장비를 이용하는 제조 과정으로 노출된 후부를 갖는 열적 강화된 오버몰드 반도체 장치를 제조할 수 있고 또한 얇지 않은 반도체 다이가 장치의 두께를 증가시키지 않고도 본 발명의 실시예와 관련하여 사용될 수 있다.
따라서, 본 발명에 따르면 노출 후부를 갖는 열적 강화된 오버몰드 반도체 장치와 종래의 장치 기술과 관련된 문제점을 극복하는 제조 방법을 제공할 수 있으며 비록 본 발명이 특정 실시예에 관하여 설명 및 도시되었다 할지라도, 그것은 본 발명을 상기 도시된 실시예에 한정하려는 의도는 아니다. 본 기술에 숙련된 사람들은 본 발명의 정신을 벗어나지 않는 한도내에서 여러 수정 및 변경이 가능하며 예를들어, PC 보드 기판상에 사용된 전도성 트레이스 패턴은 본 발명에 의해 한정되지 않는다. 상기 전도성 트레이스 패턴은 장치에 사용된 여러 반도체 다이의 유형과 형태에 의존한다. 또한 본 발명은 사용된 반도체 다이의 어떠한 특별한 종류나 수에 제한되지 않는다. 다수의 반도체 다이를 수용하는 기판은, 상기 다이의 비활성 후부가 패키지 몸체의 형성후에 노출되는 복합 칩 장치를 제조하기 위해 사용될 수 있다. 또한 상기 패키지 몸체는 모든 다이를 위한 단일 패키지 몸체로 되거나 또는 각각의 다이를 위해 형성될 개별 패키지 몸체이어도 좋다. 또한, 반도체 다이를 플립-장착하기 위해, 그리고 상기 장치를 오버몰딩하기 위해 상술된것 이외의 다른 물질 및 방법들도 가능하다. 또한, 본 발명은 실리콘 반도체 장치에 한정되지 아니하고 비화갈륨과 같은 다른 형태의 반도체에 응용할 수 있다. 또한 상기에 특별히 도시된것 이상의 땜납 볼 형태가 본 발명을 실행하는데 있어서 적합할 수 있으며 또한 전기 전도성 중합체 볼은 외부 전기적 연결을 달성하기 위하여 땜납 볼 대신에 사용될 수 있다. 따라서, 본 발명의 의도는 첨부된 청구범위내에서 행해질 수 있는 모든 변화와 모방을 포함한다.

Claims (3)

  1. 제 1 및 제 2 면과 상기 각각의 제 1 및 제 2 면상에 제 1 및 제 2 전도성 트레이스(14, 15) 패턴을 갖는 PC 보드 기판(12)과; 활성면(20), 비활성 후부(22), 측벽 및 주변부(24)를 갖는 반도체 다이(18)와; 상기 반도체 다이의 활성면 및 PC 보드 기판의 제 1 면 사이에 있는 전기적으로 비전도성인 커플링 물질(28)과; 상기 반도체 다이의 주변부 둘레의 패키지 몸체(40)와; 상기 PC 보드 기판의 제 2 면상의 제 2 전도성 트레이스(15)패턴에 물리적으로 부착된 다수의 땜납 볼(42)을 포함하며, 상기 제 1 및 제 2 패턴은 전기적으로 상호 연결되고, 상기 기판은 제 1 열팽창 계수를 가지는 것과, 상기 반도체 다이는 상기 비활성 후부를 노출시키기 위해 PC 보드 기판의 제 1 면상에 플립-장착되며 상기 제 1 전도성 트레이스(14) 패턴에 결합되고, 상기 반도체 다이는 제 2 열팽창 계수를 갖는 것과, 상기 커플링 물질은 상기 반도체 다이 활성면의 한 중심부를 덮으나 반도체 다이 측벽의 본체부는 덮지 않으며, 상기 커플링 물질은 대체로 제 1 및 제 2 열팽창 계수의 평균에 상당하는 제 3 열팽창 계수를 가지는 것과; 상기 패키지 몸체는 상기 PC 보드 기판의 제 1 면상의 제 1 전도성 트레이스 패턴의 일부와 상기 반도체 다이의 주변부를 넘어 연장하는 커플링 물질의 일부를 덮으며, 발생된 열을 분산시키기 위해서 노출되어 있는 반도체 다이의 비활성 후부를 남겨두고, 상기 다수의 땜납 볼의 일부는 상기 반도체 장치를 위한 외부 전기 연결부를 제공하는 것을 특징으로 하는 반도체 장치(10).
  2. 제 1 및 제 2 면과 상기 각각의 제 1 및 제 2 면상에 제 1 및 제 2 전도성 트레이스(14, 15)패턴을 갖는 PC 보드 기판(12)과; 제 1 단부에서 상기 PC 보드 기판의 제 1 면상의 제 1 전도성 트레이스 패턴에 외부-납 결합된 다수의 전도성 TAB 접촉자(66)와; 활성면(20), 비활성 후부(22), 측벽 및 주변부(24)를 갖는 반도체 다이(18)와; 스탠드-오프를 제공하기 위해 상기 반도체 다이의 활성면과 PC 보드 기판의 제 1 면 사이에 위치되는 예비 형성된 전기적으로 비전도성인 커플링 물질(68)과; 상기 반도체 다이의 주변부 둘레의 패키지 몸체(40)와; 상기 PC 보드 기판의 제 2 면상의 제 2 전도성 트레이스 패턴에 물리적으로 부착된 다수의 땜납 볼(42)을 포함하며, 상기 제 1 및 제 2 패턴은 전기적으로 상호 연결되는 것과, 상기 반도체 다이는 비활성 후부를 노출시키기 위하여 상기 PC 보드 기판의 제 1 면상에 플립-장착되며, 상기 다수의 전도성 TAB 접촉자의 제 2 단부는 상기 제 1 전도성 트레이스 패턴에 반도체 다이를 전기적으로 결합시키기 위해 상기 활성면에 플립-TAB 내부-납 결합되는 것과, 상기 커플링 물질은 상기 반도체 다이 활성면의 적어도 한 중심부를 덮으나 상기 반도체 다이 측벽의 본체부는 덮지 않는 것과, 상기 패키지 몸체는 상기 반도체 다이의 측벽과, 다수의 전도성 TAB 접촉자, 및 상기 기판의 제 1 면상의 제 1 전도성 트레이스 패턴의 일부를 덮으며, 발생된 열을 분산시키기 위해서 노출되어 있는 반도체 다이의 비활성 후부를 남겨두는 것과, 상기 다수의 땜납 볼의 적어도 일부는 상기 반도체 장치를 위한 외부 전기적 연결부를 제공하는 것을 특징으로 하는 반도체 장치(62).
  3. 제 1 열팽창 계수, 제 1 및 제 2 면과, 상기 각각의 제 1 및 제 2 면상에 제 1 및 제 2 전도성 트레이스(14, 15)패턴을 갖는 PC 보드 기판(12)을 제공하는 단계와; 제 2 열팽창 계수, 활성면(20), 비활성 후부(22), 측벽 및 주변부(24)를 갖는 반도체 다이(18)를 제공하는 단계와; 상기 반도체 다이를 상기 PC 기판의 제 1 면상의 제 1 전도성 트레이스(14)패턴에 전기적으로 결합시키는 단계와; 대체로 제 1 및 제 2 열팽창 계수의 평균에 상당하는 제 3 열팽창 계수를 갖는 전기적으로 비전도성인 커플링 물질(28)을 상기 반도체 다이의 활성면과 PC 보드 기판의 제 1 면 사이에 위치시키는 단계와; 패키지 몸체(58)를 상기 반도체 다이의 주변부 둘레에 형성시키는 단계 및; 다수의 땜납 볼(42)을 상기 PC 기판의 제 2 면상의 제 2 전도성 트레이스 패턴에 부착시키는 단계를 포함하며, 상기 제 1 및 제 2 패턴은 전기적으로 연결되는 것과, 상기 반도체 다이의 비활성 후부는 노출되는 것과, 상기 커플링 물질은 상기 반도체 다이 활성면의 적어도 한 중심부를 덮으나 상기 반도체 다이 측벽의 본체부는 덮지 않는 것과, 상기 패키지 몸체는 상기 제 1 전도성 트레이스 패턴의 일부와, 상기 반도체 다이의 주변부를 넘어 연장하는 커플링 물질의 일부를 덮으며, 발생된 열을 분산시키기 위해서 노출되어 있는 반도체 다이의 비활성 후부를 남겨두는 것과, 상기 다수의 땜납 볼의 적어도 일부는 상기 반도체 장치를 위한 외부 전기적 연결부를 제공하는 것을 특징으로 하는 반도체 장치(56)의 제조 방법.
KR1019930017979A 1992-11-03 1993-09-08 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 KR100280762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97113992A 1992-11-03 1992-11-03
US971,139 1992-11-03

Publications (2)

Publication Number Publication Date
KR940012550A KR940012550A (ko) 1994-06-23
KR100280762B1 true KR100280762B1 (ko) 2001-03-02

Family

ID=25517976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017979A KR100280762B1 (ko) 1992-11-03 1993-09-08 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5450283A (ko)
JP (1) JP3332516B2 (ko)
KR (1) KR100280762B1 (ko)

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976642B2 (ja) * 1991-11-07 1999-11-10 日本電気株式会社 光結合回路
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US6208513B1 (en) * 1995-01-17 2001-03-27 Compaq Computer Corporation Independently mounted cooling fins for a low-stress semiconductor package
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
FR2740609B1 (fr) * 1995-10-30 1998-02-13 Sgs Thomson Microelectronics Boitier de circuit integre a matrice de billes
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR100339491B1 (ko) * 1995-12-30 2002-10-31 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지의제조방법
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US6066509A (en) * 1998-03-12 2000-05-23 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
AU2662097A (en) * 1996-04-08 1997-10-29 Lambda Technologies, Inc. Curing liquid resin encapsulants of microelectronics components with microwave energy
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
US5912316A (en) * 1996-11-08 1999-06-15 Johnson Matthey, Inc. Flexible interpenetrating networks formed by epoxy-cyanate ester compositions via a polyamide
JP2000504492A (ja) * 1996-11-08 2000-04-11 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 組立てられた電子パッケージのシリコン基板の湾曲半径を低減する方法
US5936846A (en) * 1997-01-16 1999-08-10 Ford Global Technologies Optimized solder joints and lifter pads for improving the solder joint life of surface mount chips
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
DE19722357C1 (de) * 1997-05-28 1998-11-19 Bosch Gmbh Robert Steuergerät
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US5981312A (en) 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JP3134815B2 (ja) 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
US6407461B1 (en) 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US5997798A (en) * 1997-06-27 1999-12-07 International Business Machines Corporation Biasing mold for integrated circuit chip assembly encapsulation
JPH1154662A (ja) * 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US5942798A (en) 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
US7233056B1 (en) 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
KR100514558B1 (ko) 1998-09-09 2005-09-13 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US6284574B1 (en) 1999-01-04 2001-09-04 International Business Machines Corporation Method of producing heat dissipating structure for semiconductor devices
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6893523B2 (en) * 1999-02-11 2005-05-17 International Business Machines Corporation Method for bonding heat sinks to overmold material
US6206997B1 (en) 1999-02-11 2001-03-27 International Business Machines Corporation Method for bonding heat sinks to overmolds and device formed thereby
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6490166B1 (en) 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
ATE315886T1 (de) * 1999-07-08 2006-02-15 Sunstar Engineering Inc Unterfüllmaterial für halbleitergehäuse
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP3423912B2 (ja) * 2000-02-10 2003-07-07 Ｔｏｗａ株式会社 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US7547579B1 (en) 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6372540B1 (en) 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
JP3488888B2 (ja) 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
US6731001B2 (en) * 2000-08-10 2004-05-04 Denso Corporation Semiconductor device including bonded wire based to electronic part and method for manufacturing the same
JP4454814B2 (ja) * 2000-08-29 2010-04-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置及びその製造方法
US6809935B1 (en) * 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
US6545869B2 (en) 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
TW473947B (en) 2001-02-20 2002-01-21 Siliconware Precision Industries Co Ltd Substrate structure of semiconductor packaging article
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
KR100897314B1 (ko) * 2001-03-14 2009-05-14 레가시 일렉트로닉스, 인크. 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
US6541856B2 (en) 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
US6617680B2 (en) 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
JP2003152021A (ja) * 2001-11-09 2003-05-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
US6590278B1 (en) 2002-01-08 2003-07-08 International Business Machines Corporation Electronic package
US6988531B2 (en) * 2002-01-11 2006-01-24 Intel Corporation Micro-chimney and thermosiphon die-level cooling
JP3666462B2 (ja) * 2002-03-11 2005-06-29 セイコーエプソン株式会社 半導体装置の製造方法
KR100473336B1 (ko) * 2002-05-06 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6717276B2 (en) * 2002-09-10 2004-04-06 Texas Instruments Incorporated Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly
US6836408B2 (en) * 2002-09-19 2004-12-28 Sun Microsystems, Inc. Method and apparatus for force transfer via bare die package
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
EP1652227A2 (en) * 2003-06-25 2006-05-03 Advanced Interconnect Technologies Limited Lead frame routed chip pads for semiconductor packages
US7465368B2 (en) * 2003-12-24 2008-12-16 Intel Corporation Die molding for flip chip molded matrix array package using UV curable tape
US7153725B2 (en) * 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
KR100640580B1 (ko) * 2004-06-08 2006-10-31 삼성전자주식회사 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법
US7791180B2 (en) * 2004-10-01 2010-09-07 Yamaha Corporation Physical quantity sensor and lead frame used for same
US20060076654A1 (en) * 2004-10-05 2006-04-13 Yamaha Corporation Lead frame and physical amount sensor
US7595548B2 (en) * 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
KR101297645B1 (ko) 2005-06-30 2013-08-20 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
TWI311358B (en) * 2005-11-16 2009-06-21 Advanced Semiconductor Eng Flip-chip integrated circuit packaging method
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
TWI343103B (en) * 2007-06-13 2011-06-01 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
US8802505B2 (en) * 2008-09-30 2014-08-12 Stats Chippac, Ltd. Semiconductor device and method of forming a protective layer on a backside of the wafer
CN101944492A (zh) 2008-10-20 2011-01-12 联合科技公司 板上收缩封装
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US20110067910A1 (en) * 2009-09-18 2011-03-24 International Business Machines Corporation Component securing system and associated method
US20120098114A1 (en) * 2010-10-21 2012-04-26 Nokia Corporation Device with mold cap and method thereof
US9202715B2 (en) * 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8524538B2 (en) 2011-12-15 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with film assistance mold and method of manufacture thereof
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US8940587B1 (en) 2012-07-11 2015-01-27 Amkor Technology, Inc. Die seal design and method and apparatus for integrated circuit production
US9406596B2 (en) * 2013-02-21 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Molding compound structure
US20140239479A1 (en) * 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
TWI635585B (zh) * 2013-07-10 2018-09-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9093415B2 (en) 2013-09-25 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof
US9837278B2 (en) * 2014-02-27 2017-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Wafer level chip scale package and method of manufacturing the same
CN104882386B (zh) 2014-02-27 2019-03-01 恩智浦美国有限公司 半导体器件格栅阵列封装
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
TWI566339B (zh) 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR102341732B1 (ko) * 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9603283B1 (en) 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
US10109547B2 (en) 2016-01-29 2018-10-23 Taiwan Semiconductor Manufacturing Company, Llc Semiconductor device and method of manufacture
WO2017171801A1 (en) * 2016-03-31 2017-10-05 Hewlett-Packard Development Company, L.P. Monolithic carrier structure for digital dispensing
US10249573B2 (en) * 2017-03-16 2019-04-02 Powertech Technology Inc. Semiconductor device package with a stress relax pattern
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
CN110164833A (zh) * 2019-06-04 2019-08-23 广东气派科技有限公司 一种芯片散热片的封装方法及芯片封装产品
KR20230012468A (ko) * 2020-05-19 2023-01-26 인텔 코포레이션 집적 회로용 유기 스페이서
US11128268B1 (en) 2020-05-28 2021-09-21 Nxp Usa, Inc. Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
FR2617539B1 (fr) * 1987-06-30 1992-08-21 Inst Francais Du Petrole Methode et dispositif de reglage d'un moteur a allumage commande a partir de la distribution statistique d'un ecart angulaire
US4987100A (en) * 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts

Also Published As

Publication number Publication date
JPH06209055A (ja) 1994-07-26
JP3332516B2 (ja) 2002-10-07
KR940012550A (ko) 1994-06-23
US5450283A (en) 1995-09-12

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US5302849A (en) Plastic and grid array semiconductor device and method for making the same
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US5557150A (en) Overmolded semiconductor package
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US20010045640A1 (en) Resin-molded semiconductor device and method for manufacturing the same
JPH05343588A (ja) 一部モールド型ｐｃｂチップキャリヤタイプパッケージ
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6558981B2 (en) Method for making an encapsulated semiconductor chip module
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH07201925A (ja) フィルムキャリアテープ
US5888849A (en) Method for fabricating an electronic package
JPH1056098A (ja) 半導体装置及びその製造方法
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
KR100487135B1 (ko) 볼그리드어레이패키지
US20040173903A1 (en) Thin type ball grid array package
JPH0582672A (ja) 半導体装置及びその製造方法
KR200179419Y1 (ko) 반도체패키지
KR930003872Y1 (ko) 반도체 장치
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
JPH05275570A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 13

EXPY Expiration of term