KR0159987B1 - 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조 - Google Patents

솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조 Download PDF

Info

Publication number
KR0159987B1
KR0159987B1 KR1019950019582A KR19950019582A KR0159987B1 KR 0159987 B1 KR0159987 B1 KR 0159987B1 KR 1019950019582 A KR1019950019582 A KR 1019950019582A KR 19950019582 A KR19950019582 A KR 19950019582A KR 0159987 B1 KR0159987 B1 KR 0159987B1
Authority
KR
South Korea
Prior art keywords
grid array
ball grid
semiconductor chip
heat dissipation
slot
Prior art date
Application number
KR1019950019582A
Other languages
English (en)
Other versions
KR970008522A (ko
Inventor
심일권
허영욱
Original Assignee
아남산업주식회사
황인길
암코테크놀로지 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남산업주식회사, 황인길, 암코테크놀로지 아이엔씨 filed Critical 아남산업주식회사
Priority to KR1019950019582A priority Critical patent/KR0159987B1/ko
Priority to JP35258295A priority patent/JP2887144B2/ja
Priority to US08/588,172 priority patent/US5729432A/en
Publication of KR970008522A publication Critical patent/KR970008522A/ko
Application granted granted Critical
Publication of KR0159987B1 publication Critical patent/KR0159987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 볼 그리드 어레이(BGA) 반도체 패키지의 열방출 구조에 관한 것이다. 이를 위하여 본 발명은, 상기 패키지의 PCB기판(7)중 반도체 칩(1)이 실장되는 부분에 반도체 칩(1)의 크기보다 작은 하나 또는 다수의 관통슬롯(2)을 형성하여 반도체 칩(1)을 외부로 직접 노출시키므로 동작중 반도체 칩(1)에서 발생되는 열의 방출특성을 향상시킨 구조로 되어 있다.

Description

솔더볼을 입출력 단자로 사용하는 볼 그리도 어레이 반도체 패키지의 열 방출구조
제1도는 종래 기술의 볼 그리드 어레이 반도체 패키지 열 방출구조를 도시한 도면.
제2도의 (a) 및 (b)는 본 발명의 반도체 패키지 열 방출구조에 대한 실시예도.
제3도의 (a)내지 (d)는 본 발명에 따른 반도체 패키지 열 방출을 위한 관통슬롯(2)에 대한 여러 형상도.
제4도는 본 발명에 따른 플라스틱 볼 그리도 어레이 반도체 패키지의 열 방출구조를 도시한 단면도.
제5도는 본 발명에 따른 캐비티 다운 또는 다이 다운(Cavity Down or Die dow n) 볼 그리드 어레이 반도체 패키지의 열 방출구조를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 스루홀 또는 관통슬롯
3 : 전도성에폭시 4 : 금속칩패드
5 : 솔더마스크 6 : 솔더볼
7 : PCB기판 8 : 골드와이어
9 : 봉지제 10 : 금속회로
본 발명은 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(BGA : Ball Grid Array) 반도체 패키지의 열방출 구조에 관한 것으로, 특히 상기 패키지의 기판중 반도체 칩이 실장되는 부분에 관통슬롯을 형성하여 반도체 칩을 외부로 노출시키므로 열방출 특성을 향상시킨 볼 그리드 어레이 반도체 패키지 구조에 관한 것이다.
일반적인 반도체 패키지를 제조함에 있어서는, 동작시 집적회로 반도체 칩(1)에서 발생하는 고열을 방출시키기 위해서 반도체 칩(1)의 상부 또는 하부에 히트싱크를 장착하고 몰딩하므로 패키지를 완성하게 된다. 그러나, 볼 그리드 어레이(BGA)패키지인 경우에는, 일반적인 반도체 패키지와 달리 플라스틱 바디가 PCB기판(7)의 일측에 부착되므로, 히트싱크를 사용하는 대신 제1도와 같은 구조로 하여 동작시 반도체 칩(1)에서 발생하는 열을 방출시켰다. 즉, PCB기판(7)중 반도체 칩(1)이 놓이는 부분에 다수의 PTH(2)(Plated Through Hole, 이하 관통슬롯(2)이라한다)를 형성하여, 반도체 칩(1)에서 발생되는 열이 전도성 에폭시(3)와 금속칩 패드(4)를 경유하여 관통슬롯(2) 및 솔더볼(6)을 통해서 마더보드로 전달되어 외부로 방출되게 한다. 이때 관통슬롯(2)은 직경이 약 0.3㎜로 다수개로 형성된다.
이와같이 반도체 칩(1)에서 발생된 열이 방출되는데 전도성 에폭시(3), 금속칩 패드(4), 관통슬롯(2) 및 솔더볼(6)을 경유하므로 그에따른 열저항으로 인해 효과적으로 열을 방출시키는데 문제가 있었다.
본 발명은 종래의 이러한 문제를 개선시키기 위한 것으로서, 기판에 관통형의 슬롯을 형성하여 반도체 칩 밑면이 외부로 노출되게 하므로서 열방출을 용이하게 하는 것을 목적으로 한다.
이를 위해 본 발명의 구조에서는 PCB기판중 반도체 칩이 장착되는 부분에 반도체 칩 크기보다 작은 관통형의 슬롯을 형성하되 다수의 작은 관통슬롯을 형성하거나 하나의 큰 관통슬롯을 형성하여 반도체 칩이 외부로 직접 노출되도록 하였다.
이하, 도면을 참조하여 본 발명의 양호한 실시예에 대해 설명한다.
제2도는 본 발명에 따라 형성된 볼 그리드 어레이 반도체 패키지의 구조를 개략적으로 도시한 도면이다. 제1도에 도시된 종래의 볼 그리드 어레이 반도체 패키지 구조와 비교해 볼때, 반도체 칩(1) 하부에 놓인 일부 전도성 에폭시(3), 금속칩 패드(4), 및 PCB기판(7)(Printed Circuit Board) 및 솔더 마스크(5)가 제거되어 반도체 칩(1)하부과 외부에 직접 노출되어 있음을 볼 수 있다. 이와같이 반도체 칩(1)하부를 외부로 직접 노출시키기 위해서는 제2도의 (a)와 같이 PCB기판(7)에 큰 관통슬롯(2)을 형성하거나, 제2도의 (b)와같이 작은 관통슬롯(2)을 다수 형성하는 방법이 있다.
제2도의 (a)와같이 큰 크기의 관통슬롯(2)을 단일개로 형성할 경우 방열성은 매우 양호하나 외부에 반도체 칩(1) 하부의 상당부분이 외부에 노출되므로, 외부로부터의 수분, 먼지등 이물질에 영향을 받기 쉽다.
한편, 제2도의 (b)와같이 작은 관통슬롯(2)을 형성할 경우 기판에 의한 반도체 칩(1)의 부착성이 양호하여 반도체 칩(1) 장착 안정성과 외부로부터의 이물질에 영향은 덜 받게 되나, 방열성은 제2도의 (a)에 비해 저하된다.
제3도의 (a)내지 (d)에는 이와같이 형성된 관통슬롯(2)의 여러 형상을 도시한 것으로, 각각 십자형, 사각형 및 원형으로 관통슬롯(2)이 형성되어 있는 경우를 도시한다. 또한, 제3도의 (d)는 관통슬롯(2)이 다수의 작은 홀로 구성되어 있는 형상을 도시한 것이며, 각각의 도면에 도시된 점선은 기판상에 반도체 칩(1)이 실장되어 있는 부분을 도시한 것이다.
이와같이 관통슬롯(2)이 단일 슬롯이든 다수의 슬롯으로 되어있는 은선으로 표시된 반도체 칩(1)의 크기보다 작게 형성하므로 반도체 칩(1)이 PCB기판(7)에 안정적으로 부착되어 있게 할 수 있다.
제4도는 이와같은 관통슬롯(2)이 형성된 플라스틱 볼 그리드 어레이 패키지에 대한 한 실시예의 전체 단면도를 도시한다. 반도체 칩(1)이 실장되는 PCB기판(7)의 중앙부에는 큰 관통슬롯(2)이 형성되어 있으며, 상기 반도체 칩(1)은 관통슬롯(2)의 주변부상에 전도성에폭시(3)로 부착되어 있다. 또한, 반도체 칩(1) 패드로부터 골드와이어(8)가 기판상의 금속회로(10)를 통해 각 솔더볼(6)에 연결되며 반도체 칩(1)은 봉지제(9)로 몰딩된다. 이경우 반도체 칩(1)은 그 하부가 하측을 향하여 외부에 직접 노출되어 있다. 그리하여 동작시에 반도체 칩(1)에서 발생되는 열이 관통슬롯(2)을 통해서 효율적으로 방출된다.
제5도는 본 발명의 또다른 실시예의 단면도이다. 본 실시예는 캐비티 다운 또는 다이 다운 볼 그리드 어레이 패키지에 본 발명의 구조를 형성한 것으로서, 반도체 칩(1)에 부착되는 히트싱크용 PCB기판(7)의 일부 즉, 반도체 칩(1)의 상부로 배치되어 있는 히트싱크용 PCB기판(7)에 관통슬롯(2)이 형성되어 외부로 직접 노출되므로, 반도체 칩(1)이 동작시에 발생되는 열이 매우 효율적으로 방출된다.
이와같이 본 발명의 볼 그리드 어레이 반도체 패키지 구조를 채용하므로 즉, 패키지 PCB기판중 반도체 칩이 실장되는 부분에 관통슬롯을 하나 또는 다수개로 형성하여 반도체 칩의 일부가 외부로 직접 노출되게 하므로 동작시 바노체 칩에서 발생되는 열의 방출특성이 향상되게 된다.

Claims (9)

  1. PCB기판과 플라스틱 바디로 이루어지며 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이 반도체 패키지 구조에 있어서, 패키지중 반도체 칩이 실장되는 기판부위에 상기 반도체 칩보다 작은 크기의 관통슬롯이 형성되어 반도체 칩의 하부의 일부가 외부로 노출되어 있는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  2. 제1항에 있어서, 상기 관통슬롯은 상기 반도체 칩의 하부를 벗어나지 않는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  3. 제1항 또는 2항에 있어서, 상기 관통슬롯은 반도체 패키지의 하부에 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  4. 제1항 또는 2항에 있어서, 상기 관통슬롯은 반도체 패키지의 상부에 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  5. 제1항 또는 2항에 있어서, 상기 관통슬롯은 하나로 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  6. 제1항 또는 2항에 있어서, 상기 관통슬롯은 다수로 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  7. 제1항 또는 2항에 있어서, 상기 관통슬롯은 십자형인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  8. 제1항 또는 2항에 있어서, 상기 관통슬롯은 사각형인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
  9. 제1항 또는 2항에 있어서, 상기 관통슬롯은 원형인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 열 방출구조.
KR1019950019582A 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조 KR0159987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950019582A KR0159987B1 (ko) 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
JP35258295A JP2887144B2 (ja) 1995-07-05 1995-12-28 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ
US08/588,172 US5729432A (en) 1995-07-05 1996-01-18 Ball grid array semiconductor package with improved heat dissipation and dehumidification effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019582A KR0159987B1 (ko) 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조

Publications (2)

Publication Number Publication Date
KR970008522A KR970008522A (ko) 1997-02-24
KR0159987B1 true KR0159987B1 (ko) 1998-12-01

Family

ID=19419802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019582A KR0159987B1 (ko) 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조

Country Status (3)

Country Link
US (1) US5729432A (ko)
JP (1) JP2887144B2 (ko)
KR (1) KR0159987B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6067231A (en) * 1998-11-10 2000-05-23 Acer Peripherals, Inc. Heat-dissipating structure for an electrical device
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
KR100533276B1 (ko) * 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6260611B1 (en) * 1999-12-13 2001-07-17 Orient Semiconductor Electronics Ltd. Heat dissipation module
US6262481B1 (en) * 2000-02-28 2001-07-17 Harvatek Corporation Folded heat sink for semiconductor device package
KR100676315B1 (ko) * 2000-03-15 2007-01-31 삼성전자주식회사 고 열방출 반도체 칩 패키지
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP2005524239A (ja) * 2002-04-29 2005-08-11 シリコン・パイプ・インコーポレーテッド ダイレクト・コネクト形信号システム
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
TW200419752A (en) * 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
TWI380419B (en) * 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
JP4789997B2 (ja) * 2008-11-20 2011-10-12 三菱電機株式会社 電子基板装置
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法
KR20230004183A (ko) * 2021-06-30 2023-01-06 에스케이하이닉스 주식회사 반도체 패키지 및 벤트홀을 포함한 패키지 기판

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122753A (ja) * 1982-01-14 1983-07-21 Nec Corp 高密度チツプキヤリア
JPH0810708B2 (ja) * 1987-04-20 1996-01-31 松下電器産業株式会社 プリント配線板
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH02143547A (ja) * 1988-11-25 1990-06-01 Nec Corp 半導体集積回路容器
US4964019A (en) * 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
US5369550A (en) * 1992-09-02 1994-11-29 Vlsi Technology, Inc. Method and apparatus for cooling a molded-plastic integrated-circuit package
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm

Also Published As

Publication number Publication date
KR970008522A (ko) 1997-02-24
JP2887144B2 (ja) 1999-04-26
US5729432A (en) 1998-03-17
JPH0982841A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
KR0159987B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
US6278177B1 (en) Substrateless chip scale package and method of making same
US6414246B1 (en) Printed circuit board (PCB)
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR100186759B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조
KR970024032A (ko) 인터페이스 조립체를 구비한 유에프비지에이(ufbga) 패키지
KR950025966A (ko) 볼 그리드 어레이 리드프레임
KR0119757Y1 (ko) 반도체 패키지
JP2868367B2 (ja) 表面実装用発光ダイオード
KR100237566B1 (ko) 반도체 박형 패키지
JP2001267452A (ja) 半導体装置
KR0119755Y1 (ko) 반도체 패키지
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR200145292Y1 (ko) 반도체 패키지
KR100225236B1 (ko) BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20000040592A (ko) 더미 솔더 볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
KR200316720Y1 (ko) 볼 그리드 어레이 패키지
KR19980083263A (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법
KR19990069262A (ko) 비지에이 패키지와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 17

EXPY Expiration of term