KR200145292Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200145292Y1
KR200145292Y1 KR2019960000009U KR19960000009U KR200145292Y1 KR 200145292 Y1 KR200145292 Y1 KR 200145292Y1 KR 2019960000009 U KR2019960000009 U KR 2019960000009U KR 19960000009 U KR19960000009 U KR 19960000009U KR 200145292 Y1 KR200145292 Y1 KR 200145292Y1
Authority
KR
South Korea
Prior art keywords
inner lead
semiconductor chip
circuit board
printed circuit
semiconductor package
Prior art date
Application number
KR2019960000009U
Other languages
English (en)
Other versions
KR970050350U (ko
Inventor
손덕수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019960000009U priority Critical patent/KR200145292Y1/ko
Publication of KR970050350U publication Critical patent/KR970050350U/ko
Application granted granted Critical
Publication of KR200145292Y1 publication Critical patent/KR200145292Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 칩과, 반도체 칩이 안착되는 패들과, 패들 가장자리에 형성된 내부리드와, 반도체칩과 내부리드를 전기적으로 연결시키는 본딩와이어와, 반도체 칩과 내부리드와 본딩와이어를 덮는 몰딩수지부와, 패들과 내부리드가 상면에 안착되고, 내부리드 하단의 대응되는 부위에 관통홀이 다수 형성된 인쇄회로기판과, 인쇄회로기판의 관통홀에 결합되어 내부리드의 하면과 접촉하게 되는 외부리드수단을 포함하여 이루어지는 반도체 패키지에 관한 것이다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지를 설명하기 위해 도시한 도면.
제2도는 본 고안의 반도체 패키지를 설명하기 위해 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 반도체 칩 11,21 : 패들
12,22 : 인쇄회로기판 13 : 솔더볼
14,24 : 본딩와이어 15,25 : 몰딩수지부
26 : 내부리드 27 : 관통홀
28 : 외부리드수단 29 : 삽입부
30 : 돌출부
본 고안은 반도체 패키지에 관한 것으로, 특히 패키지의 아웃리드를 변형하여 실용적이고 효율적인 반도체 패키지에 관한 것이다.
제1도는 종래의 반도체 패키지 중 BGA(ball grid arrey)타입의 패키지를 설명하기 위해 도시한 도면으로, 이하 첨부된 도면을 참고로 하여 설명하겠다.
종래의 반도체 패키지는 제1도와 같이, 볼 그리드 어레이 패키지 소자를 인쇄회로기판상에 실장한 것으로, 반도체 칩(10)과, 상면에 반도체칩(chip)(10)이 안착되는 패들(paddle)(11)이 형성되고, 배면에는 다수의 솔더볼(13)이 형성되어 칩프레임(chip frame)으로 사용되는 인쇄회로기판(PCB : printed circuit board)(12)과, 반도체칩(10)로 인쇄회로기판(12)을 연결시키는 본딩와이어(bonding wire)(14)와, 반도체칩(10)을 수지로 고정시키는 몰딩수지부(15)로 이루어진다.
종래의 반도체 패키지는 반도체 칩(10)의 패드형성부위가 본딩와이어(14)를 통하여 인쇄회로기판(12) 상면 접촉되고, 또한 인쇄회로기판(12)에 형성된 배선을 통하여 솔더볼(13)과 서로 전기적으로 연결되어 있다.
그러나 종래의 반도체 패키지인 볼 그리드 어레이 타입은 인쇄회로기판의 저면에 아웃리드 역할을 하는 솔더볼을 형성하는 데에 있어서, 인쇄회로기판과 솔더볼 사이의 접착력이 문제가 되고, 또한 인쇄회로기판의 저면에 형성된 솔더볼 손상될 시에는 기판 전체를 교체해야 하는 불편함이 있었다.
본 고안은 이러한 문제점을 해결하고자 안출된 것으로, 패키지의 아웃리드를 변형하여 좀 더 실용적이고 효율적인 반도체 패키지를 목적으로 한다.
본 고안은 반도체 칩과, 반도체 칩이 안착되는 패들과, 패들 가장자리에 형성된 내부리드와, 반도체칩과 내부리드를 전기적으로 연결시키는 본딩와이어와, 반도체 칩 내부리드와 본딩와이어를 덮는 몰딩수지부와, 패들과 내부리드가 상면에 안착되고, 내부리드 하단의 대응되는 부위에 관통홀이 다수 형성된 인쇄회로기판과, 인쇄회로기판의 관통홀에 결합되어 내부리드의 하면과 접촉하게 되는 외부리드수단을 포함하여 이루어진다.
제2도는 본 고안의 반도체 패키지를 설명하기 위해 도시한 도면으로, 제2도의 (a)는 본 고안의 반도체 패키지의 단면도이고, 제2도의 (b)는 본 고안의 반도체 패키지의 저면도이다.
이하 첨부된 도면을 참고로 하여 본 고안의 반도체 패키지를 설명하겠다.
본 고안의 반도체 패키지는 제2도의 (a),(b)와 같이, 반도체 칩(20)과, 상면에 반도체 칩(20)이 안착되는 패들(21)과, 패들(21) 가장자리에 형성된 내부리드(26)와, 반도체칩(20)과 내부리드(26)를 전기적으로 연결시키는 본딩와이어(24)와, 반도체 칩(20)과 내부리드(26)와 본딩와이어(24)를 덮는 몰딩수지부(25)와, 패들(21)과 내부리드(26)가 상면에 안착되고, 내부리드(26) 하단의 대응되는 부위에 관통홀(27)이 다수 형성된 인쇄회로기판(22)과, 인쇄회로기판(22)의 관통홀(27)에 결합되어 내부리드(26)의 하면과 접촉하게 되는 외부리드수단(28)을 포함하여 이루어지며, 이때 외부리드수단(28)으로는 인쇄회로기판(22)에 형성된 관통홀(27)에 삽입되는 삽입부(29)와, 삽입부(29)의 하단에 형성되어, 인쇄회로기판(22)의 저면에서 돌출되는 돌출부(30)로 구분되어진다.
그리고 외부리드수단(28)인 삽입부(29)와 돌출부(30)의 성분은 도전물질로 실장성격에 맞게 조절이 가능하며, 제2도의 (b)와 같이, 돌출부(30)는 삽입부(29)의 직경보다 큰 직경을 가진 반구(半球)의 형태로서 형성된다.
그리고 인쇄회로기판(22)에 형성된 관통홀(27)은 내측면에 암나사산이 형성되고, 외부리드수단(28)의 삽입부(29)에는 외측면에 수나사산이 형성되어, 관통홀(27)과 외부리드수단(28)의 삽입부(29)는 나사결합된다.
따라서, 본 고안의 반도체 패키지는 외부리드수단(28)의 삽입부(29)가 먼저 인쇄회로기판(22)에 형성된 관통홀(27)에 결합되고, 외부리드수단(28)의 돌출부(30)는 인쇄회로기판(22)의 저면에 돌출되어 있다.
그리고 인쇄회로기판(22)의 관통홀(27)에 결합된 외부리드수단(28)의 삽입부(29) 상면은, 반도체 칩(20)의 패드형성부위와 연결된 본딩와이어(24)에 의해 연결되어 인쇄회로기판(22)에 안착된,, 내부리드(26)의 저면과 접촉하여 전기적으로 서로 연결이 된다.
즉, 본 고안은 내부리드가 안착된 인쇄회로기판에 형성된 다수의 관통홀에 외부리드수단인 삽입부가 각각 결합함으로써, 외부리드수단과 반도체칩과 내부리드가 서로 전기적으로 연결되는 반도체 패키지에 관한 것이다.
따라서, 본 고안의 반도체 패키지는 패키지 제작시, 인쇄회로기판에 형성된 다수의 관통홀과, 관통홀에 결합되는 외부리드수단인 삽입부의 크기를 필요에 따라 조절가능하고, 또한 그 개수를 조절할 수 있으므로 실용적이다.
그리고 패키지 사용중에 관통홀에 결합되는 외부리드수단이 손상을 입을 경우, 손상된 부위의 외부리드수단만을 교체하여 사용할 수 있어 또한 편리하다.

Claims (4)

  1. 반도체 패키지에 있어서, 반도체 칩과, 상기 반도체 칩이 안착되는 패들과, 상기 패들 가장자리에 형성된 내부리드와, 상기 반도체칩과 상기 내부리드를 전기적으로 연결시키는 본딩와이어와, 상기 반도체 칩과 상기 내부리드와 상기 본딩와이어를 덮는 몰딩수지부와, 상기 패들과 상기 내부리드가 상면에 안착되고, 상기 내부리드와 대응되는 부분에 나사산이 형성된 관통홀이 다수 형성된 인쇄회로기판과, 상기 관통홀에 나사결합되어 상기 내부리드의 저면과 접촉하게 되는 외부리드수단을 포함하여 이어지는 반도체 패키지.
  2. 제1항에 있어서, 상기 외부리드수단으로는 상기 관통홀에 삽입되는 삽입부와, 상기 삽입부의 하단에 형성되어, 상기 인쇄회로기판의 저면에서 돌출되는 돌출부로 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 돌출부는 상기 삽입부의 직경보다 큰 직경을 가진 반구(半球)의 형태로 형성되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 관통홀의 내주연과 상기 외부리드수단의 외주연에는 상호 대응되는 나사산이 형성된 것을 특징으로 하는 반도체 패키지.
KR2019960000009U 1996-01-03 1996-01-03 반도체 패키지 KR200145292Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960000009U KR200145292Y1 (ko) 1996-01-03 1996-01-03 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960000009U KR200145292Y1 (ko) 1996-01-03 1996-01-03 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970050350U KR970050350U (ko) 1997-08-12
KR200145292Y1 true KR200145292Y1 (ko) 1999-06-15

Family

ID=19448969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960000009U KR200145292Y1 (ko) 1996-01-03 1996-01-03 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200145292Y1 (ko)

Also Published As

Publication number Publication date
KR970050350U (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
KR0159987B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5973393A (en) Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
EP0690500B1 (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5045914A (en) Plastic pad array electronic AC device
US5991156A (en) Ball grid array integrated circuit package with high thermal conductivity
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
KR910000243B1 (ko) 반도체장치
KR0157906B1 (ko) 더미볼을 이용한 비지에이 패키지 및 그 보수방법
KR100201383B1 (ko) 인터페이스 조립체를 구비한 유에프비지에이 패키지
KR200145292Y1 (ko) 반도체 패키지
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US20020014346A1 (en) Mounting structure of semiconductor package
EP0676806B1 (en) Ball grid array intergrated circuit package with high thermal conductivity
KR950025966A (ko) 볼 그리드 어레이 리드프레임
KR200231862Y1 (ko) 반도체 패키지
KR100246317B1 (ko) 반도체 패키지
KR200205182Y1 (ko) 적층이 가능한 핀 그리드 어레이 패키지
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
KR0119755Y1 (ko) 반도체 패키지
KR100201397B1 (ko) 반도체 패키지 장착용 패키지
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR200147513Y1 (ko) 표면 실장형 반도체 패키지
KR0161813B1 (ko) 반도체 패키지
KR100206975B1 (ko) 반도체 패키지
KR100237566B1 (ko) 반도체 박형 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee