KR0119755Y1 - 반도체 패키지 - Google Patents

Abstract

본 고안은 반도체 패키지에 관한 것으로, 종래의 패키지가 패키지의 사용중 발생하는 열의 방출이 원활하지 않고, 그 외형이 상대적으로 커서 전자제품의 크기가 소형화되는 추세에 적합하지 않은 문제점을 해결하기 위한 것이다. 이와 같은 본 고안은 하면에 웨이퍼 칩(2)이 부착된 히트싱크(1)와, 상기 웨이퍼 칩(2)의 본드패드에 일측이 본딩된 금속볼(3)과, 상기 금속볼(3)의 하단에 부착되어 패키지가 실장되는 주기판(6)에 납땜되어지는 솔더링볼(4)로 구성되어 몰딩되며, 상기 히트싱크(1)의 상면과 금속볼(3)의 말단부는 몰딩컴파운드(5)로 몰딩된 패키지의 몸체외부로 노출된다. 상기와 같은 본 고안은 패키지의 내부에서 발생되는 열의 방출이 원활하고, 그 크기 및 두께가 작아 패키지의 외형이 초소형 및 초박형으로 되는 이점이 있다.

Description

반도체 패키지

제1도는 종래 기술에 의한 BGA 패키지의 구조를 보인 부분단면도.

제2도는 종래 기술에 의한 BGA 패키지가 주기판에 실장된 상태를 보인 측면도.

제3도는 본 고안에 의한 패키지의 구조를 보인 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

1: 히트싱크2: 웨이퍼칩

3: 금속볼4: 솔더링볼

5: 몰딩컴파운드6: 주기판

본 고안은 반도체 패키지에 관한 것으로, 특히 히트싱트의 하면에 칩을 부착하여 패키지의 사용시 칩에서 발생되는 열방출이 원활하게 되어지고, 인쇄회로기판과 와이어를 사용하지 않아 패키지의 외형이 초소형 및 초박형으로 되어 주기판상의 실장면적이 극소화되도록 만들어진 반도체 패키지에 관한 것이다.

종래의 일반적인 BGA(ball grid array)패키지(10)는, 제1도에 도시된 바와 같이, 상하면에 리드단자(21, 21')가 인쇄된 인쇄회로기판(20)의 상면에 웨이퍼칩(11)이 부착되고, 상기 인쇄회로기판(20)의 상면에 인쇄된 리드단자(21)와 웨이퍼칩(11)의 본드패드(12)는 와이어(23)로 연결되고, 상기 인쇄회로기판(20) 상면에 있는 웨이퍼칩(11)과 와이어(23)가 몰딩컴파운드(24)로 일정면적 몰딩되고, 상기 인쇄회로기판(20)의 하면에 인쇄된 리드단자(21')에 각각의 솔더링볼(25)이 형성되어져 구성된다. 그리고 상기 인쇄회로기판(20)의 상하면에 인쇄된 리드단자(21')는 인쇄회로기판(20)에 다수개 천공되어 있는 통공(22)을 통해 각각 연결되어 있다. 상기 솔더링볼(25)은 주기판(30)에 납땜되어 패키지의 칩(11)과 주기판(30)의 회로와의 전기적 연결을 담당한다.

상기한 바와 같은 구조를 가지는 종래 기술에 의한 반도체 패키지는 다음과 같은 공정을 통해 제조된다. 먼저 상하면에 리드단자(21, 21')가 인쇄된 인쇄회로기판(20)상에 웨이퍼칩(11)을 에폭시(13)로 본딩하는 다이본딩작업을 하고, 이 웨이퍼칩(11)의 패드(12)와 리드단자(21)를 와이어(23)로 연결하는 와이어본딩을 실시한다. 그리고는 상기 인쇄회로기판(20)의 상면의 칩(11)과 와이어(13) 및 리드단자(21) 일정면적 몰딩하는 몰딩작업을 실시한다. 이와 같이 몰딩작업이 마쳐지면 상기 인쇄회로기판(20)의 하면에 있는 리드단자(21')에 각각 솔더링볼(25)을 형성하여 패키지(10)를 완성한다. 이와 같이 제조된 반도체 패키지(10)는 주기판(30)에 상기 솔더링볼(25)을 납땜하여 실장하게 된다.

그러나, 상기와 같은 종래 기술에 의한 반도체 패키지는 다음과 같은 문제점을 가지고 있다.

먼저 BGA 패키지는 인쇄회로기판(20)을 사용하므로 웨이퍼칩(11)의 크기에 비해 패키지(10)의 외형이 크게 되어 주기판(30)에서 많은 공간을 차지하는 문제점이 있다. 그리고 인쇄회로기판(20)을 사용하여 만든 패키지의 경우 열방출이 원활하지 못해 전기적 특성 및 열특성이 좋지 못한 문제점이 있다.

본 고안의 목적은 상기와 같은 종래 기술에 의한 패키지의 문제점을 해결하기 위한 것으로 히트싱크의 하면에 웨이퍼 칩이 부착되고, 웨이퍼 칩과 외부 회로와의 전기적 연결은 금속볼을 사용하며, 컴파운드 몰딩을 상기 히트싱크의 상면이 노출되도록 하여 패키지의 외형을 초소형 및 초박형으로 만든 반도체 패키지를 제공하는 것이다.

상기와 같은 본 고안의 목적은 하면에 웨이퍼 칩이 부착된 히트싱크와, 상기 웨이퍼칩의 본드패드에 일측이 본딩된 다수개의 금속볼과, 상기 금속볼의 하단에 부착되어 패키지가 실장되는 주기판에 납땜되어지는 다수개의 솔더링볼로 구성되어 몰딩됨을 특징으로 하는 반도체 패키지에 의해 달성된다.

상기 히트싱크의 상면과 금속볼의 말단부는 몰딩캄파운드로 몰딩된 패키지의 몸체 외부로 노출됨을 특징으로 한다.

상기한 바와 같은 본 고안에 의한 패키지를 첨부된 도면에 도시된 실시예를 참고하여 상세히 설명하면 다음과 같다.

본 고안에 의한 패키지의 구조를 보인 제3도에 도시된 바와 같이, 본 고안은 웨이퍼 칩(2)의 본드패드(미도시)에 일측이 본딩된 다수개의 금속볼(3)과, 상기 다수개의 금속볼(3)의 하단에 부착되어 패키지가 실장되는 주기판(6)에 납땜되어지는 다수개의 솔더링볼(4)로 구성되 몰딩컴파운드(5)로 몰딩된다.

상기 히트싱크(1)는 리드프레임의 일종으로서, 다르게 말하면 히트싱크(1)만 형성된 리드프레임이라고 할 수 있다. 이 히트싱크(1)의 상면은 몰딩컴파운드(5)로 몰딩된 패키지의 몸체외부로 노출되어 있다. 이러한 히트싱크(1)는 반도체 패키지가 사용될 때 웨이퍼 칩(2)에서 발생되는 열을 방출하는 역할을 하는 것으로, 그 크기를 부착되는 칩(2)보다 더 크다. 그리고 그 형태는 여러가지가 있을 수 있으나 가장 일반적으로는 웨이퍼 칩(2)과 닮은 형태로 웨이퍼 칩(2)보다는 그 크기가 크다.

상기 금속볼(3)의 일측은 웨이퍼 칩(2)의 본드패드에 부착되고, 타축에는 패키지 몸체 외부에 있는 솔더링볼(4)이 부착되어 있어 상기 웨이퍼 칩(2)과 주기판(6)의 회로와의 전기적인 연결을 하게 된다. 여기서 금속볼(3)의 타측, 즉 말단부는 몰딩되지 않고 외부로 노출되어 솔더링볼(4)이 부착되도록 된다.

상기 솔더링볼(4)은 패키지의 하면에 노출되어 있는 상기 금속볼(3)에 부착되어 있으며, 이 솔더링볼(4)은 패키지가 부착되는 주기판(6)상에 납땜되어 지는 부분이다.

상기와 같은 구조를 가지는 본 고안에 의한 반도체 패키지의 제조공정은, 먼저 히트싱크(1)의 칩부착면에 에폭시(7)로 웨이퍼 칩(2)을 부착하는 다이본딩을 수행하고, 상기 웨이퍼 칩(2)의 패드에 다수개의 금속볼(3)을 본딩한다. 이와 같은 공정이 완료되어지고 나면 몰딩작업을 실시한다. 이때의 몰딩작업은 상기 히트싱크(1)의 상면(여기서의 상면이란 패키지가 주기판상에 실장된 상태를 기준으로 생각한 것이다.)과 상기 웨이퍼 칩(2)의 본드 패드에 본딩된 금속볼(3)의 선단부가 패키지의 외부로 노출되도록 몰딩한다. 이와 같은 몰딩작업이 완성되면 솔더링볼(4)을 패키지의 몰딩컴파운드(5) 외부로 드러난 금속볼(3)의 선단에 부착하여 패키지를 완성하게 된다.

위에서 상세히 설명한 바와 같은 본 고안에 의한 패키지는 웨이퍼 칩의 상면에 히트싱크가 있어 패키지 사용시 발생되는 열의 방출이 원활하여 패키지의 전기적 및 열특성이 개선되는 효과가 있다.

그리고 패키지의 구조에 있어서 와이어와 리드가 없으므로 패키지의 크기 및 두께가 줄어들어 패키지의 외형이 초소형 및 초박형으로 된다. 따라서 인쇄회로기판에 패키지가 실장될 때, 패키지가 점유하는 면적이 줄어들어 전체 제품의 크기를 소형화 할 수 있는 효과가 있다.

Claims (2)

1. 하면에 웨이퍼 칩이 부착된 히트싱크와, 상기 웨이퍼 칩의 본드패드에 일측이 본딩된 다수개의 금속볼과, 상기 금속볼의 하단에 부착되어 패키지가 실장될 주기판에 납땜되어지는 다수개의 솔더링볼로 구성되어 몰딩됨을 특징으로 하는 반도체 패키지.
2. 제1항에 있어서, 상기 히트싱크의 상면과 금속볼의 말단부는 몰딩컴파운드로 몰딩된 패키지의 몸체 외부로 노출됨을 특징으로 하는 반도체 패키지.