KR200179997Y1 - 반도체패키지의 히트슬러그 구조 - Google Patents

반도체패키지의 히트슬러그 구조 Download PDF

Info

Publication number
KR200179997Y1
KR200179997Y1 KR2019970026791U KR19970026791U KR200179997Y1 KR 200179997 Y1 KR200179997 Y1 KR 200179997Y1 KR 2019970026791 U KR2019970026791 U KR 2019970026791U KR 19970026791 U KR19970026791 U KR 19970026791U KR 200179997 Y1 KR200179997 Y1 KR 200179997Y1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat slug
mounting plate
semiconductor
chip mounting
Prior art date
Application number
KR2019970026791U
Other languages
English (en)
Other versions
KR19990013496U (ko
Inventor
김리훈
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR2019970026791U priority Critical patent/KR200179997Y1/ko
Publication of KR19990013496U publication Critical patent/KR19990013496U/ko
Application granted granted Critical
Publication of KR200179997Y1 publication Critical patent/KR200179997Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 고안은 반도체패키지의 히트슬러그 구조에 관한 것으로, 몰딩시 내부리드와 히트슬러그의 쇼트를 방지하고 또한 그 히트슬러그와 봉지재의 접착력을 증대시키기 위해, 반도체칩탑재판의 저면과 접촉하는 상부 표면을 제외하고 그 외측의 상부 표면에 단차를 형성하여 내부리드와의 공간부를 더 크게 한 것을 특징으로 하는 반도체패키지의 히트슬러그 구조.

Description

반도체패키지의 히트슬러그 구조
본 고안은 반도체패키지의 히트슬러그 구조에 관한 것으로, 보다 상세하게 설명하면 몰딩시 내부리드와 히트슬러그의 쇼트를 방지하고 또한 그 히트슬러그와 봉지재의 몰딩력을 증대시킴으로서 신뢰성을 향상시킬 수 있는 반도체패키지의 히트슬러그 구조에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 리드프레임(Lead Frame)이나 인쇄회로기판 등을 이용해 메인보드(Main Board)로의 신호 입/출력 단자를 형성하고 봉지재를 이용하여 몰딩(Molding)한 것을 말한다.
이러한 반도체패키지는 그 메인보드에 실장하는 방법에 따라 삽입형과 표면실장형으로 분류할 수 있으며 삽입형으로서는 SIP(Single In-Line Package) DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서는 QFP(Quad Flat Package), BGA(Ball Grid Array)패키지, BLP(Bottom Leaded Package) 등이 있다.
최근에는 전자 제품의 소형화에 따라 반도체칩 및 반도체패키지의 크기도 소형화 추세에 있으며 또한 메인보드의 실장 밀도를 높이기 위해 삽입형 반도체패키지보다는 표면실장형반도체패키지가 널리 사용되고 있다. 이러한 반도체패키지의 일반적인 구조를 도1a 및 도1b에 도시하였으며 이를 중심으로 반도체패키지 및 그 반도체패키지의 히트슬러그 구조를 설명하면 다음과 같다.
도시한 바와 같이 반도체패키지(100')의 구조는 표면에 다수의 입/출력패드(2')를 갖는 반도체칩(1')이 중앙에 위치되어 있고, 상기 반도체칩(1')은 접착제(3')에 의해 반도체칩탑재판(4')에 접착 및 고정되어 있다. 상기 반도체칩탑재판(4')의 사각모서리에는 그것을 지지 및 고정하기 위한 타이바(5')가 연결되어 있으며, 상기 반도체칩(1')과 일정거리 떨어져서는 다수의 내부리드(6')가 방사상으로 위치되어 있고 또한 상기 반도체칩(1')의 입/출력패드(2')와 상기 내부리드(6')는 전도성와이어(7')로 연결되어 전기적으로 도통 가능하게 되어 있다.
한편, 상기 반도체칩탑재판(4')의 저면에는 그 반도체칩(1')으로부터 발생되는 열을 효과적으로 방출하기 위해 열전도율이 우수한 금속재질의 히트슬러그(9')가 위치되어 있으며, 이것은 상기 반도체칩탑재판(4')과는 접촉되어 있으며, 내부리드(6')와는 일정한 공간부(8')를 두고 위치되어 있다.
여기서 상기와 같이 내부리드(6')와 히트슬러그(9')가 소정의 공간부(8')를 두고 떨어져 있는 이유는 반도체칩탑재판(4'), 내부리드(6'), 타이바(5') 등을 포함하여 이루어진 리드프레임에서 와이어본딩의 편리성 등을 이유로 상기 반도체칩탑재판(4')과 내부리드(6')를 동일 평면상에 놓이도록 설계하지 않기 때문에 내부리드(6')와 히트슬러그(9') 사이에 소정의 공간부(8')가 형성된다.
이어서 상기 반도체칩(1'), 전도성와이어(7'), 내부리드(6') 및 저면을 제외한 히트슬러그(9')는 봉지재로 몰딩되어 몸체(10')가 형성되어 있으며, 상기 내부리드(6')로부터 연장되어 몸체(10')의 외측면에는 네방향 또는 두방향으로 뻗어나와 메인보드 등과의 입/출력 수단 구실을 하도록 다수의 외부리드(11')가 형성되어 있다.
여기서 상기 히트슬러그(9')는 저면이 몸체(10')의 저면을 향하여 노출되어 있고 이로써 반도체칩(1')의 열을 외부로 용이하게 방출시켜 반도체칩(1')의 전기적 성능 저하를 방지하고 또한 반도체패키지(100')의 파손을 미연에 방지하는 역할을 한다.
그러나 이러한 반도체패키지(100')는 도1c에 도시한 바와 같이 봉지재를 이용한 몰딩시에 상기 히트슬러그(9')와 반도체칩(1')에 가까운 내부리드(6')가 서로 쇼트(S)되는 문제점이 있다. 즉, 바텀다이(BD)에 상기 히트슬러그(9')를 위치시킨 후 그 상부에 반도체칩(1')이 접착되어 있는 반도체칩탑재판(4') 및 내부리드(6') 등을 올려 놓은 후 탑다이(TD)를 상기 바텀다이(BD)쪽으로 밀착시켜 밀폐시킨 후 고압의 봉지재를 주입하여 몰딩하게 되는데 이때 상기 내부리드(6')가 히트슬러그(9')의 상부표면으로 휘어져서 내부리드(6')의 끝단이 히트슬러그(9')에 쇼트되는 문제점이 발생한다. 더구나 최근에는 리드프레임의 파인피치(Fine Pitch)화 및 패키지의 경박단소(輕薄短小)화 추세로 인해 리드간의 거리가 더욱 작아지고 그 두께는 더욱 얇아짐으로서 상기와 같이 내부리드(6')가 휘어져서 히트슬러그(9')에 쇼트될 확률이 더욱 커지고 있다. 이러한 문제점은 다수의 내부리드(6')가 상기 히트슬러그(9')에 쇼트됨으로서 상기 쇼트된 내부리드(6')들끼리 서로 전기적으로 도통되어 반도체칩(1')의 전기적 기능 마비는 물론 반도체패키지(100')의 불량을 유발시키는 하나의 원인이 되고 있다.
한편 상기한 반도체패키지의 몰딩이 완료되고 큐어링(Curing), 마킹(Marking), 트림 및 포밍(Trim and Forming) 등이 모두 완료되어 보관상태에 있게 되면 서서히 상기 반도체패키지(100')의 몸체(10') 및 몸체(10')와 히트슬러그(9')의 경계면 사이로 수분이 흡수된다. 이러한 수분흡수는 특히 몸체(10')와 히트슬러그(9')의 상부표면에서 가장 많이 발생하게 되는데 이는 반도체패키지(100')가 메인보드에 실장되어 전기적으로 작동될 때 계면박리라는 또다른 문제점을 야기한다. 즉, 반도체칩(1')이 전기적으로 작동될때에는 상기 반도체칩(1')으로부터 열이 발생하고 이 열은 히트슬러그(9')와 몸체(10')로 전달됨으로서 상기 히트슬러그(9')의 상부표면과 몸체(10')의 경계면 사이에 흡수된 수분을 증기화 시킴으로서 상기 히트슬러그(9')의 상부 표면과 몸체(10')의 경계면 사이를 박리시키게 되는 것이다. 더구나 상기 히트슬러그(9')의 상부 표면은 평평하게 형성되어 있음으로서 상기 봉지재와의 접착면적이 작고 이로서 락킹(Locking)력 및 접착력이 감소되어 상기의 계면박리 현상은 더욱 쉽게 발생한다.
본 고안은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 몰딩시에 내부리드와 히트슬러그의 쇼트를 방지하고 또한 그 히트슬러그와 봉지재의 몰딩력을 증대시킴으로서 계면박리 현상을 방지할 수 있는 반도체패키지의 히트슬러그 구조를 제공하는데 있다.
도1a는 종래 반도체패키지를 도시한 사시도이고, 도1b는 도1a의 단면도이며, 도1c는 몰딩시에 내부리드와 히트슬러그가 서로 쇼트되는 현상을 도시한 상태도이다.
도2는 본 고안에 의한 반도체패키지의 히트슬러그 구조를 도시한 단면도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
100 ; 반도체패키지(Package) 1 ; 반도체칩(Chip)
2 ; 입/출력패드(Pad) 3 ; 접착제
4 ; 반도체칩탑재판 6 ; 내부리드(Inner Lead)
7 ; 전도성와이어(Wire) 8 ; 공간부
9 ; 히트슬러그(Heat Slug) 9a; 단차
10 ; 몸체 11 ; 외부리드(Outer Lead)s
상기한 목적을 달성하기 위해 본 고안에 의한 반도체패키지의 히트슬러그 구조는 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 저면에 접착제로 접착된 반도체칩탑재판과, 상기 반도체칩탑재판의 외측에 연결되어 반도체칩탑재판을 지지 및 고정하는 타이바와, 상기 반도체칩탑재판의 외측에 일정한 거리를 두고 떨어져서 방사상으로 형성된 다수의 내부리드와, 상기 반도체칩과 내부리드를 전기적으로 도통 가능하게 연결한 전도성와이어와, 상기 반도체칩탑재판의 저면과 접촉하여 상기 반도체칩의 열을 방출하며 상기 내부리드와는 소정의 공간부를 두고 위치되어 있는 히트슬러그와, 상기 반도체칩, 내부리드 및 전도성와이어 등을 봉지재로 몰딩하여 형성한 몸체와, 상기 몸체 외측변에 내부리드와 연결되어 신호 인출 단자 역할을 하는 다수의 외부리드로 이루어진 반도체패키지에 있어서, 상기 히트슬러그는 상기 반도체칩탑재판의 저면과 접촉하는 상부 표면을 제외하고 그 외측의 상부 표면에 단차를 형성하여 상기 내부리드와의 공간부를 더 크게 한 것을 특징으로 한다.
이하 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 고안에 의한 반도체패키지의 히트슬러그 구조를 도시한 단면도이다.
먼저 종래와 같이 표면에는 다수의 입/출력패드(2)가 형성된 반도체칩(1)이 중앙에 위치되어 있다. 상기 반도체칩(1)의 저면에는 접착제(3)로 반도체칩탑재판(4)이 접착되어 있고, 상기 반도체칩탑재판(4)의 사각 모서리에는 반도체칩탑재판(4)을 지지 및 고정하는 타이바(도시하지 않음)가 연결되어 있다. 상기 반도체칩탑재판(4)의 외측에는 일정한 거리를 두고 떨어져서 방사상으로 다수의 내부리드(6)가 위치되어 있고, 상기 반도체칩(1)과 내부리드(6) 사이에는 서로 전기적으로 도통 가능하게 전도성와이어(7)가 연결되어 있다.
상기 반도체칩탑재판(4)의 저면에는 본 고안에 의한 히트슬러그(9)가 위치되어 있으며 이는 상기 반도체칩탑재판(4)의 저면과 히트슬러그(9)의 상부 표면이 접촉되어 있으며 상기 반도체칩탑재판(4)의 외주변 하단의 히트슬러그(9)에는 일정 깊이의 단차(9a)가 형성되어 있어서 상기 내부리드(6)와 히트슬러그(9) 사이에 소정의 공간부(8)가 종래보다 더 크게 형성되어 있다. 이러한 공간부(8)는 내부리드(6) 두께의 3∼5배 정도가 되도록 형성하는 것이 바람직하다.
이렇게 히트슬러그(9)와 내부리드(6) 사이의 공간부(8)를 종래보다 크게 형성함으로써 몰딩시에 봉지재의 압력에 의해 내부리드(6)가 어느 정도 휘어지더라도 상기 히트슬러그(9)의 상부 표면과 쇼트될 확률은 크게 감소한다.
한편, 상기 반도체칩(1), 내부리드(6) 및 전도성와이어(7) 등은 봉지재로 몰딩되어 몸체(10)가 형성되어 있고, 상기 몸체(10) 외측변에는 내부리드(6)와 연결되어 신호 인출 단자 역할을 하는 다수의 외부리드(11)가 형성되어 있다.
이러한 본 고안에 의한 반도체패키지(100)의 히트슬러그(9) 구조는 몰딩시에 봉지재의 압력에 의해 내부리드(6)가 어느 정도 히트슬러그(9)의 상부 표면 쪽으로 휘어지더라고 히트슬러그(9)에 소정의 단차(9a)가 형성되어 있음으로써 히트슬러그(9)와 내부리드(6) 사이의 공간부(8)가 크게 형성되어 있어서 쇼트가 발생하지 않는다. 또한 상기 단차(9a)로 인해 히트슬러그(9)와 접착하는 봉지재와의 접착면적이 커짐으로써 락킹력 및 몰딩력이 증대되어 히트슬러그(9)와 봉지재 사이의 박리현상을 미연에 방지할 수 있다.
이상에서와 같이 본 고안은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 고안의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러 가지로 변형된 실시예가 가능하다.
따라서 본 고안에 의한 반도체패키지의 히트슬러그 구조는 히트슬러그의 상부표면에 형성된 단차와 더욱 더 커진 공간부로 인해 리드프레임의 파인피치화 및 패키지의 경박단소화 추세에도 불구하고 내부리드가 하부로 휘어져서 히트슬러그로 쇼트되지 않는다.
또한 반도체패키지의 몰딩이 완료된 후 보관상태에서 수분이 어느 정도 흡수되어 있다 하더라고 봉지재와 히트슬러그의 락킹력 및 몰딩력이 향상됨으로서 반도체패키지가 메인보드에 실장되어 전기적으로 작동될 때 발생하던 계면박리 현상도 제거되는 효과가 있다.

Claims (1)

  1. 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 저면에 접착제로 접착된 반도체칩탑재판과, 상기 반도체칩탑재판의 외측에 연결되어 반도체칩탑재판을 지지 및 고정하는 타이바와, 상기 반도체칩탑재판의 외측에 일정한 거리를 두고 떨어져서 방사상으로 형성된 다수의 내부리드와, 상기 반도체칩과 내부리드를 전기적으로 도통 가능하게 연결한 전도성와이어와, 상기 반도체칩탑재판의 저면과 접촉하여 상기 반도체칩의 열을 방출하며 상기 내부리드와는 소정의 공간부를 두고 위치되어 있는 히트슬러그와, 상기 반도체칩, 내부리드 및 전도성와이어 등을 봉지재로 몰딩하여 형성한 몸체와, 상기 몸체 외측변에 내부리드와 연결되어 신호 인출 단자 역할을 하는 다수의 외부리드로 이루어진 반도체패키지에 있어서, 상기 히트슬러그는 상기 반도체칩탑재판의 저면과 접촉하는 상부 표면을 제외하고 그 외측의 상부 표면에 단차를 형성하여 상기 내부리드와의 공간부를 더 크게 한 것을 특징으로 하는 반도체패키지의 히트슬러그 구조.
KR2019970026791U 1997-09-26 1997-09-26 반도체패키지의 히트슬러그 구조 KR200179997Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970026791U KR200179997Y1 (ko) 1997-09-26 1997-09-26 반도체패키지의 히트슬러그 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970026791U KR200179997Y1 (ko) 1997-09-26 1997-09-26 반도체패키지의 히트슬러그 구조

Publications (2)

Publication Number Publication Date
KR19990013496U KR19990013496U (ko) 1999-04-15
KR200179997Y1 true KR200179997Y1 (ko) 2000-05-01

Family

ID=19510913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970026791U KR200179997Y1 (ko) 1997-09-26 1997-09-26 반도체패키지의 히트슬러그 구조

Country Status (1)

Country Link
KR (1) KR200179997Y1 (ko)

Also Published As

Publication number Publication date
KR19990013496U (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100611880B1 (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지 및 이를 반도체 소자에 장착하는 방법
US7190062B1 (en) Embedded leadframe semiconductor package
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US6894229B1 (en) Mechanically enhanced package and method of making same
US20040188818A1 (en) Multi-chips module package
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조
KR0119757Y1 (ko) 반도체 패키지
US7112473B2 (en) Double side stack packaging method
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100788340B1 (ko) 반도체 패키지
KR100388291B1 (ko) 반도체패키지 구조
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR960000462Y1 (ko) 기판 반도체 장치
KR100279765B1 (ko) 반도체 패키지
KR100273269B1 (ko) 반도체 시오비 모듈 및 그 제조방법
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR19990024466U (ko) Bga반도체 패키지
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080214

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee