KR100279765B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR100279765B1 KR100279765B1 KR1019930010705A KR930010705A KR100279765B1 KR 100279765 B1 KR100279765 B1 KR 100279765B1 KR 1019930010705 A KR1019930010705 A KR 1019930010705A KR 930010705 A KR930010705 A KR 930010705A KR 100279765 B1 KR100279765 B1 KR 100279765B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- semiconductor
- leads
- semiconductor package
- package body
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 발명은 반도체 패키지에 관한 것으로서, 패키지 몸체의 외부로 돌출되어 있는 외부 리드에 의해 상측 및 하측으로 나누어진 패키지 몸체의 일측이 타측에 비해 크게 돌출되도록 형성되어 있으며, 외부 리드들의 일측면이 상기 패키지 몸체의 돌출되어 있는 부분에 의해 지지되어 있으므로, 운반 및 보관시 외부의 충격에 의해 외부 리드들의 변형이 일어나지 않아 외부 리드들의 편평도 저하에 의한 납땜 공정시의 불량을 방지할 수 있으며, 재절곡 공정이 불필요하므로 반도체 패키지의 제조 단가를 절감할 수 있다. 또한 PCB 실장시 패키지 몸체의 하측 몸체가 PCB의 홈 또는 관통공에 삽입되므로 메모리 모듈등과 같은 반도체 장치의 두께를 감소시켜 실장밀도를 향상시킬 수 있다.
Description
제1(a)도 및 제1(b)도는 종래 반도체 패키지의 사시도 및 단면도.
제2(a)도 내지 제2(c)도는 이 발명에 따른 반도체 패키지의 일 실시예의 단면도, 정면도 및 배면도.
제3도는 이 발명에 따른 반도체 패키지의 실장공정을 설명하기 위한 개략도이다.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩을 감싸 보호하는 패키지 몸체를 상하로 층이 지도록 형성하여 상기 패키지 몸체의 외부로 돌출되어 있는 외부리드들의 일측면에 패키지 몸체의 상측면에 의해 지지되도록 하여 신뢰성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
최근 반도체 산업 전반의 급속한 발전에 따라 반도체 장치의 고집적화, 소비 전력량 및 신호처리 속도의 증가등이 가속화 되는 추세이다. 이러한 추세에 따라 반도체 장치 전반에 걸쳐 다음과 같은 문제점들이 야기되고 있다.
첫째, 반도체 장치의 고집적화 추세에 따라 반도체 칩의 입출력 단자인 리드들의 수가 증가되어 200핀 이상의 반도체 패키지가 생산되고 있다. 이러한 리드 수의 증가는 반도체 패키지의 크기가 규격화 되어 있다는 점을 고려할 때 동일한 면적내에 많은 수의 리드를 배치하여야 함을 의미하며, 따라서 상기 리드들이 미세 피치화 되어 그 설계 및 생산에 보다 정밀한 장비들 및 새로운 생산 방법을 요구하고 있으며, 그 취급이 점차 어려워지고 있다.
둘째, 소비전력량 및 신호처리속도의 증가 추세에 따라 반도체 칩자체에서 많은 열이 발생되며, 이 열을 방출시키기 위하여 반도체 패키지의 일측에 열방출용의 히트싱크를 설치하거나, 열전도성이 우수한 재질로 패키지 몸체를 형성하여야 하므로 재료의 선택 및 생산 공정이 복잡해지고 있다. 또한 신호처리 속도가 증가됨에 따라 종래에는 없던 문제들, 예를들어 인접한 반도체 칩과의 커플링들과 같은 많은 새로운 문제점들이 대두되고 있다.
상기의 문제점들을 해결하기 위하여 반도체 칩 자체 뿐만 아니라 반도체 패키지의 설계 및 생산에도 많은 연구가 진행되고 있다.
일반적으로 반도체 칩은 절연수지로된 패키지 몸체에 밀봉된 상태에서 인쇄회로기판(pinted circut board; 이하 PCB라 칭함)상에 실장된다.
제1(a)도 및 제1(b)도는 종래 반도체 패키지(10)의 사시도 및 단면도로서, 외부 리드(16)들이 패키지 몸체(19)의 사방으로 돌출되어 있는 큐.에프.피(quad flat package; 이하 QFP라 칭함)형의 예이다.
열방출용 히트싱크의 역할을 하는 직사각 형상의 다이패드(12)상에 반도체 칩(14)이 실장되어 있으며, 상기 다이패드(12)는 그 네모서리에 연결되어 있는 타이 바(도시되지 않음)에 의해 지지된다. 상기 다이패드(12)의 주변에는 입출력단자인 리드(17)들이 일정 간격으로 배열되어 있으며, 상기 리드(17)들이 일측인 내부 리드(15)들은 상기 반도체 칩(14)의 본딩패드(도시되지 않음)들과 와이어 본딩에 의해 금선(18)으로 연결되어 있다. 또한 상기 반도체 칩(14)과 금선(18)을 감싸 보호하는 패키지 몸체(19)가 통상의 몰딩 공정에 의해 에폭시 몰딩 컴파운드(epoxy molding compound; 이하 EMC라 칭함)로 형성되어 있고, 상기 리드(17)들의 타측인 외부 리드(16)들이 상기 패키지 몸체(19)의 사방으로 돌출되어 실장에 적합한 형상, 예를들어 걸윙 형상으로 절곡되어 있다.
상기 QFP형은 외부 리드들이 패키지 몸체의 두변으로만 돌출되어 있는 디.아이.피(dual in line package; 이하 DIP라 칭함)형에 비해 많은 수, 예를들어 160핀 이상의 리드를 배치할 수 있어 고집적 반도체 칩용으로 적합하다. 이러한 반도체 패키지들은 제조된 후, 운반 및 보관시 외부의 충격에 의한 패키지 몸체의 손상 및 외부 리드들의 변형이나, 정전기에 의한 반도체 칩의 파괴등을 방지하기 위하여 플라스틱 재질로된 트레이에 탑재된다.
상술한 종래의 반도체 패키지들은 트레이에 탑재되어 보관 및 운반되지만 소정 형상으로 절곡되어 있는 외부 리드들이 미세피치화 되어 있으므로, 그 두께 및 폭이 매우 작아 취급시의 외부 충격에 매우 취약하여 변형되기 쉽다. 상기 외부 리드들이 변형되면 외부 리드들 상호간의 편평도(coplanarity)가 떨어져 PCB 실장시 납땜에 제대로되지 않아 메모리 모듈등과 같은 반도체 장치의 신뢰성이 떨어지는 문제점이 있다.
또한 변형된 외부 리드들을 다시 재절곡하여 사용하므로 제조 단가가 상승하는 문제점이 있다.
또한 종래의 반도체 패키지를 사용하는 메모리 모듈 등과 같은 반도체 장치는 그 두께를 어느 정도 이하로는 감소시킬 수 없어 실장밀도의 향상에 한계가 있다.
이 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 이 발명의 목적은 외부 리드의 변형을 방지 함으로써 납땜 공정의 신뢰성을 향상시킴과 동시에, 변형된 외부 리드들의 재절곡 공정이 불필요하여 제조 단가를 절감할 수 있는 반도체 패키지를 제공함에 있다.
이 발명의 다른 목적은 반도체 장치의 두께를 감소시켜 실장 밀도를 향상시킬 수 있는 반도체 패키지를 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 이 발명에 따른 반도체 패키지의 특징은, 반도체 칩을 감싸 외부로부터 보호하는 패키지몸체와, 상기 패키지 몸체의 외부로 돌출되어 있는 외부 리드를 구비하는 반도체 패키지에 있어서; 상기 돌출되어 있는 외부 리드들에 의해 패키지 몸체가 상측 및 하측 몸체로 구분되며, 상기 패키지 몸체의 상측 몸체가 하측 몸체에 비해 크게 형성되어 있어, 상기 외부 리드들의 상측면에 상기 상측 몸체에 접하여 지지됨에 있다.
이하, 이 발명에 따른 반도체 패키지의 바람직한 하나의 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제2(a)도 내지 제2(c)도는 이 발명에 따른 반도체 패키지(20)의 일실시예의 단면도, 정면도 및 배면도로서, 외부 리드(26)들이 패키지 몸체(29)의 사면에 돌출되어 있는 프렛형의 예이다.
직사각 형상의 다이패드(22)상에 반도체 칩(24)이 접착제를 사용하는 방법이나 열압착 방법으로 실장되어 있으며, 상기 다이패드(22)의 주변에 소정 거리를 유지하여 일정간격으로 리드(27)들이 형성되어 있다. 상기 리드(27)들은 반도체 칩(24) 및 외부의 PCB와 각각 연결되는 내부 및 외부 리드(25),(26)로 구성되어 있으며, 상기 내부 리드(25)들이 상기 반도체 칩(24)의 본딩패드(도시되지 않음)들과 와이어 본딩 방법에 의해 금선(28)으로 연결되어 있다. 상기 반도체 칩(24), 금선(28) 및 다이패드(22)를 감싸 외부로부터 보호하는 패키지 몸체(29)가 통상의 몰딩 공정에 의해 EMC로 형성되어 있으며, 상기 패키지 몸체(29)의 사변으로 외부 리드(26)들이 일직선으로 돌출되어 있다.
또한 상기 패키지 몸체(29)는 그 사변에 돌출되어 있는 외부 리드(26)들에 의해 상측 및 하측 몸체(29a),(29b)로 구분되어지며, 상기 상측몸체(29a)가 하측 몸체(29b)에 비해 주변부가 더 크게 돌출되어 층이 지도록 형성되어 있어, 상기 외부 리드(26)들의 상측면에 상기 상측 몸체(29a)의 돌출되어 있는 부분과 접하여 지지된다.
상기 패키지 몸체(29)는 몰딩 공정시 상기 상.하측 몸체 (29a),(29b)에 맞는 형상으로된 몰드 다이의 상.하 캐비티 블럭을 교환하여 주면 용이하게 상.하측에 층이 지게 형성할 수 있다.
상기와 같이 층이지도록 형성되어 있는 패키지 몸체에 의해 외부 리드들의 일측면에 지지되는 이 발명에 따른 반도체 패키지의 실장 공정을 제3도를 참조하여 설명하면 다음과 같다.
소정의 금속배선(도시되지 않음)들이 단층 또는 다층으로 형성되어 있는 PCB(40)상에 일정간격으로 직사각 형상의 홈들(42)이 형성되어 있으며, 상기 홈(42)의 크기는 실장될 반도체 패키지(30)의 하측 몸체(39b)가 삽입될 수 있는 정도의 크기이다. 상기 홈(42)과 인접한 PCB(40)의 상측 표면에는 상기 금속배선들과 연결되어 있는 패드(44)들이 일정간격으로 형성되어 있다. 패키지 몸체(39)의 상측 몸체(39a)가 하측 몸체(39b)에 비해 주변부가 크게 형성되어 있는 반도체 패키지(30)가 상기 홈(42)에 실장되며, 상기 상측 몸체(39a)에 상부면이 접하여 지지되는 외부 리드(36)들이 상기 패드(44)들상에 일대일로 리프로우 방법에 의해 납땜된다. 상기 홈(42)의 깊이는 상기 하측 몸체(39b)의 두께 보다 깊거나 같으며, 상기 PCB(40)의 두께가 얇을 경우나 가공의 편의를 위하여 상기 홈(42)들 대신에 관통공을 형성할 수도 있다.
상기에서는 다이패드를 구비하며, 외부 리드들이 사방으로 돌출되어 있는 프렛(flat)형 반도체 패키지를 예로 들었으나, 다이패드가 없는 리드-온-칩형 반도체 패키지나, 외부 리드들이 패키지 몸체의 한변 또는 두변으로 돌출되어 있는 반도체 패키지의 경우에도 이 발명의 사상을 적용할 수 있음은 물론이다.
이상에서와 같이 이 발명에 따른 반도체 패키지에 의하면, 패키지 몸체의 일측이 타측에 비해 크게 돌출되도록 형성되어 있으며, 외부 리드들의 일측면이 상기 패키지 몸체의 돌출되어 있는 부분에 의해 지지되어 있으므로, 운반 및 보관시 외부의 충격에 의해 외부 리드들의 변형이 일어나지 않아 외부 리드들의 편평도 저하에 의한 납땜 공정시의 불량을 방지할 수 있는 효과가 있으며, 재절곡 공정이 불필요하므로 반도체 패키지의 제조 단가를 절감시키는 다른 효과가 있다. 또한 이 발명에 따른 반도체 패키지는 PCB 실장시 패키지 몸체의 하측 몸체가 PCB의 홈 또는 관통공에 삽입되므로 메모리 모듈등과 같은 반도체 장치의 두께를 감소시켜 실장밀도를 향상시킬 수 있는 또 다른 효과가 있다.
Claims (2)
- 반도체 칩을 감싸 외부로부터 보호하는 패키지몸체와, 상기 패키지 몸체의 외부로 돌출되어 있는 외부 리드를 구비하는 반도체 패키지에 있어서; 상기 돌출되어 있는 외부 리드들에 의해 패키지 몸체가 상측 및 하측 몸체로 구분되며, 상기 패키지 몸체의 상측 몸체가 하측 몸체에 비해 크게 돌출되도록 형성되어 있어, 상기 외부 리드들의 상측면이 상기 상측 몸체의 돌출되어 있는 부분과 접하여 지지되는 반도체 페키지.
- 제1항에 있어서, 상기 외부 리드들의 돌출 방향이 상기 패키지 몸체의 한 방향, 두 방향 및 네방향으로 이루어지는 군에서 임의로 선택되는 하나의 방향으로 돌출되어 있는 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010705A KR100279765B1 (ko) | 1993-06-11 | 1993-06-11 | 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010705A KR100279765B1 (ko) | 1993-06-11 | 1993-06-11 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001995A KR950001995A (ko) | 1995-01-04 |
KR100279765B1 true KR100279765B1 (ko) | 2001-02-01 |
Family
ID=67134510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930010705A KR100279765B1 (ko) | 1993-06-11 | 1993-06-11 | 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100279765B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107152A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 樹脂封止型電子部品 |
-
1993
- 1993-06-11 KR KR1019930010705A patent/KR100279765B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107152A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 樹脂封止型電子部品 |
Also Published As
Publication number | Publication date |
---|---|
KR950001995A (ko) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
US5172214A (en) | Leadless semiconductor device and method for making the same | |
US6380615B1 (en) | Chip size stack package, memory module having the same, and method of fabricating the module | |
US5444304A (en) | Semiconductor device having a radiating part | |
US7242101B2 (en) | Integrated circuit die with pedestal | |
KR20030018642A (ko) | 스택 칩 모듈 | |
US5349235A (en) | High density vertically mounted semiconductor package | |
US6903464B2 (en) | Semiconductor die package | |
US20040084757A1 (en) | Micro leadframe package having oblique etching | |
JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
KR19980042513A (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
KR950012925B1 (ko) | 반도체 리이드 프레임 | |
KR100279765B1 (ko) | 반도체 패키지 | |
KR100314773B1 (ko) | 반도체 칩 패키지 및 이에 사용되는 리드프레임 | |
JP3203200B2 (ja) | 半導体装置 | |
KR100233861B1 (ko) | Bga 반도체 패키지 | |
KR900001989B1 (ko) | 반도체장치 | |
KR19980083733A (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
KR950003907B1 (ko) | 반도체 리이드 프레임 | |
KR100216061B1 (ko) | 반도체 패키지 | |
KR100235108B1 (ko) | 반도체 패키지 | |
KR0178626B1 (ko) | 반도체 패키지의 제조방법 및 그 구조 | |
KR200180815Y1 (ko) | 캐패시터를 갖는 반도체 패키지 | |
KR100235498B1 (ko) | 반도체 패키지 | |
KR20010068781A (ko) | 반도체 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |